DE3525396A1 - Vertical mosfet und verfahren zu seiner herstellung - Google Patents

Vertical mosfet und verfahren zu seiner herstellung

Info

Publication number
DE3525396A1
DE3525396A1 DE19853525396 DE3525396A DE3525396A1 DE 3525396 A1 DE3525396 A1 DE 3525396A1 DE 19853525396 DE19853525396 DE 19853525396 DE 3525396 A DE3525396 A DE 3525396A DE 3525396 A1 DE3525396 A1 DE 3525396A1
Authority
DE
Germany
Prior art keywords
pit
layer
diffusion layer
doped
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853525396
Other languages
English (en)
Other versions
DE3525396C2 (de
Inventor
Kazushige Atsugi Kanagawa Minegishi
Kenji Isehara Kanagawa Miura
Takashi Morie
Shigeru Chigasaki Kanagawa Nakajima
Toshifumi Zama Kanagawa Somatani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE3525396A1 publication Critical patent/DE3525396A1/de
Application granted granted Critical
Publication of DE3525396C2 publication Critical patent/DE3525396C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/168—V-Grooves

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

NIPPON TELEGRAPH AND München,
TELEPHONE CORPORATION 16.07.1985
u.Z.: Pat 129/15-85EK K/gr
Vertical-MOSFET und Verfahren zu seiner Herstellung
Die Erfindung bezieht sich auf einen Vertical-Metalloxid Halbleiterfeldeffekttransistor (MOSFET) sowie auf ein Verfahren zu seiner Herstellung.
Vertical-MOSFETs(Metal Oxide Semiconductor Field Effect Transistor), auch VMOSFET genannt,weisen zwar eine kompakte Struktur, jedoch nur eine geringe Stromsteuerfähigkeit, d. h. nur begrenzte DRAIN/SOURCE-Ströme auf, im Vergleich zu konventionellen Lateral-MOSFETs. Ein typisches Beispiel eines konventionellen Vertical-MOSFETs ist in den Figuren 1 und 2 dargestellt, in Figur ist eine n-Leitungsschicht 2 auf einer Hauptebene eines pleitenden Silxciumsubstrates 1 angeordnet. Eine V-Nut 3 oder eine V-Grube 3 ist tiefer als die n-leitende Schicht 2 und erreicht das p-leitende Siliciumsubstrat
1. Die V-Grube 3 weist die Form einer vierseitigen umgekehrten Pyramide auf, wie dies aus den gestrichelten Linien der Figur 2 hervorgeht. Ein GATE-Oxidfilm 4 ist in der V-Grube 3 gebildet. Auf dem GATE-Oxidfilm 4 ist eine GATE-Elektrode 5 angeordnet. Eine p-leitende Schicht 6 ist in einer Oberflächenschicht der η-leitenden Schicht 2 rings um die V-Grube 3 angeordnet. Wenngleich in Figur
-ΤΙ 1 nicht dargestellt, ist eine Aluminium-Elektrodenverdrahtungsschicht, die über einen Isolationsfilm mit der p-leitenden Schicht 6 verbunden ist, auf der Substratoberfläche angeordnet. Eine Elektrodenverdrahtungsschicht ist mit der GATE-Elektrode 5 verbunden. In Figur 2 bezeichnet das Bezugszeichen 19A ein Kontaktloch, das im Isolationsfilm ausgebildet ist, um elektrisch die p-leitende Schicht 6 mit der Aluminium-Elektrodenverdrahtungsschicht 2OA zu verbinden. Ein Bereich 16A stellt eine GATE-Elektrode einschließlich der GATE-Elektrode 5 und der Verdrahtungsschicht 20A dar, die integral damit ausgebildet ist. Ein Bereich 14A der Figur 2 entspricht der V-Grube 3 der Figur 1. Ein Bereich 18A der strichpunktiert eingezeichnet ist, stellt den Bereich dar, in dem ein Halbleiterelement ausgebildet ist.
In der oben beschriebenen Struktur stellen die p-leitende Schicht 6 und das p-leitende Siliciumsubstrat 1 jeweils die SOURCE-DRAIN-Zonen dar. Die Ausbildung eines Kontaktes am Grunde der V-Grube ist schwierig. Aus diesem Grunde kann der konventionelle VMOSFET nur verwendet werden, wenn der Kontakt für die SOURCE-DRAIN-Zone am Grunde der Grube nicht benötigt wird, d. h., nur, wenn die SOURCE-DRAIN-Zonen als gemeinsame Anschlüsse (mit der GATE-Elektrode) verwendet werden. Wenn eine Elektrode der SOURCE-DRAIN-Zone im Grund der V-Grube ausgebildet ist, muß ein Kontaktloch in einem Bereich außerhalb des Bereiches der V-Grube ausgeformt werden.
Aus diesem Grunde vergrößert sich die Transistorfläche (in der Draufsicht), was unvorteilhaft ist.
Bevor die Stromsteuerfähigkext, d. h. die Stärke der über den SOURCE-DRAIN-ifeg fließenden Ströme abgeschätzt wird, wird die Struktur eines typischen konventionellen Lateral-MOSFETs kurz erläutert. Wie in Figur 3 gezeigt,
-δι ist eine GATE-Elektrode 16B mit einer GATE-Zone (nicht dargestellt) über einen GATE-Isolationsfilm (ebenfalls nicht dargestellt) verbunden. Al-Elektrodenverdrahtungsschichten 2OB, die SOURCE-DRAIN-Elektroden darstellen, sind elektrisch an die entsprechenden SOURCE-DRAIN-Zonen über Kontaktlöcher 19B angeschlossen. Der Lateral-MOSFET weist nicht die V-Grube 3, wie in Figur 1 gezeigt, auf. Das Bezugszeichen W kennzeichnet die Kanalbreite.
10
im folgenden werden die Stromschaltfähigkeiten der konventionellen Vertical-und Lateral-MOSFETs diskutiert. Für diesen Fall sei eine Mindestmustergröße und eine Überlappungsgenauigkeit von 1 μπι bzw. 0,5 μπι gegeben.
1S Die minimalen Bereiche für ein Halbleiterelement aus Vertical-und Lateral-MOSFETS sind 2 χ 4,5 μπι2 und 2x6 μπι2 . In diesem Fall entspricht die effektive Kanalbreite W (Figur 3) des Lateral-MOSFETs der Länge der GATE-Elektrode 16A und beträgt 1 μια. Die effektive Kanalbreite des Vertical-MOSFETs entspricht der Strecke rings um die V-Grube 3 (Figur 1). Da die Strecke im oberen Bereich der V-Grube 3 sich von der Strecke im unteren Bereich der Grube unterscheidet, wird die effektive Kanalbreite, wie mit Pfeilen angezeigt,bei einer Zwischentiefe angenommen. Wie beispielsweise in Figur 2 gezeigt, ist die Länge der Strecke an einer Zwischentiefe zwischen der quadratischen öffnung mit 1 μπι Seitenlänge und der Spitze der vierseitigen Pyramide als effektive Kanalbreite gegeben durch 0,5 ρ x 4 = 2 μπι. Die Stromschalteigenschaften der FETs sind proportional zur effektiven Kanalbreite, wenn die anderen Eigenschaften identisch und ihre effektiven Kanallängen gleich sind. Die Stromschalteigenschaften der konventionellen Vertical-und Lateral-MOSFETs liegen daher bei 0,25 und 0,17, wenn die effektiven Kanalbreiten standartisiert pro Halbleiterbereichs-
einheit angegeben sind. Der Erfindung liegt daher die Aufgabe zugrunde, einen Vertical-MOSFET sowie ein Verfahren zu seiner Herstellung anzugeben, der auch dann einsetzbar ist, wenn weder der SOURCE-noch der DRAIN-Bereich als gemeinsamer Anschluß verwendet wird. Dabei soll die Transistorfläche (in der Draufsicht) möglichst klein sein und der MOSFET soll eine große Stromschaltfähigkeit aufweisen.
Nach einem Gesichtspunkt der Erfindung ist ein Vertical-MOSFET geschaffen, der folgendes aufweist: eine Grube, die im wesentlichen vertikal, d. h. senkrecht zur Oberfläche des Substrats, in einer Hauptebene des Halbleiter Substrats gebildet ist, eine erste Leiterschicht, die in einem bestimmten Bereich gebildet ist, der eine Seitenwandfläche der Grube über ein GATE-Isolierfilm einschließt, wobei die erste Leiterschicht als GATE-Elektrode dient; obere und untere Diffusionsschichten, die im Boden oder im Grund der Grube und in einer Oberflächenschicht des HalbleiterSubstrats gebildet sind, welche Diffusionsschichten jeweils als SOÜRCE/DRAIN-Zonen dienen; und eine zweite Leiterschicht, die in Kontakt mit der unteren Diffusionsschicht am Grund der Grube und isoliert von der ersten Leiterschicht gebildet ist, so daß die Grube ausgefüllt wird.
Mach einem anderen Aspekt der Erfindung wird ein Herstellungsverfahren bereitgestellt zur Herstellung eines Vertical-MOSFETs, welches Herstellungsverfahren folgende Schritte umfaßt: Ausbildung einer Grube in einer Hauptfläche eines HalbleiterSubstrats von einem j ersten Leitungstyp, welche Grube eine Seitenfläche hat, die im wesentlichen senkrecht zur Hauptebene des Halbleitersubstrats liegt, wobei die Grube anschließend an einen bestimmten Bereich, als ein SOURCE/DRAIN-Bereich im Halbleitersubstrat gebildet wird; Ausbildung
-10-
eines GATE-Isolierfilns auf mindestens der Seitenoberfläche der Grube; Ausbildung einer ersten Leiterschicht in einer Innenwandfläche der Grube, so daß die Grube nicht vollständig mit der ersten Leiterschicht ausgefüllt ist; Entfernen der ersten Leiterschicht und des GATE-Isolationsfilms von einem bestimmten Bereich am Grund der Grube; Ausbildung eines Isolationsfilms auf einer Oberfläche der ersten Leiterschicht; Ausbildung einer Diffusionsschicht vom zweiten Leitungstyp im Grund der Grube; und Ausbildung eines Elektrodenmusters.
Die Erfindung wird im folgenden anhand der in den Figuren schematisch dargestellten Ausführungsbeispielen in Gegenüberstellung zum Stand der Technik gemäß den Figuren 1 bis 3 näher erläutert. Es zeigt:
Figur 1
Figur 2
Einen Schnitt eines konventionellen Vertical-MOSFETs;
Eine Draufsicht des Vertical-MOSFETs in Figur 1;
Figur 3 :
Eine Draufsicht eines konventionellen Lateral-MOSFETs;
Figur 4
Figur 5 :
Einen Schnitt eines Vertical-MOSFETs nach einer Ausführungsform der Erfindung;
Eine Draufsicht des Vertical-MOSFETs der Figur 4 und
Figuren 6
bis 20
Schnittansichten zur Erläuterung des Verfahrens zur Herstellung des Vertical-MOSFETs der Figur 4.
Figur 4 zeigt einen Schnitt eines Vertical-MOSFETs entsprechend einer Ausführungsform der Erfindung und Figur 5 zeigt denselben MOSFET in der Draufsicht. In den Figuren 4 und 5 bezieht sich das Bezugszeichen 11 auf ein p-leitendes Siliciumsubstrat, Bezugszeichen 12 und
13 auf η-leitende Diffusionsschichten, die jeweils als SOURCE/DRAIN-Zonen dienen, Bezugszeichen 14 auf eine Grube, Bezugszeichen 15 auf ein GATE-Oxidfilm, Bezugszeichen 16 auf eine GATE-Elektrode, Bezugszeichen 17 auf eine Elektrode der SOURCE/DRAIN-Zone 13, die am Grund der Grube 14 ausgebildet ist, Bezugszeichen 18 auf den Bereich, in dem das Halbleiterelement ausgebildet ist, Bezugszeichen 19 auf Kontaktlöcher zum Anschluß der SOURCE/DRAIN-Zonen 12 und 13 an die Al-Elek-
1^ trodenverdrahtungsschichten 20. Die Grube 14 ist im wesentlichen vertikal in einer Hauptebene des p-leitenden Siliciumsubstrats 11 ausgebildet. Die SOURCE/DRAIN-Zonen 12 und 13 sind jeweils in einer Oberflächenschicht des Substrates und am Grund der Grube 14 ausgeformt.
Die GATE-Elektrode 16 bedeckt die Seitenwand der Grube
14 über den GATE-Oxidfilm 15. Die Elektrode 13 füllt die Grube 14 aus und ist durch einen Isolationsfilm 21 isoliert. Das Bezugszeichen 22 kennzeichnet einen Isolationsfilm, der das Halbleiterelement isoliert, und
^° das Bezugszeichen 23 kennzeichnet eine Isolationszwischenschicht. Wenngleich in den Figuren 4 und 5 nicht dargestellt,ist eine dotierte Kanalzone (weiter unten beschrieben) zwischen den SOURCE/DRAIN-Zonen ausgeformt.
Der Vertical-MOSFET weist eine hohe Stromschaltfähigkeit auf. Die maximale Mustergröße und die Überlappungsgenauigkeit sind durch 1 μΐη bzw. 0,5 μπι gegeben, wie bereits beschrieben. Ein Mindestbereich für das Halbleiterelement des Feldeffekttransistors beträgt 2x5 μπι2 , was größer als 2 χ 4,5 μπι2 des konventionellen Vertical-
MOSFETs (Figuren 1 und 2) ist. Die effektive Kanalbreite des Vertical-MOSFETs dieses Ausführungsbeispiels entspricht jedoch einer Länge rund um die quadratische Grube 14, die eine Seitenlänge von 1 μια aufweist, wodurch eine effektive Kanallänge von 4 um (= 1 χ 4) erhalten wird. Die effektive Kanalbreite ist somit größer als die bei konventionellen Lateral-MOSFETs " ( 1 pm gemäß Figur 3) und derjenigen von konventionellen Vertical-MOSFETs ( 2 μπι, gemäß Figuren 1 und 2). Deswegen ist die Stromschaltfähigkeit des Vertical-MOSFETs dieses Ausführungsbeispiels 0,4 im Vergleich zu 0,17 bei konventionellen Lateral - MOSFETs und 0,25 bei konventionellen Vertical-MOSFETs. Aus diesem Grund ist die Stromsteuerfähigkeit des Vertical-MOSFETs dieses Ausführungsbeispieles auf das 2-bis 2,5-fache gegenüber konventionellen Lateral-MOSFETs und etwa auf das 1,6-fache bei konventionellen Vertical-MOSFETs erhöht. Zusätzlich zur großen Stromsteuerfähigkeit zeichnet sich der MOSFET dieses Ausführungsbeispieles auch durch hohe Schaltgeschwindigkeit aus folgenden Gründen aus. Bei den konventionellen vertical-MOSFETs muß entweder die SOURCE oder der DRAIN als gemeinsamer Anschluß dienen. Im Gegensatz zu konventionellen MOSFETs ist der Vertical-MOSFET dieses Ausführungsbeispiels nicht in dieser Weise beschränkt. Wenn die SOURCE/DRAIN-Zone 13 als Ausgangsanschluß verwendet wird, ist die als Diffusionsschicht ausgebildete Zone auf einen vorgegebenen Bereich bei der Grundschicht der Grube 14 beschränkt, wobei die übergangskapazität verringert und folglich die Betriebsgeschwindigkeit erhöht wird.
Ein Verfahren zur Herstellung des oben beschriebenen Vertical-MOSFETs wird nachfolgend ausführlich anhand von Beispielen beschrieben.
BEISPIEL 1;
Wie in Figur 6 gezeigt, ist ein dicker Halbleiterisolationsfilm aus Siliciumoxid (Schutzring) 31 auf der Hauptfläqhe des p-leitenden Siliciumsubstrats ausgebildet. Arsenionen sind den Aktivbereich,(d. h. in einen Bereich der für die Bildung eines Halbleiterelementes vorgesehen ist) A implantiert. Dieser Bereich ist durch den dicken Halbleiterelementisolationsfilm aus Siliciumoxid 31 isoliert und bildet eine 0,2 μια dicke η-leitende Schicht 32, die als SOURCE/DRAIN-Zone dient. Eine Oberflächenschicht des Substrates 11 ist thermisch oxidiert, um einen dünnen Siliciumoxidfilm 33 auf dem aktiven Bereich A zu bilden. Durch chemische Bedampfung (chemical vapor deposition) ist eine 1.000 A dicke Silicium-Nitridschicht 34 auf dem Siliciumoxidfilm 33 niedergeschlagen und eine 9.000 A dicke Schicht aus Phosphor silicatglas (PSG) 35 ist auf dem Silicium-Nitridfilm 34 angebracht.
Wie in Figur 7 gezeigt, ist ein Schutzmuster mit einer Seitenlänge von 1 um auf dem Phosphorsilicatglasfilm durch Lithographie aufgebracht, derart, daß eine öffnung in dem Schutzmuster einem bestimmten Grubenbereich entspricht. Der Phosphorsilicatglasfilm 35, der Silicium-Nitridfilm 34 und der Siliciumoxidfilm 33 werden durch reaktive Ionenätzung (reactive ion etching, abgekürzt:
«λ RIE) geätzt, wobei das Schutzmuster als Maske dient. Nachdem das Schutzmuster entfernt ist, wird das SiIiciumsubstrat 11 durch RIE geätzt, wobei der Phosphorsilicatglasf ilm (PSG-FiIm) 35 als Maske verwendet wird, und eine 1,5 μπι tiefe Grube 36 erzeugt wird. Nachdem der PSG-FiIm 35 durch eine Flußsäurelösung geätzt ist, wird die Oberfläche des Substrates 11 in der Grube um
-14-
1.000 A mit einer Mischung aus Flußsäure und Salpetersäure geätzt, so daß Ätzverunreinignngen und Beschädigunge beseitigt werden. Darauffolgend wird der Silicium-Nitridfilm 34 mit einer heißen Phosphorsäurelösung und der Siliciumoxidfilm 33 mit einer Flußsäurelösung geätzt. Durch thermische Oxidation wird ein 300 A dicker GATE-Oxidfilm 37 erzeugt. Borionen werden in das Substrat 11 implantiert, um eine dotierte Kanalschicht 38 mit bestimmter Tiefe zu erzeugen. Die dotierte Kanalschicht 38 ist dünner im Bereich des dickeren Siliciumoxidfilms 31 als im Halbleiterelementbereich. Die dotierte Kanalschicht 38 ist durch einen Bereich angedeutet, der in Figur 2 mit zwei gestrichelten Linien begrenzt ist. Der zentrale Teil des Bereiches hat die höchste Bor- ' konzentration, die in Vertikalrichtung allmählich entsprechend einer Gauss-Verteilung abnimmt. Ein Phosphor dotierter Polysiliciumfilm 39, der die gesamte Fläche bedeckt, wird durch Niederdruck-CVD (LPCVD = low pressure chemical vapor deposition) gebildet, wobei phosphinhaltiges Monosilangas verwendet wird. Die Phosphorkon-
21 —3 zentration des Polysiliciumfilms 39 beträgt 1 χ 10 cm Das Mischungsverhältnis der Gase wird so gesteuert, daß
eine Dicke von 7.000 A auf der Hauptoberfläche des Siliciumssubstrats 11 und eine Dicke von 3.000 A in der innern Fläche der Grube 36 erhalten wird. Der Polysiliciumfilm 39 dient als GATE-Elektrode.
Danach wird eine anisotrope Ätzung, wie beispielsweise RIE durchgeführt, um den Polysiliciumfilm 39 vom Grund der Grube 36 zu entfernen. Der GATE-Oxidfilm 37 am Grund der Grube 36 wird ebenfalls durch eine Flußsäurelösung, wie in Figur 9 gezeigt, geätzt.
Gemäß Figur 10 wird eine Feuchtoxidation bei einer Temperatur von 600 bis 6500C durchgeführt, um einen die gesamte Fläche bedeckenden Oxidfilm zu erzeugen. Die Wachs-
BAD ORIGINAL
tumsrate des Oxidfilms auf dem Phosphor-dotierten PoIysiliciumfilm 39 ist groß, so daß eine 1.500 A dicke Siliciumoxidschicht 40 auf dem Polysiliciumfilm 39 er- ,
zeugt wird. Eine 100 A dicke Siliciumoxidschicht 41 wird jedoch auf der Oberfläche des Siliciumsubstrates 11 erzeugt, die den Grund der Grube darstellt.
Wie in Figur 11 gezeigt, wird nur der Siliciumoxidfilm 41 durch die Flußsäurelösung geätzt. Ein zweiter Phosphordotierter Polysiliciumfilm 42 mit einerhohen Phosphorkonzentration wird durch CVD in die Grube eingefüllt. Der dabei entstehende Aufbau wird danach getempert (annealed) , um den Phosphor aus dem Polysiliciumfilm 42 in das Siliciumsubstrat 11 einzudiffundieren, wobei eine η-leitende Schicht 43 gebildet wird.
Wie in Figur 12 gezeigt, wird ein bestimmtes GATE-Elektrodenschutzmuster durch Lithographie erzeugt. Der zweite Polysiliciumfilm 42, der Siliciumoxidfilm 40 und der erste Polysiliciumfilm 39 werden nacheinander durch RIE geätzt, wobei das Schutzmuster als Maske dient.
Wenn, wie in Figur 13 gezeigt, das Schutzmuster entfernt ist, wird ein bestimmtes Schutzmuster für den Polysiliciumfilm 42 durch Lithographie erzeugt und der Polysiliciumfilm 42 wird geätzt, wobei das Schutzmuster als Maske dient. Wenn das Schutzmuster entfernt ist, wird eine thermische Oxidation durchgeführt, um einen 1.000 A dicken Silicitim-
oxidfilm 44 und einen 1.000 A dicken Siliciumoxidfilm 45 auf der freiliegenden Wandoberfläche und der freien Oberfläche des Polysiliciumfilms 42 zu erzeugen. Wie in Figur 14 gezeigt, wird ein PSG-FiIm 46 als isolierende Zwischenschicht gebildet. Kontaktlöcher 47 werden in dem PSG-FiIm erzeugt und ein Al-Elektrodenmuster 48 wird aus*· geformt.
Um die dielektrische Durchbruchsspannung zwischen dem ; ersten und zweiten Polysiliciumfilm 39 und 42 an der
Kante des Grundes der Grube zu erhöhen, kann der folgende Prozeß verwendet werden. Im Schritt der Figur 9, nach dem der Polysiliciumfilm 39 und der Siliciumoxidfilm 37 vom Grund der Grube weggeätzt sind, kann eine Oberflächenschicht aus p-leitendem Siliciumsubstrat
11 um etwa 1.000 A geätzt werden. Nachdem die SiIiciumoxidfilme 40 und 41 gebildet sind, kann ein dünner
1.000 A dicker Silicium-Nitridfilm 49 erzeugt werden und dann anisotrop durch RIE geätzt werden, wobei Silicium-Nitridfilmteile auf der oberen flachen Oberfläche und am Grund der Grube entfernt werden, während der Silicium-Nitridfilm 49 nur an den Seitenwandteilen des Siliciumoxidfilms 40, wie in Figur 15 gezeigt, zurückbleibt. Danach wird der Siliciumoxidfilm 41 durch denselben Schritt wie in Figur 11 erläutert, entfernt. Es wird der zweite Polysiliciumfilm 42 und danach die η-leitende Schicht 43 gebildet. Bei diesem Aufbau können der erste und der zweite Polysiliciumfilm 39 und 42 am Grunde der Grube durch einen 2-Schichtfilm bestehend aus dem Siliciumoxidfilm 40 und dem Silicium-Nitridfilm 49 isoliert werden.
BEISPIEL 2:
Es werden die gleichen Schritte durchgeführt, wie anhand der Figuren 6 bis 9 des Beispieles 1 erläutert. Ein bestimmtes GATE-Elektrodenschutzmuster wird durch Lithographie erzeugt und der Siliciumoxidfilm 40 und der Polysiliciumfilm 39 werden durch RIE geätzt, wobei das Schutzmuster als Maske dient. Ein 1.000 Ä dicker Siliciumoxidfilm 44 wird durch Feuchtoxidation bei einer Temperatur von 600 bis 6500C auf der freien Seitenwandflache des Polysiliciumfilms 39, wie in Figur 16 gezeigt, erzeugt, in diesem Fall werden die Dicken der Teile des Siliciumoxidfilms 40 auf den Polysiliciumfilm 39 und der Teile des Siliciumoxidfilms 41
-17-am Grund der Grube geringfügig erhöht.
Der Siliciumoxidfilm 41 wird durch die Flußsäurelösung vom Grund der Grube weggeätzt. Ein Polysiliciumfilm 42a und eine η-leitende Schicht 43a werden in gleicher Weise wie in Beispiel 1 erzeugt. Der Polysiliciumfilm 42a erhält durch Lithographie und RIE ein vorgegebenes Muster, wie in Figur 17 gezeigt. Die nachfolgenden Schritte sind die gleichen wie im Beispiel 1.
Im Beispiel 1 ist der Kontaktbereich des zweiten Polysiliciumf ilms 42 auf einen Bereich oberhalb des ersten Polysiliciumsfilms 39 beschränkt. Im Beispiel 2 jedoch, wird der zweite Polysiliciumfilm 42a unabhängig vom ersten Polysiliciumfilm 39 erzeugt. Beispielsweise wenn eine Vielzahl von Feldeffekttransistoren mit einer identischen Struktur kontinuierlich erzeugt werden, kann die Elektrode bestehend aus dem zweiten Polysiliciumfilm zusammen mit der GATE-Elektrode bestehend aus dem ersten Polysiliciumfilm benachbarter Feldeffekttransistoren erzeugt werden, wobei die Packungsdichte der Anordnung erhöht wird.
In den Beispielen 1 und 2 werden die η-leitenden Schichten 43 und 42a an den Gründen der Gruben durch thermische Diffusion erzeugt, wobei die zweiten Polysiliciumfilme 42 und 42a als Verunreinigungsquellen dienen. Jedoch kann auch eine Verunreinigung durch Ionenimplantation oder epitaxiale Diffusion in dem Schritt der Figuren 9 oder ow 10 eindotiert werden, wie im nachfolgenden Beispiel beschrieben wird.
BEISPIEL 3:
Nach Herstellung der in Figur 10 gezeigten Struktur wird Arsen in den Grund der Grube ionenimplantiert mit einer
_ 1 Q_
1 j _2
Dosis von 5x10 cm und einer Beschleunigungsspannung von 80 keV, wodurch eine η-leitende Schicht 43b (Figur 18) erzeugt wird. Die nachfolgenden Schritte sind die gleichen wie in den Beispielen 1 und 2. Jedoch muß Phosphor nicht von dem zweiten Polysiliciumfilm eindiffundiert werden. Bei den Beispielen 2 und 3 kann die dielektrische Durchbruchspannung zwischen dem ersten und zweiten Polysiliciumfilm in der in Figur 15 gezeigten Art und Weise erhöht werden.
Ein p-leitendes Siliciumsubstrat 11a, das flach längs den *100> Achsen ausgerichtet ist, kann verwendet werden und ein Grubenbildungsschutzmuster kann so erzeugt werden, daß die Seitenkanten der rechteckigen
Gruben 36a parallel zu den< 100> Achsen wie in Figur 19 gezeigt, liegen. Die kristallografische Achse längs der Richtung senkrecht zu der Grubenwandoberflache kann die< 100> Achse sein, d. h. die Seitenwandflache der Grube kann parallel zur (100)-Ebene sein. Deshalb
kann die Zwischenschicht zwischen dem p-leitendem Siliciumsubstrat und dem auf diesem gebildeten Siliciumoxidfilm verringert werden. Aus diesem Grund kann die Leckstromcharakteristik (d. h. ein Leitkoeffizient der unterhalb der Schwellspannung liegt) des Feldeffekttransistors verbessert werden.
Eine Seitenwandflache der in der Hauptebene des Halbleitersubstrats gebildeten Grube kann um einen Winkel von 70° in Bezug auf die Hauptebene geneigt sein. Wenn
jedoch die Diffusionsschicht am Grund der Grube, die durch Ionenimplantation erzeugt worden ist, sehr stark geneigt ist und insbesondere eine große Tiefe aufweist, können Ionen in den Seitenwandflächen ebenso wie am Grund implantiert werden. Um dies zu verhindern, muß
die Seitenwandflache bedeckt werden. In diesem Sinne ist es vorzuziehen, daß die Grube im wesentlich verti-
kai in Bezug auf die Hauptebene des Substrats ausgebildet wird. Wenn die Seitenwandflache der Grube eine Richtung senkrecht zu der<100> Kristallachse erhält, muß die Grube mit beachtlicher Genauigkeit unter einem Winkel von 90° in Bezug auf die Hauptebene des Substrates ausgebildet werden.
Bei dem Vertical-MOSFET gemäß der Erfindung wird die dotierte Kanalschicht 38 zwischen dem Grund der Grube und der oberen SOÜRCE/DRAIN-Zone ausgebildet, so daß sie eine vorgegebene Dicke aufweist. In diesem Fall entspricht die effektive Kanallänge zur Bestimmung des Kanalwiderstandes der vorgegebenen Dicke. Der Abstand zwischen den oberen und unteren SOURCE/DRAIN-Zonen kann verkürzt werden und infolge der Anwesenheit der dotierten Kanalschicht wird die Neigung zu Durchbrüchen verhindert, wobei die dielektrische Durchschlagsspannung zwischen SOURCE und DRAIN verbessert wird. Eine dotierte Kanalschicht 38a (Figur 20) kann so ausgebildet werden, daß ein Bereich mit der höchsten Borkonzentration, d. h. das Zentrum des Streifenbereichs der Figur 8, mit dem Grund der η-leitenden Schicht 32 ausgerichtet ist. in diesem Fall kann die effektive Kanallänge L weiter verkürzt und die Tiefe der Grube
^5 verlängert werden. Wenn die Grube flach ist, kann die η-leitende Schicht leicht durch Ionenimplantation erzeugt werden oder es ist auch möglich verschiedene Filme in der Grube herzustellen. Obwohl die dotierte Kanalschicht in der Nähe der η-leitenden Schicht 43 am Grunde der Grube ausgebildet wird, muß eine größere Beschleunigungsspannung während der Ionenimplantation angewendet werden. Auf diese Weise ist es sehr einfach, die dotierte Kanalschicht an der oberen Schicht des . Substrates zu erzeugen. Die η-leitende Schicht, die die dotierte Kanalschicht berührt, dient vorzugsweise als SOURCE-Zone aus folgenden Gründen. Wenn die nleitende Schicht als DRAIN verwendet wird, wird norma-
lerweise eine Spannung von + 5 V an den DRAIN angelegt und die Potentialdifferenz zwischen dem DRAIN und dem Substrat, die auf -1 bis -2 V gehalten wird, wird 7 V. Ein starkes elektrisches Feld wird erzeugt und die Verarmungsschicht neigt nicht zur Ausdehnung, so daß die dielektrische Durchbruchsspannung verringert wird. Wenn jedoch die η-leitende Zone als SOURCE verwendet wird, wird diese auf Erdpotential gehalten. Somit kann die Verarmungsschicht leicht durch die SOURCE gesteuert werden.
In dem oben beschriebenen Ausführungsbeispiel wird das Substrat durch ein p-leitendes Siliciumsubstrat veranschaulicht. Das Substrat ist jedoch nicht auf p-leitendes Siliciumsubstrat beschränkt, sondern kann durch ein η-leitendes Substrat ersetzt werden. In diesem Fall werden die Leitungsarten der entsprechenden Zonen umgekehrt.
wenn darüber hinaus die zweite Leiterschicht gebildet wird, nachdem die erste Leiterschicht geätzt wird, um das bestimmte Muster zu erhalten, wird die zweite Leiterschicht normalerweise nach der Erzeugung der Diffusionsschicht am Grund der Grube geätzt. Die Diffusionsschicht kann jedoch erzeugt werden, nachdem die zweite Leiterschicht geätzt ist. Wenn die Diffusionsschicht am Grund der Grube gebildet ist und die erste Leiterschicht ihr Muster vor der zweiten Leiterschicht erhalten hat, wird die erste Leiterschicht normalerweise
^O geätzt, nachdem die Diffusionsschicht erzeugt ist, so daß ein Aufladungsphänomen vermieden wird, da die Leiterschicht vorzugsweise die gesamte Oberfläche bedeckt. Das Verfahren ist jedoch nicht an die oben beschriebene Reihenfolge gebunden.
Im oben beschriebenen Ausführungsbeispiel weist der
c· I
MOSFET eine dotierte Kanalzone auf. Die Kanalzone muß jedoch nicht notwendigerweise erzeugt werden.
In dem oben beschriebenen Ausführungsbeispiel wird die Diffusionsschicht rings um die öffnung der Grube erzeugt und der gesamte Bereich rings um die Grube dient als Kanalzone. In diesem Fall weist der so entstehende MOSFET eine hohe Stromschaltfähigkeit, wie beschrieben, auf. Jedoch muß die Diffusionsschicht nicht im gesam-
1^ ten Bereich um die Grube erzeugt werden. Eine Diffusionsschicht kann auch teilweise in dem Bereich rings um die Grube hergestellt werden, so daß dieser Bereich nur teilweise als Kanalzone verwendet wird. In diesem Fall hat der entstehende MOSFET nicht die hohe Stromsteuereigen-
1S schaft. Jedoch können die GATE-, SOURCE- und DRAIN-Elektroden an die Hauptfläche des Substrates angeschlossen werden und die Transistorfläche wird in der Draufsicht verkleinert.
Erfindungsgemäß werden, wie oben beschrieben, die oberen und unteren SOURCE/DRAIN-Zonen am Grund der Grube in der Hauptebene des Halbleitersubstrates und in einer oberen Flächenschicht des Halbleitersubstrates gebildet. Die GATE-Elektrode wird auf der Seitenwandflache
^5 gebildet und die an die untere SOURCE/DRAIN-Zone angeschlossene Elektrode wird in die Grube eingefüllt. Die untere SOURCE/DRAIN-Zone kann elektrisch an eine entsprechende Verdrahtungsschicht zumindest unmittelbar oberhalb der GATE-Elektrode angeschlossen werden, im
ö Gegensatz zu konventionellen Vertical-MOSFETs ist die Anwendungsmöglichkeit nicht beschränkt. Da des weiteren die effektive Kanalbreite der Strecke rund um die Grube entspricht, weist der Vertical-MOSFET eine größere Stromschaltfähigkeit als die konventionellen Vertical- und Lateral-MOSFETs auf.
Bei dem Herstellungsverfahren wird eine Oberflächen-
diffusionsschicht unmittelbar nach dem LOCOS-Prozeß gebildet. Das erfindungsgemäße Verfahren ist jedoch nicht hierauf beschränkt, vielmehr muß lediglich eine Oberflächendiffusionsschicht als SOURCE/DRAIN-Schicht in einer solchen Weise gebildet werden, daß sie an eine Al-Verdrahtung angeschlossen werden kann. Es kann daher auch nach der Herstellung der GATE-Elektrode und der Elektrodenverdrahtung eine Oberflächendiffusionsschicht durch Selbstausrichtung unter Verwendung der Elektrode und der Verdrahtung als Maske, hergestellt werden.

Claims (19)

  1. NIPPON TELEGRAPH AND München,
    TELEPHONE CORPORATION 16.07.1985
    u.Z.: Pat 129/15-85EK K/gr
    PATENTANSPRÜCHE
    Ty Vertical-MOSFET gekennzeichnet durch:
    - eine im wesentlichen vertikal in einer Hauptebene oder Hauptfläche eines HalbleiterSubstrats (11) gebildete
    Grube (14),
    - eine als GATE-Elektrode dienende erste Leitungsschicht
    (16), die in einem bestimmten, eine Seitenfläche der V Grube (14) einschließenden Bereich auf einem GATE-Isolationsfilm ausgebildet ist,
    - obere und untere als SOURCE/DRAIN-Zonen dienende Diffusionsschichten (12, 13), die am Grund der Grube (14) und in einer Flächenschicht des Halbleitersubstrats
    (11) ausgebildet sind,
    - und eine zweite Leitungsschicht, die in Kontakt mit
    der unteren Diffusionsschicht (13) am Grund der Grube
    (14) isoliert von der ersten Leitungsschicht (16) gebildet wird, um die Grube auszufüllen.
  2. 2. MOSFET nach Anspruch 1, gekennzeichnet durch 30
    einen dotierten Kanalbereich (38; Figur 8), der in dem Halbleitersubstrat (11) zwischen der oberen und unteren Diffusionsschicht gebildet ist.
  3. 3. MOSFET nach Anspruch 1, dadurch gekennzeichnet, 35
    daß die kristallografische <100> -Achse sich senkrecht zur Seitenfläche der Grube (14) erstreckt.
  4. 4. MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß die obere Diffusionsschicht (12) die Grube (14) umgibt, und daß ein Kanal (38, Figur 8) rings um die Grube (14) gebildet wird.
  5. 5. MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß die obere Diffusionsschicht (12) teilweise in einem Bereich um die Grube (14) ausgebildet ist, und daß ein Kanal teilweise in der Seitenwandflache der Grube (14) ausgebildet ist.
  6. 6. MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß der dotierte Kanalbereich (38) in der Nähe der oberen oder unteren Diffusionsschicht ausgebildet ist, die als SOURCE-Zone dient.
  7. 7. Verfahren zur Herstellung eines Vertical-MOSFETs, gekennzeichnet durch folgende Verfahrensschritte:
    - Bildung einer Grube in einer Hauptebene eines HaIbleitersubstrates einer ersten Leitungsart, welche Grube eine Seitenwandflache aufweist, die im wesentlichen senkrecht zu der Hauptebene des Halbleitersubstrats ist, wobei die Grube angrenzend an einen bestimmten Bereich als SOURCE/DRAIN-Zone in dem HaIbleitersubstrat gebildet wird;
    - Bildung eines GATE-Isolationsfilms mindestens auf der Seitenwandflache der Grube;
    - Bildung einer ersten Leitungsschicht an einer inneren Wandfläche der Grube, derart, daß die Grube nicht vollständig von der ersten Leitungsschicht ausgefüllt wird;
    - Entfernen der ersten Leitungsschicht und des GATE-Isolationsfilms von einem vorgegebenen Bereich am Grund der Grube;
    - Bildung eines Isolationsfilms auf der Oberfläche der ersten Leiterfläche;
    - Bildung einer Diffusionsschicht der zweiten Leitungs-
    art am Grund der Grube und
    - Bildung eines Elektrodenmusters.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß eine Diffusionsschicht einer zweiten Leitungsart in dem bestimmten Bereich gebildet wird, wobei die zweite Leitungsart der ersten Leitungsart entgegengesetzt ist.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß eine dotierte Kanalschicht in einem gegebenen Bereich in einer bestimmten Tiefe von der Hauptebene des Halbleitersubstrats ausgebildet ist, derart, daß Kontakt zu der Seitenwandflache der Grube besteht.
  10. 10.· Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß eine Diffusionsschicht durch Herstellung eines Kontaktloches nach der Herstellung der Diffusionsschicht und vor der Bildung des Elektrodenmusters und durch Dotieren des Halbleitersubstrates mit einer Verunreinigung durch das Kontaktloch hindurch gebildet wird.
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß eine dotierte Kanalschicht in einem gegebenen Bereich in einer bestimmten Tiefe von der Hauptebene des HaIbleitersubstrats ausgebildet wird, so daß Kontakt mit der Seitenwandflache der Grube besteht.
  12. 12. Verfahren nach Anspruch 7, dadurch gekennzeichnet ,
    - daß zur Bildung der Diffusionsschicht eine zweite Leiterschicht in Kontakt mit einem Teil des Halbleitersubstrats eingefüllt wird, das den Grund der Grube darstellt, und daß die zweite Leiterschicht vollständig in die Grube eingefüllt und eine Verunreinigung von der zweiten Leiterschicht eindotiert wird, um die Diffusionsschicht zu bilden,
    - daß zur Bildung des Elektrodenmusters gleichzeitig die
    erste und die zweite Leiterschicht geätzt werden, um ein erstes bestimmtes Muster nach Bildung der Diffusionsschicht zu erhalten und - daß die zweite Schicht geätzt wird, um ein zweites bestimmtes Muster zu erhalten.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Verunreinigung durch Tempern (annealing) eindotiert wird, um die Diffusionsschicht der zweiten Leitungsart am Grund der Grube zu erzeugen.
  14. 14. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zur Bildung der Diffusionsschicht eine Verunreinigung in dem Grund der Grube eindotiert wird, Um eine Diffusionsschicht von der zweiten Leitungsart zu bilden, und daß zur Bildung des Elektrodenmusters eine zweite Leitungsschicht in Kontakt mit der Diffusionsschicht gebildet wird, um die Grube zu füllen, daß die erste und die zweite Schicht gleichzeitig geätzt werden um ein erstes bestimmtes Muster zu erhalten, und daß die zweite Schicht geätzt wird, um ein zweites bestimmtes Muster zu erhalten.
  15. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Verunreinigung durch Ionenimplantation eindotiert wird, um die Diffusionsschicht der zweiten Leitungsart im Grund der Grube zu bilden.
  16. 16. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zur Bildung der Diffusionsschicht eine zweite Leiterschicht in Kontakt mit einem Teil des den Grund der Grube begrenzenden Halbleitersubstrats gebildet wird, daß die zweite Leiterschicht vollständig in die Grube eingefüllt wird, und daß eine Verunreinigung in den Grund der Grube eindotiert wird, um die Diffusionsschicht der zweiten Leitungsart zu bilden, daß zur Bildung des Elektrodenmusters
    die erste Leiterschicht geätzt wird, um ein erstes bestimmtes Muster zu erhalten, bevor die zweite Leiterschicht in der Grube gebildet wird, und daß die zweite Leiterschicht geätzt wird, um ein zweites bestimmtes Muster zu erhalten, nachdem die Verunreinigung in den Grund der Grube eindotiert worden ist.
  17. 17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die Verunreinigung durch Tempern (annealing) eindotiert wird, um die Diffusionsschicht von der zweiten Leitungsart im Grund der Grube zu bilden.
  18. 18. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zur Bildung der Diffusionsschicht eine Verunreinigung in den Grund der Grube eindotiert wird, um die Diffusionsschicht von der zweiten Leitungsart im Grund der Grube zu erzeugen, daß zur Bildung des Elektrodenmusters die erste Leitungsschicht geätzt wird, um ein erstes bestimmtes Muster zu erhalten, daß eine zweite Leistungsschicht im Kontakt mit der Diffusionsschicht gebildet wird, derart, daß die Grube ausgefüllt wird, und daß die zweite Leiterschicht geätzt wird, um ein zweites bestimmtes Muster zu erhalten.
  19. 19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die Verunreinigung durch Ionenimplantation eindotiert wird, um die Diffusionsschicht von der zweiten Leitungsart im Grund der Grube zu erzeugen.
DE19853525396 1984-07-16 1985-07-16 Vertical mosfet und verfahren zu seiner herstellung Granted DE3525396A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14603784A JPS6126261A (ja) 1984-07-16 1984-07-16 縦形ｍｏｓ電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3525396A1 true DE3525396A1 (de) 1986-01-16
DE3525396C2 DE3525396C2 (de) 1992-11-19

Family

ID=15398677

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853525396 Granted DE3525396A1 (de) 1984-07-16 1985-07-16 Vertical mosfet und verfahren zu seiner herstellung

Country Status (4)

Country Link
US (1) US4683643A (de)
JP (1) JPS6126261A (de)
KR (1) KR890004469B1 (de)
DE (1) DE3525396A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3844120A1 (de) * 1987-12-28 1989-07-13 Mitsubishi Electric Corp Halbleitereinrichtung mit grabenfoermiger struktur
US5060029A (en) * 1989-02-28 1991-10-22 Small Power Communication Systems Research Laboratories Co., Ltd. Step cut type insulated gate SIT having low-resistance electrode and method of manufacturing the same

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830981A (en) * 1984-07-03 1989-05-16 Texas Instruments Inc. Trench capacitor process for high density dynamic ram
US5017504A (en) * 1986-12-01 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Vertical type MOS transistor and method of formation thereof
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4890144A (en) * 1987-09-14 1989-12-26 Motorola, Inc. Integrated circuit trench cell
JPS6486561A (en) * 1987-06-17 1989-03-31 Nec Corp Vertical mos transistor
JPH0795582B2 (ja) * 1987-11-17 1995-10-11 三菱電機株式会社 半導体装置の溝型キャパシタセルの製造方法
US5100823A (en) * 1988-02-29 1992-03-31 Motorola, Inc. Method of making buried stacked transistor-capacitor
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5162250A (en) * 1989-06-30 1992-11-10 Texas Instruments, Incorporated Method for interconnecting a filament channel transistor with a wordline conductor
US5066603A (en) * 1989-09-06 1991-11-19 Gte Laboratories Incorporated Method of manufacturing static induction transistors
US5023196A (en) * 1990-01-29 1991-06-11 Motorola Inc. Method for forming a MOSFET with substrate source contact
US5250450A (en) * 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5285093A (en) * 1992-10-05 1994-02-08 Motorola, Inc. Semiconductor memory cell having a trench structure
US5349224A (en) * 1993-06-30 1994-09-20 Purdue Research Foundation Integrable MOS and IGBT devices having trench gate structure
JP3395473B2 (ja) * 1994-10-25 2003-04-14 富士電機株式会社 横型トレンチｍｉｓｆｅｔおよびその製造方法
US5719067A (en) * 1996-09-06 1998-02-17 Advanced Micro Devices, Inc. Trench transistor and method for making same
US5940707A (en) * 1996-10-08 1999-08-17 Advanced Micro Devices, Inc. Vertically integrated advanced transistor formation
KR100259078B1 (ko) 1997-08-14 2000-06-15 김영환 박막트랜지스터 및 이의 제조방법
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
DE19845003C1 (de) * 1998-09-30 2000-02-10 Siemens Ag Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
US7291884B2 (en) 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US6849898B2 (en) * 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6690040B2 (en) * 2001-09-10 2004-02-10 Agere Systems Inc. Vertical replacement-gate junction field-effect transistor
US6759730B2 (en) 2001-09-18 2004-07-06 Agere Systems Inc. Bipolar junction transistor compatible with vertical replacement gate transistor
US20030052365A1 (en) * 2001-09-18 2003-03-20 Samir Chaudhry Structure and fabrication method for capacitors integratible with vertical replacement gate transistors
US6686604B2 (en) 2001-09-21 2004-02-03 Agere Systems Inc. Multiple operating voltage vertical replacement-gate (VRG) transistor
US6709904B2 (en) * 2001-09-28 2004-03-23 Agere Systems Inc. Vertical replacement-gate silicon-on-insulator transistor
US6773994B2 (en) 2001-12-26 2004-08-10 Agere Systems Inc. CMOS vertical replacement gate (VRG) transistors
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
DE10224201B4 (de) * 2002-05-31 2010-11-25 Infineon Technologies Ag Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE102004052643B4 (de) * 2004-10-29 2016-06-16 Infineon Technologies Ag Verfahren zur Herstellung eines lateralen Trenchtransistors
JP2007220734A (ja) * 2006-02-14 2007-08-30 Elpida Memory Inc 半導体装置及びその製造方法
US7982284B2 (en) * 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
JP2010532096A (ja) * 2007-06-28 2010-09-30 スリーエム イノベイティブ プロパティズ カンパニー ゲート構造体を形成する方法
US8022472B2 (en) * 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8476704B2 (en) * 2011-08-19 2013-07-02 Nan Ya Technology Corporation Circuit structure with vertical double gate
KR102188883B1 (ko) * 2013-12-13 2020-12-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10403751B2 (en) 2017-01-13 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518509A (en) * 1966-06-17 1970-06-30 Int Standard Electric Corp Complementary field-effect transistors on common substrate by multiple epitaxy techniques
JPS5681974A (en) * 1979-12-07 1981-07-04 Toshiba Corp Manufacture of mos type semiconductor device
US4587712A (en) * 1981-11-23 1986-05-13 General Electric Company Method for making vertical channel field controlled device employing a recessed gate structure
US4476622A (en) * 1981-12-24 1984-10-16 Gte Laboratories Inc. Recessed gate static induction transistor fabrication
JPS58207675A (ja) * 1982-05-28 1983-12-03 Oki Electric Ind Co Ltd Ｍｉｓ型半導体装置
US4577208A (en) * 1982-09-23 1986-03-18 Eaton Corporation Bidirectional power FET with integral avalanche protection
JPH0665225B2 (ja) * 1984-01-13 1994-08-22 株式会社東芝 半導体記憶装置の製造方法
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-B.: Hänsler, L., MOS-Technologie, Berlin/München 1980, S. 153, 154 *
JP 58-207675 A in: Patent Abstracts of Japan, Sect. E, Vol. 8, 1984, No. 53 (E-231) *
US-Z.: IBM Technical Disclosure Bulletin, Vol. 22,1979/80 S. 398-400, 3630-3634 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3844120A1 (de) * 1987-12-28 1989-07-13 Mitsubishi Electric Corp Halbleitereinrichtung mit grabenfoermiger struktur
US5060029A (en) * 1989-02-28 1991-10-22 Small Power Communication Systems Research Laboratories Co., Ltd. Step cut type insulated gate SIT having low-resistance electrode and method of manufacturing the same

Also Published As

Publication number Publication date
DE3525396C2 (de) 1992-11-19
KR890004469B1 (ko) 1989-11-04
US4683643A (en) 1987-08-04
JPH0527976B2 (de) 1993-04-22
KR860001490A (ko) 1986-02-26
JPS6126261A (ja) 1986-02-05

Similar Documents

Publication Publication Date Title
DE3525396A1 (de) Vertical mosfet und verfahren zu seiner herstellung
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE19758977B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2916364C2 (de)
DE3588050T2 (de) Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung.
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3225398A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE3834241A1 (de) Halbleitereinrichtung
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3448122C2 (de)
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE2824419A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/336

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee