HINTERGRUND DER ERFINDUNG
1. Erfindungsgebiet
-
Die vorliegende Erfindung betrifft eine
Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen derselben. Die
Erfindung betrifft insbesondere eine dynamische Direktzugriffs-
Speicherzelle (dynamic random access memory [DRAM] cell) mit
einein Grabenkondensator und ein Verfahren zum Herstellen einer
DRAM-Zelle.
2. Beschreibung des Standes der Technik
-
Um eine DRAM-Zelle zu miniaturisieren, wird der
Zellenbereich herkömmlicherweise immer weiter verkleinert, und um die
Speicherkapazität zu erhöhen, werden Grabenkondensatoren
gebildet, um eine größere tatsächliche Kondensatorfläche zu erhalten
als sie in einem herkömmlichen ebenen Fläche geschaffen wird.
-
Das obige Verfahren ist jedoch insofern nachteilig, als
daß Datensignale, die in den Grabenkondensatoren gespeichert
sind, aufgrund eines Durchschlag- oder Durchgriffsphänomens
verlorengehen, das zwischen Speicherelektroden auftritt, und
als daß Einfangen von Ladungsträgern, die in einem
Halbleitersubstrat durch Alpha(α)-Strahlung erzeugt werden gehäuft
auftritt, so daß weiche Fehler auftreten, wenn die
Grabenkondensatoren nahe beieinander angeordnet sind.
-
Um die obigen Probleme zu mildern, ist es notwendig, um
die Grabenkondensatoren Störstellen-implantierte Bereiche
auszubilden, die eine Konzentration mit einer Größenordnung von
1 bis 2 Grad höher als die Konzentration in dem Substrat
aufweisen, wodurch die Breite der Verarmungsschicht verringert
wird und beide Kondensatoren in eine Stellung nahe beieinander
gezwungen werden. Jedoch kann in dem obigen Verfahren ein
Ionen-Implantationsverfahren nicht wirksam verwendet werden als
Verfahren zum Implantieren von Verunreinigungen in die
Seitenflächen der Grabenkondensatoren.
-
Um das Auftreten der obigen Probleme zu verhindern, ist
in der japanischen ungeprüften Patentdruckschrift (Kokai) Nr.
59-191373 (hier im folgenden als "Druckschrift-373"
bezeichnet), die am 15. Mai 1983 angemeldet wurde, eine integrierte
Halbleiterschaltungsvorrichtung offenbart.
-
Entsprechend dem Aufbau des in der Druckschrift-373
offenbarten Grabenkondensators sind um die dielektrische Schicht
des Kondensators eine Speicherelektrodenplatte und eine
Isolierschicht für die innere Wand des Grabenkondensators in
dieser Reihenfolge ausgebildet. Durch Ausbilden der Isolierschicht
auf der inneren Wand des Grabenkondensators kann die Erzeugung
unerwünschter Depressionsbereiche vermieden werden, die sich
von dem jeweiligen Grabenkondensator zum Halbleitersubstrat
erstrecken und Betriebsfehler verursachen.
-
Jedoch sind die obigen herkömmlichen
Grabenkondensatoren auf jeder Seite einer Feldoxidschicht angeordnet, die an
ihren beiden Enden einen sogenannten Vogelschnabel aufweist.
Die Feldoxidschicht mit dem Vogelschnabel weist eine Breite von
wenigstens ungefähr 2 um auf, selbst wenn die überlegensten
lithographischen Techniken beim Ätzen derselben verwendet
werden.
-
Deshalb müssen Grabenkondensatoren mit einem
Zwischenraum gebildet werden, der eine Breite von wenigstens 2 um für
die Oxidschicht aufweist. Demnach weist die in der
Druckschrift-373 offenbarte Struktur ungenügende
Miniaturisierungswirkungen auf, obwohl das obige Durchgriffsphänomen durch die
Bildung der Speicherelektrode und der Isolierschicht für die
innere Wand des Grabens verhindert ist.
-
Die Druckschrift JP-A-59 63757 offenbart ein weiteres
Beispiel einer Vorrichtung mit Grabenkondensatoren gemäß dem
Stand der Technik. Das Substrat wird mit einem Vogelschnabel-
Feldoxidbereich geschaffen, und der Graben wird durch reaktives
Sputtern über einen Bereich erzeugt, der den Vogelschnabel
einschließt. Der Graben ist dabei mit einer schrägen Seitenwand
versehen, die dem Abschnitt entspricht, der durch den Bereich
des Vogelschnabels teilweise maskiert ist, und mit einer
vertikalen Seitenwand auf der anderen Seite versehen. Der
Kondensator ist an der schrägen Wand und der Basis des Grabens
ausgebildet, wohingegen die vertikale Wand dazu dient, einen
Isolierbereich zu begrenzen.
ZUSAMMENFASSUNG DER ERFINDUNG
-
Es ist dementsprechend ein Ziel der vorliegenden
Erfindung, die oben erwähnten Probleme zu umgehen, indem eine
Halbleiterspeichervorrichtung geschaffen wird, in der das
Durchgriffsphänomen zwischen Speicherelektroden vermieden ist.
-
Es ist ein weiteres Ziel der vorliegenden Erfindung,
eine Halbleiterspeichervorrichtung zu schaffen, in der das
Einfangen von Ladungsträgern aufgrund von α-Strahlung ebenfalls
vermieden werden kann.
-
Wiederum ein weiteres Ziel der vorliegenden Erfindung
ist es, ein Verfahren zum Herstellen der
Halbleiterspeichervorrichtung zu schaffen. Erfindungsgemäß wird deshalb eine
Verfahren zum Herstellen einer Halbleiterspeichervorrichtung
geschaffen, das die in Anspruch 1 vorgegebenen Schritte enthält.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Fig. 1 eine Querschnittsansicht einer herkömmlichen
Grabenkondensatorzelle;
-
Fig. 2 ist eine Querschnittsansicht einer weiteren
herkömmlichen Grabenkondensatorzelle;
-
Fig. 3 ist eine Grundrißansicht von Fig. 1;
-
Fig. 4 ist eine Querschnittsansicht einer erfindungsgemäßen
DRAM-Zelle;
-
Fig. 5 ist eine Grundrißansicht von Fig. 4;
-
Fig. 6 ist eine Querschnittsansicht einer weiteren
erfindungsgemäßen DRAM-Zelle;
-
Fig. 7 ist eine Grundrißansicht von Fig. 6;
-
Fig. 8A bis 8H sind Querschnittsansichten und erklären die
Schritte eines Beispieles, das außerhalb des
Schutzbereiches der vorliegenden Erfindung liegt;
-
Fig. 9 ist eine Grundrißansicht von Fig. 8B;
-
Fig. 10 ist eine Grundrißansicht von Fig. 8C;
-
Fig. 11 ist eine Grundrißansicht von Fig. 8F;
-
Fig. 12 ist eine Grundrißansicht von Fig. 8H; und
-
Fig. 13 ist ein Vergleichsbeispiel, in dem eine
Speicherelektrodenplatte eines Kondensators elektrisch mit einer
Source und einem Drain eines
Transfer-Gate-Transistors verbunden sind, unter Verwendung eines
Maskenausrichtungsverfahrens, das nicht der vorliegenden
Erfindung entspricht.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Bevor die bevorzugten Ausführungsformen der
vorliegenden Erfindung beschrieben werden, wird eine weitere
Beschreibung des Standes der Technik vorgenommen.
-
Fig. 1 ist eine Querschnittsansicht einer herkömmlichen
Grabenkondensatorzelle und eine Grundrißansicht von Fig. 1.
-
In den Fig. 1 und 3 sind auf einer Oberfläche eines p-
leitenden Siliziumsubstrats 1 Drain- und Sourcebereiche 2 und 3
von n-leitendem Silizium ausgebildet. Des weiteren ist bei
einem Abschnitt 31 (Fig. 3) einer Wortleitung 5a ein Gate
ausgebildet. Auf diese Weise ist ein Transfer-Transistor gebildet.
Ein Kondensator wird durch Ausbilden eines Grabens 6 in dem p-
leitenden Siliziumsubstrat 1 ausgebildet, unter Ausbildung
einer dielektrischen Schicht 9 des Kondensators darin, und
unter Ausbildung einer Zellenplatte 11 aus polykristallinem
Silizium, wie in Fig. 1 gezeigt. Ein Kondensator wird geschaffen
durch Ausbilden der dielektrischen Schicht des Kondensators,
die zwischen einer Inversionschicht 27 in dem p-leitenden
Siliziumsubstrat 1 und einer Zellenplatte 11 angeordnet ist.
-
Wenn jedoch die Entfernung zwischen den Gräben 6 zu
klein wird, kommt in dem Grabenkondensator eine (nicht
gezeigte) Verarmungsschicht, die sich von einem Kondensatorabschnitt
erstreckt, in Kontakt mit einer anderen Verarmungsschicht, die
sich von einem Kondensatorabschnitt einer benachbarten Zelle
erstreckt, und auf diese Weise wird ein Injektionsstrom
zwischen
den dicht nebeneinander angeordneten Kondensatoren
bewirkt, der einen Verlust von Information (Ladungen) zur Folge
hat, die in den Kondensatoren gespeichert sind. Dies ist als
das sogenannte Durchgriffsphänomen bekannt. Das
Durchgriffsphänonen tritt gehäuft in Kondensatoren mit tiefem Graben auf.
-
Um das Durchgriffphänomen zu vermeiden, wurde der in
Fig. 2 dargestellte Grabenkondensator geschaffen, der in der
oben erwähnten Druckschrift-373 beschrieben ist.
-
Wie in Fig. 2 dargestellt, sind in einem Graben 6 eine
Isolierschicht 7 und eine Speicherelektrode 8 vorgesehen. Der
Kondensator wird geschaffen durch Ausbilden einer
dielektrischen Schicht 9 des Kondensators, die zwischen einer
Isolierschicht 7 und einer Zellenplatte 11 angeordnet ist. Die
Isoliersschicht 7 verhindert das Auftreten eines Durchgriffs und
das Einfangen von Ladungsträgern aufgrund von α-Strahlung.
-
Jedoch beträgt die Entfernung W zwischen den Gräben 6
immer noch ungefähr 2 um. Deshalb kann die Miniaturisierung des
Kondensators mit Hilfe des Aufbaus von Fig. 2 nicht erhalten
werden, obwohl das Durchgriffsproblem gelöst ist.
-
Fig. 4 zeigt eine Querschnittsansicht einer
erfindungsgemäßen DRAM-Zelle, und Fig. 5 ist eine Grundrißansicht von
Fig. 4.
-
Wie in Fig. 4 dargestellt, ist der Aufbau der
erfindungsgemäßen DRAM-Zelle im wesentlichen ähnlich zu demjenigen
der Fig. 2, mit dem Unterschied, daß die Gräben 6 dichter
beieinander angeordnet sind.
-
Das Merkmal der vorliegenden Erfindung besteht nämlich
darin, daß jeder Graben 6 durch Entfernen beispielsweise eines
p-leitenden Siliziumsubstrats 1 und eines Teils einer
Feldoxidschicht
10 gebildet wird. Wie in den Fig. 4 und 5 dargestellt,
werden, um einen Transfer-Transistor auszubilden, Drain- und
Sourcebereiche 2 und 3 von n-leitenden Silizium auf der
Oberfläche eines p-leitenden Siliziumssubstrats 1 ausgebildet. Die
Drain- und Sourcebereiche 2 und 3 sind unterhalb eines
Abschnittes angeordnet, der in Fig. 2 von einem Abschnitt einer
Feldoxidschicht 10 umgeben ist.
-
Des weiteren ist oberhalb eines Abschnittes zwischen
den Drain- und Sourcebereichen 2 und 3 eine Wortleitung 5a
beispielsweise aus polykristallinem Silizium durch eine
Feldoxidschicht 12 gebildet.
-
Die Wortleitung 5a ist in vertikaler Richtung
ausgerichtet, wie in der Zeichnung dargestellt, und wirkt als Gate-
Elektrode zusammen mit den Drain- und Sourcebereichen 2 und 3
bei Abschnitt 16 in Fig. 5, so daß ein Transfer-Transistor
geschaffen ist. Die Wortleitungen 5b sind nur ausgebildet, um
nahe beieinander angeordnete Transfer-Transistoren zu verbinden.
In den rechteckig geformten Gräben 6 sind eine Isolierschicht 7
beispielsweise aus SiO&sub2; und eine Speicherelektrode 8 auf der
Isolierschicht 7 ausgebildet. Die Speicherelektrode 8 ist mit
dem Sourcebereich 3 des Transfer-Transistors über einen Kontakt
15 verbunden. Auf der Oberfläche der Speicherelektrode 8 sind
eine dielektrische Schicht 9 des Kondensators aus Siliziumoxid
und eine Zellenplatte 11 aus polykristallinem Silizium
ausgebildet. Des weiteren ist oberhalb der Zellenplatte 11 eine
Bitleitung 13 aus beispielsweise Aluminium durch eine
Feldoxidschicht 12 ausgebildet, die mit dem Drain 2 des
Transfer-Transistors über einen Kontakt 14 verbunden ist. Kondensatoren, die
durch die nahe beieinander angeordneten Gräben gebildet sind,
sind elektrisch mit der Zellenplatte 11 verbunden, aber
physikalisch durch die dicke Feldoxidschicht 10 isoliert.
-
In der in den Fig. 4 und 5 dargestellten DRAM-Zelle ist
ein Kondensator durch die dielektrische Schicht 9 des
Kondensators zwischen der Speicherelektrode 8 und der Zellenplatte 11
gebildet, und ist elektrisch durch die Isolierschicht 7 mit dem
p-leitenden Siliziumsubstrat 1 verbunden. Wie in Fig. 2
erklärt, ist das Durchgriffsphänomen und das Einfangen von
Ladungsträgern aufgrund von α-Strahlung in dem Aufbau der Fig. 4
ebenfalls vermieden.
-
Des weiteren ist die Entfernung W&sub2; zwischen den Gräben
6 gemindert, da der Graben ebenfalls durch Entfernen der dicken
Feldoxidschicht gebildet ist. Auf diese Weise kann der
Zellenbereich auf 3 um x 5,52 um = 16,65 um² miniaturisiert werden,
wie in Fig. 5 dargestellt.
-
Die Fig. 6 und 7 zeigen Querschnittsansichten einer
weiteren erfindungsgenäßen DRAM-Zelle und eine Grundrißansicht
der Fig. 6.
-
Der in den Fig. 6 und 7 gezeigte Aufbau ist sehr
ähnlich zu demjenigen der Fig. 4 und 5, mit dem Unterschied, daß
auf der dicken Feldoxidschicht 10 ein ausgedehnter Abschnitt
(mit einer Ausdehnung S') der Speicherelektrode 8 mit dem
Graben 6 ausgerichtet ist. Deshalb beträgt der Abstand zwischen
den Kondensatoren in den entsprechenden Gräben 6 2S'+S, was
größer ist als derjenige der Fig. 4 und 5. Der Zellenbereich
nimmt nämlich 3 um x 6,25 um = 18.75 um² an.
-
Die Fig. 8A bis 8H sind Querschnittsansichten, die die
Schritte eines erfindungsgemäßen Verfahrens verdeutlichen.
-
Wie in Fig. 8A dargestellt, wird über einem p-leitenden
Siliziumsubstrat 1 eine Isolierschicht vollständig mit Hilfe
eines bekannten Verfahrens ausgebildet. Diese Schicht ist aus
Doppelschichten aus SiO&sub2; 42 (mit einer Dicke von ungefähr 500
Å)
und Si&sub3;N&sub4; 43 (mit einer Dicke von ungefähr 2000 Å)
zusammengesetzt. Die Si&sub3;N&sub4;-Schicht 43 ist gemustert, um eine
Umfangsschaltung eines Speichers und einen aktiven Bereich eines
Vorwärtstransistors einer Speicherzelle von einem Isolierbereich
zu differenzieren. Anschließend wird eine Ionen-implantierte
Schicht 4 ausgebildet.
-
Wie in Fig. 8B dargestellt, wird der erhaltene Wafer
vollständig oxidiert, um eine Feldoxidschicht 10 aus SiO&sub2; (mit
einer Dicke von ungefähr 5000 Å) zu bilden. Das oben erklärte
Verfahren ist ein herkömmliches LOCOS-Verfahren.
-
Wie in Fig. 8C dargestellt, wird ein Teil der
Oxidations-Widerstandsschicht, in der ein Grabenkondensator
ausgebildet werden soll, unter Verwendung einer Maske selektiv
entfernt, und anschließend wird das unter dem Teil der
Isolierschicht angeordnete Substrat mit Hilfe eines Ätzverfahrens
unter Verwendung derselben oben erwähnten Maske entfernt, um
einen Graben mit einer Tiefe von 5 um auszubilden. Demnach wird
der Graben 46 so gebildet, daß er an einem Teil angeordnet ist,
der eine dünne SiO&sub2;-Schicht und eine dicke Feldoxidschicht 10
mit einem Vogelschnabel B an einer Kante derselben enthält. Bei
der Ausbildung des Grabens werden zuerst das Siliziumsubstrat
und die Feldoxidschicht 10 gleichzeitig bei im wesentlichen der
gleichen Ätzrate geätzt, unter Verwendung einer reaktiven
Ionenätzung mit einer starken Sputtereigenschaft, unter
Verwendung von beispielsweise Ar oder CHF&sub3;, usw.
-
Wie in Fig. 8D dargestellt, wird der erhaltene Aufbau
anschließend erneut oxidiert. Anschließend wird eine
Isolierschicht (SiO&sub2;) 7 (mit einer Dicke von ungefähr 1500 Å) auf der
Oberfläche der inneren Wand des Grabens selektiv ausgebildet.
-
Anschließend wird, wie in Fig. 8E dargestellt, die
Isolierschicht (SiO&sub2; 42, Si&sub3;N&sub4; 43) entfernt, um die Oberfläche 8
des Siliziumsubstrats 1 freizusetzen, und die Oberfläche des
Grabens wird oxidiert, so daß eine kapselförmige Isolierschicht
7 in dem Graben 6 ausgebildet wird. Durch das Verfahren zum
Entfernen der Oxidations-Widerstandsschicht wird die
Isolierschicht (SiO&sub2;) 7 des Grabens 46 um ein bestimmtes Ausmaß
entfernt, so daß die Dicke der Isolierschicht ungefähr 800 Å
annimmt.
-
Um einen Kondensator zu bilden, der, wie in Fig. 8F
dargestellt, von einer kapselförmigen Isolierschicht 7 umgeben
ist, wird anschließend polykristallines Silizium 9 bis auf eine
Dicke von ungefähr 1500 Å aufgebracht und auf die Form des
Kondensators gemustert. Das polykristalline Silizium 9 ist so
dotiert, das es gegensätzlich leitend zum Si-Substrat ist. Wenn
das Si-Substrat beispielsweise p-leitend ist, so wird das
polykristalline Silizium 9 so dotiert, daß es n-leitend ist, so daß
das polykristalline Silizium 9 als eine
Ladungsspeicher-Elektrodenplatte wirkt.
-
Wie in Fig. 8G dargestellt, wird anschließend eine
dielektrische Schicht 9 des Kondensators auf dem polykristallinen
Silizium 8 durch Oxidation der Oberfläche desselben mittels
eines thermischen Oxidationsverfahrens bis auf beispielsweise
ungefähr 150 Å ausgebildet, wohingegen eine n-leitende
Diffusionsschicht 4 in einem Si-Substrat an der Kante des Grabens
ausgebildet wird. Das polykristalline Silizium 11 wird
anschließend derart aufgetragen, daß der Graben zugeschüttet wird, so
daß eine Elektrode, d.h. eine sogenannte Selbstplatte,
ausgebildet wird.
-
Anschließend werden, wie in Fig. 8H dargestellt, auf
einer auf dem polykristallinen Slizium angeordneten
Isolierschicht und an dem Gate-Abschnitt eines
Transfer-Gate-Transistors jeweils Wortleitungen 5b und 5a mit Hilfe eines bekannten
Verfahrens ausgebildet.
-
Nach der Ausbildung der Wortleitungen 5a und 5b werden
ein Drainbereich und ein Sourcebereich 3 durch ein
Ionen-Implantations-Verfahren und ein Aktivierungs-Hitzebehandlungs-
Verfahren ausgebildet. Bei dieser Hitzebehandlung werden
n-leitende Störstellen weiter von dem n-leitenden Diffusionsbereich
4 diffundiert, und eine n&spplus;-Schicht des Drains 3 wird damit ohne
Maskenausrichtung verbunden, d.h. in Selbstausrichtung, an der
Kante des Grabens 46.
-
Des weiteren wird ebenfalls eine Bitleitung 13
ausgebildet, mit dem Ergebnis, daß die in Fig. 8H dargestellte DRAM-
Zelle erhalten wird.
-
Die Fig. 9 bis 12 zeigen Grundrißansichten jeweils der
Fig. 8B, 8C, 8F und 8H.
-
Fig. 13 zeigt ein Vergleichsbeispiel, in dem eine
Kondensatorspeicher-Elektrodenplatte elektrisch mit einer Source
und einem Drain eines Transfer-Gate-Transistors verbunden ist,
unter Verwendung eines nicht erfindungsgemäßen
Maskenausrichtungsverfahrens.
-
Wie in Fig. 13 gezeigt, bewirkt der Spielraum (1 in
Fig. 13), der in der Maskenausrichtung zwischen einem
Kontaktloch und der Kantenfläche des Grabens benötigt wird, eine
Vergrößerung der Speicherzelle, wenn ein solches Kontaktloch
zwischen den Source- und Drainbereichen in einer Isolierschicht
(SiO&sub2;) 7 ausgebildet ist, das sich zur Oberfläche des
Si-Substrats erstreckt. Wenn das Kontaktloch sehr nahe am Graben
angeordnet ist, besteht eine Wahrscheinlichkeit dafür, daß die
Isolierschicht (SiO&sub2;) 7 der Innenfläche des Grabens bricht. Es
ist deshalb erforderlich, diesen Spielraum zu lassen, um das
Kontaktloch auszubilden.