JPS58220444A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に関し、特にバイポーラ
型、ＭＯＳ型のＩ　Ｃ、ＬＳＩなどの素子分離技術を改
良した製造方法に係る。

〔発明の技術的背景とその問題点〕

従来、半導体装置、特にパイＩ−ラＩＣの製造工程での
素子間分離方法としては、ｐｎ接合分離、選択酸化法が
一般的に用いられている。

この方法を、縦形ｎｐｎバイポーラトランジスタを例に
して以下に説明する。

まず、第１（ａ）図に示す如くｐ型シリコン基板１に高
濃度のｎ型の埋込み領域２を選択的に形成し、次いで、
ｎ型の半導体層３をエピタキシャル成長させ、選択酸化
のための約１０００Ｘ程度のシリコン酸膜４を形成し、
その上に厚さ約１０００Ｘの耐酸化性のシリコン窒化膜
を堆積する。つづいて、シリコン酸化膜４とシリコン窒
化膜５を写真蝕刻法によシバターニングしてシリコン酸
化膜ノやターン４ａ、４ｂｓシリコン窒化膜パタ一ン５
ｍ＊５ｂを形成する（第１図（ｂ）図示）０ひきつづき
、このシリコン酸化膜ノ９ターン４ｍ、４ｂ、シリコン
窒化膜ノ臂ターンＩｓ’、５ｂをマスクとして、ｎ型の
半導体層３を約５０００Ｘ程度シリコ払エッチし、さら
に同ノ々ターン４　＆　ｅ　４　ｂ　ｅ　ｌ　ａ　６　
ｌ　ｂをマスクとして、ゾロンのイオン・インプランテ
イシロン法にて、ｐ型の領域６ｍｍ６ｂを形成した（第
１図（ｃ）図示）。次いで、スチームあるいはウェット
の雰囲気で熱酸化を行ない、選択的に約１μ程度のシリ
コン酸化膜１１〜７ｃを成長させた（第１図（ｄ）図示
）。つづいて、シリコン窒化膜ノ９ターン５　ａ　＊　
５　ｂを、例えば、熱リン酸にて除去しシリコン窒化膜
パターン５ａ直下の領域に、ポロンのイオン・イングラ
ンテイシランを行ない、ペース領域８を形成し、さらに
エミッタとなるｎ型の領域９とコレクタの′ｆ！Ｌ極引
き出しのためのｎ型領域１０等をヒ素のイオン・イング
ランテイシロンで形成し、あらかじめ形成されているシ
リコン酸化膜ノ９ターン４ｍ［コンタクトの窓を開口し
た後、エミッター電極１１、ペース電極１２およびコレ
クタ電極１３左形成して縦形！％ｐｎパイヂーラトラン
ジスタを造った（第１図（、）図示）。この場合、ｎｐ
ｎ　）ランジスタの素子分内印は、約１μの厚みのフィ
ールド酸化膜７＆、７ｅとｐ型頭域６ｍ、６ｂ等とを併
用する事によって実現しているが、ｎ型の半導体層６の
厚みが約１〜２μ程度であれば、選択酸化法によるフィ
ールド酸化を直接ｐ型の基板１に接触させ、素子分離す
ることが出来る°。

又、フィールド酸化膜で直接素子分離する場合でも、素
子間のリーク電流防止のために、Ｐ、型基板１とフィー
ルド酸化膜との間に、チャンネル・ストップ用のｐ型の
不純物のイオン・インプラテイシロンを行なつておくこ
とが好ましい。

しかしながら、上述した従来の選択酸化法を用いてパイ
−−ラＩＣを製造する方法にあっては次に示すような種
々の欠点がありた。

第２図は８１．Ｎ４／−ＩＩターン５　ａ　ｅ　５　ｂ
をマスクにしてフィールド酸化膜７＊、７ｂを形成した
時の断面構造を詳しく描いた本のである。ただし、第２
図では、半導体層３のシリコンエツチングは、行なって
いない。一般に選択酸化法ではフィールド酸化膜７ｂが
８１．Ｎ４／＃ターフ５ａの下の領域に喰い込んで成長
することが知られている（同第２図のＦ領域）。これは
フィールド酸化中に酸化剤が８１．Ｎ４／々ターン５ａ
下の薄い８１０□膜４ａを通し等拡散していくために酸
化膜が形成される部分Ｄ１いわゆるバードビークとフィ
ールド酸化膜７ｂの厚い部分が横方向にも回シ込んだ部
分Ｅとからなる。Ｆの長さはたとえば８　ｌ　ｓＮａ　
ｔ！ターン６ａの厚さが１００ＯＸ。

その下の１０２膜４ａが１０００Ｘの条件で１μｍの膜
厚のフィールド酸化膜７ｂを成長させた場合的１μｍに
達する。このため、フィールド領域の巾ＣはＳｉ　３Ｎ
４’　１４ターン５１と５ｂ間の距離Ａを２μｍとする
と、Ｆが１μｍであるから４μｍ以下に小さくできずＬ
ＳＩの集積化にとって大きな妨げとなる。このようなこ
とから、最近、Ｓ　１　、Ｎ４パターン５ａ、５ｂを厚
くし、この下の８１０２膜を薄くしてバードビーク（図
中のＤ部分）を抑制する方法やフィールド酸化膜７ｂの
成長膜厚を薄くしフィールド酸化膜の喰い込みＦを抑制
する方法が試みられている。しかし、前者ではフィール
ド端部におけるストレスが大きくなり、欠陥が生じ易く
なり、後者ではフィールド反転電圧低下およびフィール
ド部での配線容量の増大などの問題があシ、選択酸化法
による高集積化には限界がある。

上述したバーズビーク等が生じると、次のような問題点
が起きる。これを第３（ａ）Ｍ、第３（ｂ）図に示す従
来の選択酸化法による／Ｊイポーラ・トランジスタの製
造工程によυ説明する。

第３（Ｐ）図の様に、れ型のコレクタ領域となる半導体
層２１の表面に、従来の選択酸化法にて、シリコン酸化
膜２Ｊ　ａ　＊　２２　ｂを形成し、この酸化膜をマス
クとして、ゾロンのイオン・イングランティジョン法に
て、ｐ型のベース領域２３を形成した。次いで、第３（
ｂ）図の様に、ｎ型のエミッター領域を拡散法あるいは
、イオン・イン７６ランテイシ冒ン法にて、形成した。

こむにシリコン酸化膜２４は電極域シ出しのための絶縁
膜である。この機外従来の選択酸化法による製造方法の
問題点は、主に、形成されたシ１： リコン酸化膜２２ｍ、：２２ｂ等の、いわゆるノ々−ド
・ピークの形状とバード・ピーク近傍の半導体領域スト
レスとそれによる欠陥の発生によっている。まずペース
領域２３の形状においては、ゾロンのイオン・インブラ
ンディジ冒ンによるペース接合の半導体主表面からの深
さをＣ１バード・ピーク直下のペース接合の深さをＤと
すると、Ｃに比べて、ノ１−ド・ピークの酸化膜の厚み
だけ、Ｄの値が小さくなる。さらに、製造行程中のエツ
チング処理にて、シリコン酸化膜の表面がエツチングさ
れるため、Ｄの値はさらに小さくなる。このため、この
ノ々−ド・ピークの先端部にベース取シ出し用のＡｌｔ
極を形成すると、Ａｔとシリコンとの反応にて、Ａｔが
ベース領域を１通し、素子の不良の原因となる。

又、半導体主表面の直下のトランジスタ、のイー、Ｘ幅
をＡ％バード・ピーク直下のベース幅をＢとすると、先
述の様にバード・Ｖ−り部のペースの深さが浅い事と、
製造中のエツチング処理によってバード・ピークの先端
が後退し、バード・ピーク先端か□らのエミッターの深
さが、他の部分に比べて深くガる事と、選択酸化法によ
るストレスと欠陥の発生によってエミッタの異常拡散が
生じ、工ばツタ−の接合の深さがよシ深く力υ、正営々
ペース幅Ａに比べて、ノ々−ド・ピーク直下のベース幅
Ｂが小さくなり、ＮＰＮトランジスタのコレクタエミッ
タ耐圧の不良を発生させ好ましくない。この様に、選択
酸化法をパイヂーラＩＣに適用した場合、種々の素子不
良の原因となシ易い。

このようなことから、本出願人は以下に示す新規なフィ
ールド領域形成手段によυバイポーラ型半導体装置（例
えば縦形ｎｐｎ−々イポーラトランジスタ）の製造方法
を提案した。

〔１〕マず、第４図（、）に示す如くｐ型の半導体基板
１０１に選択的にｎ型の不純物の高濃度埋込み層１０２
を形成し、その上にｎ型のエピタキシャル半導体層１０
３を約２．５μｍ成長させた後で、半導体層１０３の表
面に写真蝕刻法によりレジストパターン１　ｏ　４ａ　
＊　Ｊ　０４　ｂ　＊１０４ｃを残置させた。つづいて
、このノ臂ターンニングされたレジスト１０４ｍ、１０
４ｂ＊１０４ｃをマスクにして半導体層１０３を、異方
性のりアクティブ・イオンエツチングにより、ｐ型の基
板１０１に達するまでシリコンエツチングすることによ
って、幅が約１μ深さが約３μの溝部１０５　ａ　＊　
１０５　ｂを形成し、ｎ型の半導体層１０３を島状に分
離させる（第４図（ｂ）図示）。との時、ゾロンのイオ
ン・イングランテイジョンにて、素子間のチャンネルカ
ットのためｐ型の領域１０６ｈ＊１０６ｂを形成してお
くことが好ましい・ 〔ｊ１〕　　次に、第４図（Ｃ）に示す如くレジスト１
０４ｍ、１０４ｂｍ１０４ｂを除去した後、ＣＶＤ　−
８ｉ０２膜１０７を、素子分離の溝部１０５ｈ＊１０５
ｂの幅の半分（約５０００１）よシも充分に厚く堆積さ
せる。この時、ＣＶＤ　−８１０，は溝部の内面に徐々
に堆積され、溝部１０５＆＊１０５ｂが充分に埋込また
、ＣＶＤ　−５ＩＯ２膜１０７の表面が、はぼ平坦とな
っている。なおこの堆積時において、選択酸化法のごと
く、高温、長時間の熱酸化処理を必要としないので、ｐ
型の領域１０６ｈ、１０６ｂの再拡散はほとん、ど起き
ない。つづいて、ＣＶＤ　−５ｌｙ２膜１０７を弗化ア
ンモンで溝部１０５ｍ、１０’５ｂ以外のシリコン半導
体層１０３の部分が露出するまで全面エツチングした。

この時、第４図（ｄ）に示す如く半導体層１０３の上（
７）　ＣＶＤ　−Ｓｌｙ、膜１０１部分の膜厚外だけ除
去され、溝部１０８＊＊１０１ｂ内のみＣＶＤ　−ｓｔ
ｏ、が残置し仁れによりて半導体層１０３内に埋め込ま
れたフィールド領域１０１ａ・１０７ｂが形成される。

［：ｉｉｉ］　　次いで、フィールド領域１０７＆ｅ１
０１ｂで分離された半導体領域にレジスト・ブロック法
による？ロンのイオン・インブランティシソンにてｐ型
のベース領域１０Ｂを形成し、半導体層の全面に約３０
００１の絶縁膜１０９を形成し、さらに写真蝕刻法にて
、この絶縁膜１０９にエミッタ、コレクタの拡散の窓を
開口し、ヒ素のイオン・・、インブランティシソ□ ンを行ない、エミッタとなるれ型領域１１ｏ。

コレクタ取出部と々るｎ型領域１１１を形成する。次に
ｐ型のベース領域１０ｇに対する開口を形成し、半導体
表面にＡｔ等の電極材を堆積させ、この電極材を写真蝕
刻法にてノ帯ターンニングすることによってベース電極
１１２．エミッタ電極１１３．コレクタ電極１１４を形
成してｎｐｎバイポーラトランジスタを製造する（第４
図（、）図示）。

上述した方法によれば以下に示す種麹の効果を有する・
々イポーラ型半導体装置を得ることができる。

（１）　　フィールド領域の面積は半導体層に予め設け
た溝部の面積で決まるため、溝部の面積を縮小化するこ
とによって容易に所期目的の微細カフイールド領域を形
成でき、高集積度のパイＩ−ラ型半導体装置を得ること
ができる。

（２）　　フィールド領域の深さは面積に関係なく半導
体層に設けたｎ部の深さで決まるため、その深さを任意
に醒択することが可能であると共に、素子間の電臘リー
ク等をフィールド領域で確実に阻止でき高性能のノ々イ
デ・−ラ型半導体装置を得ることができる〇 （３）溝部を設け、チャンネルストツ１４用の不純物を
溝部に選択的にドーピングした後においては、従来の選
択酸化法のような高温、長時間の熱酸化工程をとらない
ため、該不純物領域が横方向に再拡散して素子形成領域
の埋込層あるいはトランジスタの活性領域まで倒達し力
いので実効的な素子形成領域の縮小化を防止できる。

この場合、不純物のドーピングをイオン注入によシ行な
えばその不純物イオン注入層を溝部の底部に形成するこ
とができ、そのイオン注入層が再拡散しても素子形成領
域の表層（トランジスタの活性部）にまで延びることが
ないため、実効的な素子形成領域の縮小を防止できると
共に、トランジスタ活性部の不純物領域への阻害化も防
止できる。

（４）　　溝部の全てに絶縁材料を残置させてフィール
ド領域を形成した場合、基板は平坦化されるため、その
後の電極配線の形成に際して段切れを生じるのを防止で
きる。

以上のように上記方法では多くのメリットがおる。しか
しながら、すべて細い巾のフィールド領域でＬＳＩを形
成する場合はよいが、巾の広いフィールド領域を形成す
る場合は多少の困鮒があった。すなわちフィールドの巾
Ｓは溝の巾Ｓによってきまってしまい、溝に絶縁膜を残
す為には絶縁膜の膜厚（Ｔ）＞’Ａｓとしなければなら
ず、フィールドの巾が大きいときには絶縁膜も相当厚く
堆積すねばならない。例えば、２０μｍ巾のフィールド
を形成するには絶縁膜厚を１０μｍ以上とせねばならず
堆積時間、膜厚精度、クラックの発生しない条件など困
難な問題が多い。

さらに２００μｍ巾のフィールド（たとえばＡｔがンデ
ィングパッドの下部など）などは上記方法では形成する
ことが非常に困難となる。故に巾の広いフィールドを必
要とする場合は第５図に示すようにまず前述の方法に従
って巾のせまいフィールド１０７ｍ、１０１ｂ、１０１
ｅを埋め込んだ後、例えば絶縁膜（Ｓｉｎ２）を堆積し
写真蝕刻法によシこの絶縁膜を部分的に残し巾の広いフ
ィールド領域１０７′を形成するような方法をとつてい
た０この方法では巾の広いフイールド酸化膜の形成が可
能で、力おかっ選択酸化法の欠陥の大部分を克服できる
場合によっては一つの大きな欠点が発生する。すなわち
第５図の巾の広いフィールド膜１０７′端で段差が生じ
、平坦性が失われることである。選択酸化法の場合はフ
ィールド膜の半分はシリコン半導体層に埋まるが、この
方法ではフィールド膜厚がそのｉｔ膜段差なるので選択
酸化法の場合以上の段差が生じ巾の広いフィールド膜近
傍でマイクロリングラフイーを必要とする場合には大き
な障害となっていた・・ 〔発明の目的〕 本発明は半導体基体に幅広で浅い絶縁膜と、この周辺に
作られ九幅狭で深い絶縁膜とからなる素子分離領域を該
基体の主面に対して同レベルで形成した半導体装置の製
造方法を提供しょ、よｔ、Ｌ％。１あ６．′ｉ、：・ 〔発明の概要〕 以下、本発明の詳細な説明する。

まず、半導体基体の表面に幅広で浅い第１の溝部を形成
し、該溝部内を選択酸化するだめの耐酸化性マスク材を
形成する。この形成手段としては、次の２通シの方法が
考えられる。その一つは、半導体基体上に耐酸化性膜を
形成し、フォトエツチング技術により幅広のフィールド
形成予定部の耐酸化性膜を選択的に除去し一工マスク材
を形成し、該アスク材を用いて半導体基体表面をエツチ
ングして幅広で浅い溝部を形成する。ここに用いる半導
体基体とは半導体基板単独、或いは半導体基板上に半導
体層を設けたもの、もしくは絶縁基板上の半導体層を意
味する。耐酸化性膜としては例えばシリコン窒化膜等を
挙げることができる。特に、耐酸化性膜の堆積前に半導
体基体表面に薄い酸化膜を形成しておけば、次の工程で
の選択酸化においてマスク材端部でのストレスを緩和で
きる。もう一つの方法は、適当”な□マスク材を用いて
半導体基板を選択エツチングして少なくとも幅広で浅い
第１の溝部を形成した後、この幅広で浅い第１の溝部の
底面のみが露出するように耐酸化性マスク材を形成する
。

次いで、耐酸化性マスク材を用いて熱酸化を施して第１
の溝部内に熱酸化膜を選択的に形成する。これによって
、幅広のフィールド形成予定部の大部分は熱酸化膜で埋
め込まれることにカシ、シかも第１の溝部のエツチング
深さと熱酸化膜の厚さとを調整することによって半導体
基体の主面と熱酸化膜表面との高さを、はぼ一致させる
ことができ、平坦性を良くすることができる。

次いで、前述の耐酸化性マスク材を除去した後、幅狭で
深い第２の溝部を形成する。この第２の＃＃部が形成さ
れる箇所は、幅広のフィールド以外の素子形成領域と幅
広のフィールド領域に接する部分とに分けられる。特に
、本発明の方法は、このフィールド領域に接する素子形
成領域を分離する幅狭で深い溝部の形成に特徴がある。

すなわち、幅広のフィールド端部とこれに接した半導体
層表面にまたがって幅狭で深い第２の溝部をリアクティ
ブ・イオン−エツチング深（ＲＩＥ）等の異方性のエツ
チング法テ、形成し、素子形成領域側に垂直あるいは、
＃１は垂直の側面を有する第２の溝部を形成することが
でき、・臂ターン変換差の少ない深い素子分離領域を形
成することが可能となる。

次いで、幅狭で深い第２の溝部に、絶縁体等の分離材を
充填する。かかる分離材の形成する手段としては、例え
ば、絶縁材料をＣＶＤ法ＰＶＤ法等によシ、溝部の幅の
半分よシも、充分厚い膜厚で堆積する方法、溝部の単導
体基体を直接酸化することによって、ンリコン酸化物を
形成する方法、或いは、この半導体基体の溝部の側面又
は、底面に多結晶シリコン等の被酸化性膜を設けた後、
これらの膜材を酸化処理する方法等を挙げることができ
る。上記の絶縁材料としては、例えば、５ｉｎ２．８１
．Ｎ４或いは、Ａｔ２ｏ３等を挙げることができ、場合
によってはリン硅化ガラス（ＰＳＧ　）　、砒素、硅化
ガラス（Ａｓ５Ｇ　）、ゲロン硅化ガラス（Ｂ１０　）
などの低溶融性絶縁材料を用いてもよい。なお、絶縁材
料の形成に先端って溝部内に半導体基板と同導電型の不
純物を選択的にドーピングして半導体層あるいは半導体
基板にチャンネルストッ／ｌ領域あるいはＰＮ接合分離
領域を形成してもよい。ｔた１、納経材料又は、場合に
よっては、多結晶シリコン等の薄電体材の堆積に先端っ
て溝部を有する半導体層全体、もしくは溝部の少なくと
も一部を酸化又は窒化処理して溝部が塞がれない程度の
酸化膜又は窒化膜を成長させてもよい。このような方法
を併用する仁とによって、得られたフィールド絶縁膜は
溝部の半導体層に接した緻密性の優れた酸化膜又は窒化
膜と堆積により形成された絶縁材料とから構成され、絶
縁材料のみかもたるものに比べて素子分離性能を著しく
向−ヒできる。更に絶縁材料の堆積後、その絶縁膜の全
体もしくは一部の表層に低溶融化物質、例えば？ロン、
リン、砒素〒をドーピングし、熱処理して該絶縁膜のド
ーピング層を溶融するか、或いは前記絶縁膜の全体もし
くは一部の上に低溶融性絶縁材料、例えばゼロン硅化ガ
ラス（ＢＳＧ）、リン硅化ガラス（ＰＳＧ　）　、或い
は砒素硅化ガラス（Ａｌ５Ｇ　）等を堆積し、この低溶
融性絶縁膜を溶融するか、いずれかの処理を施してもよ
い。

また、５１０２膜等の絶縁材料と、＃１は、同等のエツ
チング・レートを有する。レジスト膜等の粘性膜をコー
ティングして、表面を平坦化してから一様に、パックエ
ツチングして分離材を溝部に残置させる方法も考えられ
る０このような手段を採用することによって、絶縁材料
の堆積条件によりて第１の溝部に対応する部分が凹状と
なった場合、その凹状部を埋めて平坦化でき、その結果
後のエツチングに際して第１の溝部に残存した絶縁材料
がその開口部のレベルよυ下になるという不都合さを防
止できる等の効果を有する。即ち幅狭の第２の溝部を分
離材で、溝部の幅の半分よシも充分厚い膜厚で、充填す
る方法を採用した場合、この分離材料の全面を半導体基
体の表面が露出するまで、エツチングして、溝部に分離
材料を残置することができる。

以上のような工程によって、既に形成されている幅広で
浅い熱酸化膜の周辺に接して、幅狭で深い分離領域を形
成した幅広のフィールド領域を形成することができる。

かかる幅広および幅狭の溝部は、ノ々イポーラ、ＭＯ８
等の素子１分離領域として用いることができる。

本発明における主願は、幅広の浅い、選択的に形成され
た熱酸化膜の周辺に、少なくとも、これに接する幅狭の
深い分離用の溝部を形成し、この溝部を分離材で充填し
、この一体化された幅広の溝部の側面を素子分離のだめ
の領域として使用することにある。

しかして、本発明によれば、段差を有さない任意の幅広
のフィールド領域を形成でき、しかも素子周辺の分離領
域を微細に深く形成することが、できるので、高集積化
、高性能化及び高信頼性のノ青イポーラ型ＩＣ，ＭＯ８
ＷＩＣ等の半導体装置を得ることができる。

〔発明の実施例〕

実施例１ 本実施例１は第６図（８）〜（ｈ）に示す如（ｎｐｎ　
／々イポーラトランジスタの製造に適用した例である。

（１）　　まず、ｐ型半導体基板６０１に選択的にｎ＋
型埋込み層６０２を形成した後、該基板６０１上にｎ型
エピタキシャル半導体層６０３を成長させた。つづいて
半導体層６０３上に酸化膜６０４及びシリコン窒化膜６
０５を形成し、フォトエツチング技術によシこれら被膜
の幅広の溝部形成予定部をエツチング除去して開孔部６
０６を形成した（第６図（ａ）図示）。つづいてシリコ
ン窒化膜６０５をマスクとして開孔部６０６から露出す
る半導体層６０３を例えばＫＯＨ等のアルカリ性シリコ
ンエッチャントにより異方性エツチングして幅広で浅い
第１の溝部６０２を形成した（第６図（ｂ）図示）。ひ
きつづき開孔部を有するシリコン窒化膜６０６を耐酸化
性マスクとして選択酸化を施し、第１の溝部６０１を埋
める厚い熱酸化膜６０８を形成した（第６図（Ｃ）図示
）。

（ｉｉ）　　次いで、シリコン窒化膜６０５及び薄い酸
化膜６０４を順次除去した後、再度全面にシリコン窒化
膜６０９を堆積し、この上に写真蝕刻法によシ第２の溝
部形成予定部具外を覆うレジストパターン６１０を形成
し、更にレジストパターン６１０をマスクとしてシリコ
ン窒化膜６０９を選択エツチングして開口部６１１・・
・を形成した（第６図（ｄ）図示）。特に、幅広の第１
の溝部６０７を埋める熱酸化膜６０８周辺の端部に開口
部、６１１が形成されるようにした。

（ｉｉｉ）　　次いで、レジストパターン６１０を除去
した後、シリコン窒化膜゛６ｏ９をマスクとしてＲＩＥ
法によって半導体層６０３部分、及び半導体層６０３と
熱酸化膜６０Ｂとにまたがる部分に基板６０１にまで達
する幅狭で深い第２の溝部６１２・・・を形成した（第
６図（６）図示）。なお、この工程の後、ボロン等のｐ
型不純物をイオン注入してｐ型チャンネルカット領域を
形成してもよい・つづいて、第６図（ｆ）　Ｋ示す如く
全面にＣＶＤ　−８１０２膜６１３を第２の溝部６１２
・（Ｄ開口幅の半分よシ充分厚い膜厚で堆積した。仁の
時、ＣＶＤ−８ｌｙ、、−膜６１−一は充分ニ厚イタメ
、表面が平坦となった。ひきつづき、ＣＶＤ　−５ＩＯ
２膜６１３を弗化アンモニウム等で、シリコン窒化膜６
０９の表面が露出するまで）々ツクエツチングした後、
シリコン窒化膜６０９を除去した。

この時、第６図（ｇ）に示す如く熱酸化膜６０８端部ノ
第２の溝部６１２内にＣＶＤ　−８１０２（分離材）６
１イが残存し、熱酸化膜６０８とＣＶＤ　−８ＩＯ，２
６１４とを有する幅広の素子分離領域６１５　　・が形
成された０同時に、熱酸化膜６０８端部とは別の半導体
層６０３部に設けられた第２の溝部６１２内にもＣＶＤ
　−５ｌｙ２（分離材）６１４が残存し、該ＣＶＤ　−
８１０２６１４を有する幅狭な素子分離領域６１５′が
形成された。

（ＩＶ）　　次いで、幅広、幅狭の素子分離領域６１５
゜６１５′により分離され下部にｎ　型埋込み層６０２
を有する島領域に常法に従ってｐ型ベース領域６１６、
ｎ　型エミ多夕領域６１７、ｎ　型コレクタ取出し領域
６１８を夫々形成し、更に厚い酸化膜６１９を成長させ
た後、コンタクトホールの開孔、ペース。工ｉツタ、コ
レクタのＡｔ電極６２０〜６２２を形成してｎｐｎノ櫂
イデーラトランジスタを製造した（第６図（ｈ）図示）
。

しかして、上記実施例１の方法によれば、簡単な工程に
より幅広の素子分離領域６１５と幅狭の素子分離領域６
１５′とで分離されたｎｐｎ　／々イｄ？−ラトランジ
スタを製造できる。

実施例２ 本実施例２は第７図（＠）〜（ｈ）に示す如（ＣＭＯ８
の製造に適用した例である。

（１）マず、ｐ型シリコン基板７０ノの主面に薄い酸化
膜７０２を形成した後、ｎ型不純物、例えばリンを基板
１０ノに選択的にイオン注入し、拡散させてｎ−ウェル
領域７０３を形成した（第７図（ａ）図示）。つづいて
、フォトエツチング技術によυ素子分離領域形成予定部
の酸化膜７０２を選択的にエツチング除去して開口部７
０４・・・を形成した後、該酸化膜７０２をマスクとし
て開孔部７０４・・・から露出する基板７０１を例えば
ＫＯＨ等のアルカリ性シリコンエッチントにより異方性
エツチングして断面ｖ型の幅狭で浅い第１の溝部７０５
．．７０５．及び幅広で浅い第１の溝部７０５禦を夫々
形成した（第７図（ｂ）図示）。

（巾　次いで、熱酸化処理を施して露出した第１の溝部
７０５１　．７０５．、’１０５．の表面に極薄の酸化
膜７０６を成長させ、更に全面にシリコン窒化膜７０７
を堆積した後、フォトエツチング技術によシ幅広の第１
の溝部７０５諺の底面が露出するようにシリコン窒化膜
７０７と酸化膜７０６を選択的に除去した（第７図（０
）図示→。

（ｉｉｌｌ　　次いで、シリコン窒化膜７０７を耐酸化
性マスクとして選択酸化を行ない露出した幅広の第１の
溝部７０５！を埋める厚い熱酸化膜７０８を成長させた
。つづいて、ＲＩＩによってシリコン窒化膜７０７をそ
の膜厚程度エツチングした。この時、酸化膜７０２の開
孔部７１１１４の内側面と幅狭で浅い第１の溝部７０５
．。

７０５ＩのチーΔ状内側面に亘る部分にシリコン窒化膜
７０７′が残存した。同時に酸化膜７ｏ２の開口部７０
４の内側面幅広で浅い第１の溝部７０５寓のテーノ臂状
内側面に亘る部分にもシリコン窒化膜７０１′が残存し
た。、ひきつづき、第１の溝部７０５＊　　＊７０５１
　　ｅ７０ｇ鵞内Ｑ露出した極薄の酸化膜７０６部分を
ＲＩＦによシ除去して第１の溝部１ｏｓ、、ｖｏｓｌ　
　、ｖｏｓ。

底面の一部を露出させた（第７図（ｄ）図示）。

（ＩＶ）　　次いで酸化膜１０２及び残存シリコン窒化
膜１０１′・・・をマスクと゛して第１の溝部Ｆ　０５
．。

７０５、．７１０Ｂ、底面一部に露出した基板７０１を
ＲＵＥによって選択エツチングして幅狭で深い第２の溝
部１０９・・・を形成した（第７図（、）図示）。

０　次いで、第７図（ｇ）に示す如く全面にＣＶＤ−Ｓ
ｉｎ、膜１０９を第２の溝部７０９・・・の開口幅の半
分よシ充分厚い膜厚で堆積した。この時、ＣＶＤ　−Ｓ
ｉｎ、膜１１０は充分に厚いため、表面が平坦となった
。つづいて、；ＣＶＤ　−８１０，膜７１０を弗化アン
モニウム等で基板７０１表面が露出するまでパック千ツ
チングをし九〇この時、厚い熱酸化１嘆７ＯＮと１接し
て設けられた第２の溝部１０−内にＣＶＤ　−８１０，
（分離材）１１１が残存し、熱酸化１．ｑ　ｒ　ｏ　ｇ
とＣＶＤ−８１０，ＦＪＪトを有する幅広の素子分離領
域’１１１１が形成された・同時に、熱酸化膜ｙｅｓと
は別の牛導体基板ＦＯＪの筒所に設けられた第２の海部
ｖａｎ。

１０を内にもＣＶＤ　−ｓｉｏ、　（分離材）１１１が
残存し、該ＣＶＤ　−８１０，Ｆ　Ｊ　Ｊを有する幅狭
の素子分離領域Ｆ　Ｊ　Ｊ’　、　Ｆ　Ｊ　ｊ’が形成
された。表お、ζうした幅狭の素子分離領域ＦＪＪ’ｅ
ＦＪ！’３よＪ）ｎチャンネルＭＯ８）ツンジスタＭｖ
４領域としての島領域ＦＪＪＩが、幅狭の素子分離領域
１１２′と幅広の素子分離領域１１２によルアチャンネ
ルＭＯ８）ランジス！形成領域としての島領域ＦＪＪ、
が、夫ｋＩ杉成された（［７図ω図示）。

（ｖＤ　　次いで、□熱酸化処理を施して島領域Ｆ　Ｉ
　Ｊ＊　　ｅ　ｒ　Ｉ　Ｉｓ表面に酸化膜を成長させ、
多結晶シリラン膜を堆積した稜、数多結晶シリコン膜を
フォトエツチング技術によ一ルノターエングして島領域
’１１３ｔ　　ｍ１１３麓上にｒ−ト電極’ｉ１４＋　
　＊１１４ｍを形成し、更にこれらｆ−）電極７１４１
＃　７１４ｍをマスクとして酸化膜を選択エツチングし
てｆ−）酸化膜７１　Ｓｔ　　ｏ　７１８ｍを形成した
。つづいて、ダート電極７１５１及び図示しないレジス
トパターンをマスクとして島領域ｙｚ４ｔ（基板７０１
領域）にれ型不純物、例えば砒素をイオン注入した後、
レジストＩ臂ターンを除去し、活性化させてｎ　型のソ
ース、ドレイン領域７１６Ｂ＊７１７意を形成した。ひ
きつづき、ｆ−）電極７１５麿及び図示しないレジスト
パターンをマスクとして島領域７１４１（ｎ−ウェル領
域１０３）にｐ　Ｂｑ不純物、例えばゾロンをイオン注
入した後、レジストパターンを除去し、活性化させてｐ
　型のソース、ドレイン領域１１６Ｂｍ７１１象を形成
した。最徒に熱酸化処理を施して、露出した島領域７１
４鵞＃　７１４ｍの表面及び多結晶シリコンからなるｆ
−）電極１１８Ｈｍ１１５、周囲に夫々酸化膜１１８．
１１９を成長させた後、コンタクトホールの開孔、ソー
ス。

ドレインのｋＡ配線７２０〜７２３を診成して０ＭＯ８
を製造した（笛′７図（ｈ）図示）。

しかして、本実施例２の方法によれば幅狭の素子分離用
の溝部（第１の溝部７０５１　　ｅ７０５１と第２の溝
部’Ｉ０９．ＷＯ９とからなる）がＹ字状のテーノ々形
状を有しているので、開口部でのＣＶＤ　−８ｉｏ２７
１　ｏの充填性が良好となシ、分離性能の優れた素子分
離領域ｒｉｘ’。

１１２′を形成できる。

また、ｎ−ウェル領域１０３を充分に深い第２の溝部７
０９，７！０９を有する幅狭の素子分離領域７１２′と
幅広の素子分離領域７１２で分離できるため、例えば難
　型ソース領域７１６Ｉ（又は層型ドレイン領域７１’
！＊）とｐ型半導体基板７０１とｎ−ウェル領域７０３
とで作られる寄生ｎｐｎ　）ランジスタの電流増幅率を
小さくでき、耐ラツチアツプ性を向上させた０ＭＯ８を
得ることができる０ 〔発明の効果〕 以上詳述した如く、本発明によれば幅広い浅い絶縁膜と
、この周辺に作られた幅狭で深い絶縁膜とからなる素子
分離領域を半導体基体の主面と同レベルで形成でき、も
って高集積臭化と高性能化を達成した半導体装置を製造
し得る方法を提供できる。

【図面の簡単な説明】

第１図（、）〜（、）は従来の選択酸化法を採用した縦
形ｎｐｎ　）ランジスタの製造工程を示す断面図、第２
図は、従来の選択酸化法の問題点を説明するための断面
図、第３図（ａ）　、　（ｂ）は従来の選択酸化法をバ
イポーラトランジスタに適用した場合の問題点を説明す
るための断面図、第４図（、）〜（、）は、本出願人が
既に提案したｎｐｎバイポーラトランジスタの製造方法
を示Ｉ工程断面図、第５図は第４図（ａ）〜（、）の変
形手段によりフィールド領域を形成した状態を示す断面
図、第６１Ｓ４（ａ）〜（ｈ）は本発明の実施例におけ
るｎｐｎ　／々イポーラＦランジスダの製造工程を示す
断面図、第７図（ａ）〜（ｈ）は本発明の実施例２にお
ける０ＭＯ８の製造工程を有する断面図である。 ｔｔｏｉ　、ｖｏｉ・・・ｐ型半導体基板、６ｏ２・・
・ｎ＋型埋込み層、６ｏ３・・・ｎ型エピタキシャル半
導体層、６０７，１０１５，１０５．…第１の溝部、ｅ
ｏｇ、ｒａｇ・・・熱酸化膜、６１２，７０９・・・第
２の溝部、６１　Ｊ　、　７　Ｊ　Ｏ・ＣＶＤ−８１０
２膜、ｇ　Ｊ　４　、７　Ｊ　Ｊ−ＣＶＤ　−８１０２
（分離材）、ｅｌｓ、ｓ１ｇ’、ｙｘ；ｔｅｙｘ：／・
・・素子分離領域、６１６・・・ｐ型ベース領域、６１
１・・・ｈ＋型エミッタ領域、６１８・・・計型コ、レ
クタ取出し領域、６２ｏ　〜６２　、？−Ａｔ電極、７
０　Ｊ　・・・ｎ−ウェル領域、１０７’・・・残存シ
リコン窒化膜、７１３、　　、７１３麓・・・轡領域、
１１４１゜７１４！　・・・ｒ−ト電極、７１６重　、
１１６鳳　・・・ソース領域、７１７．１＃７Ｊ７＊・
・・トレイン領、・、、１ 域、７２０〜７２３−＝Ａｔ配線。 出願人代理人　　弁理士　鈴　江　武　彦第１ｒｌＡ 消　ｉｍｌ ｑ）　　　　　ν　　　　　　　　　　　　　　　　　
　　　−ノＵノ □ 一″− 〇′１： 区　　　　　　　　　　・′ニー トａＪ−ｈ− 〜−−ノ ｏ″ｉ：

Claims (4)

【特許請求の範囲】
1. （１）半導体基体表面の素子分離領域形成予定部に幅広
   で浅い第１の溝部を形成する工程と、選択酸化法によシ
   前記溝部内に該溝部の深さと同程度の厚さの第１の分離
   材を形成する工程と、この分離材の端部と前記基体表面
   とに亘る領域に幅狭で前記溝部よシ深い第２の溝部を形
   成する工程と、この第２の溝部に第２の分離材を残置さ
   せる工程とを具備したことを特徴とする半導体装置の製
   造方法。
2. （２）第２の溝部の形成に際して、同時に半導体基体の
   他の箇所にも幅狭の溝部を形成することを特徴とする特
   許請求の範囲第１項記載の半導体装置の製造方法。
3. （３）幅広で浅い第１の溝部を形成するに際して、同時
   に半導体基体の他の箇所に幅狭で浅い溝部を形成し、前
   記幅広で浅い第１の溝部の底面のみが開口するように形
   成した耐酸化性膜によって該第１の溝部の底面に第１の
   分離材を形成し、更に前記幅狭で−浅い第１の溝部内に
   該溝部よυ幅狭の深い第２の溝部を形成する工程を付加
   したことを特徴とする特許請求の範囲第１項記載の半導
   体装置の製造方法。
4. （４）第１の溝部或いは第２の溝部の少なくとも底面の
   半導体基体部分に高濃度の不純物領域を形成し、該領域
   をチャンネルカットもしくは素子分離領域として用いる
   ことを特徴とする特許請求の範囲第１項記載の半導体装
   置の製造方法０