JPS5963757A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、微細、＾始度な半導体集積回路装置およびそ
の製造方法に関するもりである。

従来の半導体集積記憶装置にあ・いて、もつとも烏″ｔ
ｆｊｉ化が進んでいるｌトランジスタ形ダイナミックラ
ンタムアクセスメモリ（以１”ｌ’Ｉ’ｒ形ｄＲＡ形色
ＲＡＭでは、基本となるメモリセルは、１個のトランジ
スタと１個のキャパシタから成り、各メモリセルは厚い
シリコン酸化膜等によυ′亀気的に分離されている。従
来技術により製造した１　’ｌ’ｒ形ｄＲＡＭのメモリ
セル部の平向図および断面図の例を第１図（ａ）＆よひ
（ｂ）に示ツー。

なア・、以−トでは、ｎチャネル形ＭＯ８）ランジスグ
について説明する。ｐチャネル形については、シリコン
基板、ソース・ドレイン用拡散層およびチャネルストッ
パの導電形を逆にする他はｎチャイ・ル形と全く同様で
ある。第１図（ａＪに寂いて、破線で囲んだ領域が１メ
モリセルである。キャパシタは、ｐ形シリコン基板ｌと
絶縁体薄膜２２よひ導電体薄膜３よシ形成されるｈｌＯ
８形キャパシタでめる１、絶縁体薄膜としては、シリコ
ン基板を酸化雰囲気中で熱処理（以−ト、熱酸化と略記
）して得られる厚さ１０−５０　ｎｍ　のシリコン酸化
ｍまたは化学的気相成長法（以１、ＣＶＤと略記する）
等によシ堆積されるシリコン酸化膜またはシリコン窒化
膜等が用いられる。

導電体薄膜３としては、゛リン等の不純物ケドーグして
電気抵抗を減じた多結晶シリコンまたは、七リフテン等
の金槁が用いられる。１１ζ、メモリセル間にケま、厚
き０．２〜１．０ｐｍのシリコン酸化膜４が形成さｔＬ
、メモリセル間の電気的な分離がなされる。キャパシタ
に隣接するＭＯＳＦＥＴはソース・ドレインとなるｎ＋
拡散鳩５２よひゲート絶縁膜６２よひゲート電極７より
成る。ゲート電極７はワード森として用いる。さらに層
間絶縁膜８を介してビット線９が形成式扛ている。ビッ
トＩｆＭ９は、層間絶縁膜８に形成されたコンタクトホ
ール１ｏｔｌ−介してｎ＋拡散Ｉｆ４５に接続３れてい
る。

次に、従来技術にｈ−ける、素子間の分離寂よびキャパ
シタの形成方法について第２図ないし第ｓｕｗ用いて説
明する。

第２図に示すように、ｐ形シリコン基板ｌ上に、熱酸化
によシシリコン酸化膜１１’盆形成し、次いでＣＶＬ）
によｐシリコン窒化１１ｔ４１２”ｉ槓鳩し、パターニ
ングしたレジスト１３ヲマスクにシリコン窒化膜１２’
２よびシリコン酸化ｉｌｌ　ｌｌ’ｉエツチングし、ポ
ウ素をイメン注入してチャネルストッパ領域１４ｉ形成
する。

次にレジストを除去した後、褐３図に示すように、シリ
コン菫化膜１２増耐酸化マスクとして熱酸化（以下、選
択酸化と略記する）を付い、素子間分離領域１５にシリ
コン酸化ＦＩ＆１６　ｉ形成する。

次に、シリコン菫化膜ル′およびシリコン酸化１良１１
’を除去したのち、第４図に示すように熱酸化してキャ
パシタ領域１７ヲ含むシリコン表面にシリコン酸化＄　
１８　ｉ形成し、さらにキャパシタｍ＆として例えはリ
ンドープ多結晶シリコン１９ケ堆槙し、バターニングし
たレジスト加′ｔマスクに該多結晶シリコン１９ヲエツ
ナンクする。

レジス）　２０”ｉ除去して、第５図に示すように、キ
ャパシタが形成される。

半導体集積回路装置の高密度化のためにはメモリセルの
縮少、特にキャパシタ面稙寂よひ素子間分離領域の縮少
が重要である。しかし、従来技術によりキャパシタ面積
の縮少を行うと、蓄積電荷電が減少し、出力信号電圧の
減少およびソフトエラー耐性の低斗等葡ひきおこツーと
いう欠点かあった。また、素子量分１１１領域を形成す
るための辿択酸化にふ・いては、キャパシタ形成領域の
周辺に酸化が進行し、いわゆるバースビークが形成され
、素子間分離領域が実効的に拡大するという欠点があっ
た。

本発明は、これらの欠点を除去するため、シリコン基板
に穿った溝の側面にキャパシタ全形成し、かつ、該溝の
底面および一部の側面に累子間分離狽域ｔ−設けること
により、メモリセルの平面的な面積を減少させ、かつ、
分離物域【縮少セしめることを目的とするものである。

前記の目的全達成するため、本発明はシリコン基板の主
衣面との為す角度がはは併置である側面と、Ｊ法面２よ
ひ底ｌに対して傾斜する傾斜部とを有するｔｌｔｋ　ｍ
して、前記の溝のはは昏直な側面にキャパシタを形成し
、前記の紙面および傾斜部金電気的分離部として構成す
るキャパシタ面積むことを特徴とする半導体装置、全発
明の要旨とするものである。

さらに本発明はシリコン基板上に第１のシリコン酸化膜
盆形成し、前記のシリコン酸化膜上にシリコン冨化膜を
堆積し、ついで前記のシリコン酸化膜及びシリコン窒化
膜の一部全エツナンクにより除去した後、選択酸化荀行
い、バースビークケ有する第２のシリコン酸化膜及びチ
ャネルストッパＪ＠全形成する工程と、前記の第２のシ
リコン酸化膜及びシリコン窒化膜上に第３のシリコン酸
化膜全堆積し、ついで前記の弗３のシリコン酸化膜上に
被層した、レジストヲマスクにし１こ前記のシリコン窒
化膜及び第ｌのシリコン酸化膜ヲエッチッグによυ除去
して、第２のシリコン酸化膜のバースビーク部ｋｌ出す
る浅い溝を形成する工程と、前記のレジメ）ｋ除去し、
前記の第２のシリコン酸化膜のバースビーク部及び前記
のシリコン基板全エツチングして、前記のバーズビーク
部の下ｅこ傾斜部全形成し、前記のバーズビーク部以外
の部分に底面に対してｔよは垂お、な壁會有すゐ深い溝
を形成する工程と、削り己の深いｌｔの内壁に第２のシ
リコン電化映葡形成する工程と、前記の味い横Ｖ紙面及
び１す（斜部に形成された第２のシリコン窒化膜ｉエツ
チッグにより除去する工程と、前記の病θｋｍ及び１唄
斜部に第２のチャネルストッパを形成する１朽と、シリ
コン基板の主１ｎ１上の第３のシリコン酸化１１Ｎ’を
除去し、かつ前記の浦の）へ面及び傾斜部上に第４のシ
リコン酸化膜を形成する工程と、前記の溝の紙面に釣し
てはは垂直な？１ｌｉ１面に残８れ１いる縞２のシリコ
ン窒化膜及びシリコン基板の主囲上に形成妊れていゐ第
３のシリコン酸化−１第１のシリコン窒化膜。

第ｌのシリコン酸化膜を除去し、ついで溝の織細に対し
てはＩよ垂直な１１Ｉ１１面及びこ扛と接する１圓」二
のキャパシタ形成慣城１ｃ杷縁膜のための第５のシリコ
ン酸化膜を形成する工程と、専翫性の多幀晶シリコンｒ
前記の溝ｐ−ｉ　ｒｃ堆稙し、該多り晶シリコンｔエツ
チングしてキャパシタ電極伊影成する工程と合金ひこと
ｆ：１時個とする牛會。

体装や、υ＄４　スα方法金発明の要旨とするものであ
る。

仄に本発明の実施例’ｌｊ　＃ａ附図向について歇明す
る３、ＩＪふ′実施例は一つの例示でめって、本発明の
梢神ケ逸脱しない範囲内で、４−ｓ＋々の震央めゐい妹
改良倉行いうる仁とｉｔｂうまてもない。

〔実施例１」 シリコン基板主衣面と溝１１１．ｉｌ血との局す角度力
・は維垂直でわる側面お上ひそれより小さい用度でおる
側面から成る溝を形成する方法について−取初に祝明す
る。

第６図に不すよ５ｉｒｃＸｐ形シリコン基板１ケ熱酸化
して、）Ｊ￥８５０ないし３０１）　ｎｍのシリコン重
化１３１１１’ｉ形域し、ＣＶａにより厚さ５０〜３０
０　ｔｕｎのシリコン窒化膜１２′ｆｔ堆槙し、第６図
に（・ま示していないが、バターニングしたレジストに
マス　　・りに僅冶して、上ｉ己シリコン蓋化９４１２
およびシリコン酸化１１４１１　葡エツナンクし、を生
ナヤ不ル防止のために例えばホウＸ　ｋ　４Ｕ’１（ｅ
Ｖ　ｖ　３　Ｘ　１０　”　ｃｔｒｔ”の条件でイオン
注入しレジスト’に除去したのち選択咽化を行い、シリ
コン酸化膜２０寂よぴナヤイ・ルストツバＪ１２０１を
形成する。シリコン窒化１換１２に代えて、耐酸化性薄
膜としてアルミナ（ＭｚＯｓ）等を用いてもよい。後述
するよりに、シリコン基板主表面１との為す角度が小さ
い＠側面（紙に対して傾斜する傾斜部）は第６図に示ず
バーズビーク２１の下に形成され、上記小さい角度の溝
側面とシリコン基板の主表面とのなす角（以１、傾斜用
という）れバースビークが長いはと減少するため、バー
スビーク〒長くする必散がめる。例として、厚さ５００
　ｎｍのシリコン酸化膜２０におい−Ｃバーズビーク２
１の長さ勿１　ｐｎｔとするためには、シリコン窒化膜
１２ツ？よひシリコン酸化膜１１の厚さをそれぞれ５０
　ｎｍおよび７０ｎｍとしで、７Ｋｇ／ｃＩＩに加圧し
た水素３．６ｔ／分および酸素２．０１１分の反応によ
り生成した水蒸気中で８００　’Ｃ、２時間の選択酸化
を行う。

次に、第７図に示すように、ＣＶＤによりシリコン酸化
膜２２２！−厚さ０．５ないし１．０μｍ堆枳し、パタ
ーニンクしたレジスト２３ヲマスクにして、シリコンば
化膜２２．シリコン窒化膜１２およびその−を層のシリ
コン酸化１１ｉ４１１′７！！：反応性スパッタエツチ
ング等の極めて方向性の強いエツチング方法によりエツ
チングする。反応性スパッタエツチングは、例えは、Ｃ
Ｆ４２よひ水素を用いて、圧力５　ｍ　ｔｏｒｒ　、高
周波出力４００Ｗで行う。なお、エソチンクマスクとし
て、シリコン酸化膜２２に代えて、アルミニウム膜する
いは、シリコン窒化膜等を用いることもできる。

仄に、レジスト２３全除去後、第８図に示すように、シ
リコンのアンターエツチングが極めて少ない反応、性ス
パッタエツチング等のエツチング法によりシリコン基板
１をエツチングして溝２４’７形成する。シリコンの反
応性スパッタエツチングは、例えは、ＣＢｒＦ、を用い
て圧力５　ｍ　ｔｏｒｒ　。

尚周波出力３００Ｗ＋７）条件で行う。このとき、シリ
コンおよびシリコン酸化膜のエツチング速匿ｔよ、それ
ぞれ１００　ｎｍ７分および２５　ｎｍ７分でめる。

バーズビーク２１の下部のシリコン基板のエツチングは
、シリコン酸化膜であるバーズビークのエツチングが終
了した時点から開始されるため、バースビークが厚いほ
ど、その下部のシリコンのエツチング法δが減少し、シ
リコン基板主表面に対し小δい角度の溝側向５が侍ら扛
る。バースビークのない領域にはは＃よ垂直な溝側［ｌ
ｌ１２６が得られる。な２、上記の小さい角度の溝側面
２５の延長上にシリコンのほぼ垂直な溝側面を作らない
ために、バーズビークの一部２０２を残すように上記エ
ツチングを行う。

次に、第９図に示すように、Ｃｖｌ）によりシリコン窒
化膜２７を厚爆駒ないし３００　ｎｍ堆積する。

該ＣＶＤでは、例えはシラン、アンモニアおよび窒素音
用いて、８５０℃ないし９５０℃の条件を用いることに
よシ溝２４のほぼ垂直な側面２６およびでれ以外の小さ
い角度の側面邪に平坦部とはは叫しい膜厚のシリコン蓋
化膜會堆積することができる。な駁、シリコン窒化膜２
７の堆−執に先立ち、熱酸化を行い、溝あの円面に薄い
シリコン酸化膜を形成しておいてもよい。

次に、反応１性スパッタエツチング等の方向性の極めて
強いエツチング方法によシリコン基板［２７會エツチン
グする。エツチングには、例えは、前述のＣＦ、および
水素を用いる。このときのエツチングは、小さい角度の
溝側面２５上のシリコン窒化膜及び底のシリコン窒化膜
か完全に除去されるまで行う。前述のバースビーク２１
の長延とシリコン酸化膜２０の厚さとの比が２であり、
シリコンとシリコン酸化膜のエツチング速度の比が４で
ある条件を用いた場合、小さい角度の溝側面２５の傾斜
角は約６０度であるから、水平面に堆積したシリコン窒
化膜のｓｅｃ　６０’、’３−なわち約２倍の厚さのシ
リコン窒化膜上除去する条件で行う。

その結果、第１Ｏ図に示すように、溝２４のはは垂直な
９１！ｌ而２６および小さい角度の溝側向２５の班長に
あるシリコン酸化換器の側面２８１Ｃのみシリコン窒化
膜２７が残る。

次に、第１υ図に示すように、第２のチャネルストッパ
２９のためにホウ素を、例れは、４（ｌＫｅＶＩ４　Ｘ
　１０”ｃｒｎ’の条件で小さい角度の溝側面２ｆＭ？
よび溝２４の底面にイオン注入する。

次に、シリコン酸化膜２２ヲ緩衝フツ酸液により除去し
た後、第１１図に示すようｔこ、選択酸化を行い、小δ
い角度の溝側面２５および溝２４の底囲Ｖこ、厚さ０．
１ないし１μｍのシリコン酸化１１１３０を例えはＨ！
０のある雰囲気で熱酸化して形成する。

次に、上記溝２４のはは垂直な側面２６に残ちれている
シリコン窒化膜２７および、シリコン基板ｌの王表向上
に残されているシリコン璽化１１ｉｉ１１２を、例えは
、１６０℃ないし１８０℃に加熱したリン酸により除去
し、緩衝フッ酸液によりシリコン酸化膜１１に除去し、
第１２図に示すように、上記婢２４のほは垂直な側面２
６およびシリコン基板ｌのキャパシタ形成領域３１に絶
縁膜として例えは熱酸化により）！ｖ−さｌＯないし１
００　ｎｍのシリコン酸化膜３２を形成する。絶縁膜と
しては、シリコン酸化膜に代えてＣＶＤによるシリコン
蓋化験あるいは五酸化タンタル等の高誘電体薄膜等を用
いてもよい。この場合には図で３２で示延れた領域以外
の膜を除去するためのマスク形成１根、除去工程が追加
される。

仄に、導電体薄膜として例えは、リン勿トークした多結
晶シリコン３３會ＣｖＬ）にょ９堆極し、溝を埋込む。

ドープ材としてはリンの他に、ヒ素、ホウ累等？用いて
もよい。また、上記不純物葡ドープした多結晶シリコン
に代えて、モリブテン、タングステン等の金、ｍｋｃＶ
Ｄ、蒸看。

またはスパッタ法によシ形成し、溝を埋込む方法才用い
ることもできる。

上記リンドープ多結晶シリコンお表面に溝が残らないた
めに、その換厚會上記溝２４の幅の７２以上にすること
が望ましい。

賂らに、第１３図に示すように、パターニングしたレジ
スト３４ヲマスクに多結晶シリコン３３ヲエツテングし
、キャパシタ電極を形成する。該エツチングは、例えは
、平行平板群電極ツクスマエツチンク装＆金用いて、Ｃ
Ｌ４Ｆｔ、圧力ｏ、１ｔｏｒｒ　、高周波出力３００Ｗ
によシ行う。

な２、第１３図に示す断面に直交する断面（第１４図参
照）に、多結晶シリコン３３の表面ｙｃ　？７１３５が
残る場合には、表面平坦化のために、例えばＣＶＤによ
シリコン酸化膜３６を堆積したのち、パターニングした
レジスト３４′ｆ：マスクニ、シリコン酸化膜３６およ
び多結晶シリコン３３ｔエッナングする。

次に、第１３図に示した工程に続けて、レジスト３４會
除去して、小さい角度の溝側面および溝底面により電気
的に分離され得るキャパシタが完成する。なお・、第７
図ないし第１３図に２いては長方形状の溝か示さｔＬ　
％そのために小ひい角度の溝側面に対問して、基板の主
表面に対してはＩよ辛直な側面が描か扛ているか、上記
の長方形状の溝の代りにコ字状の溝を用いることもでき
る。この場合にはコ字状の溝の両端部に夫々小さい角度
の溝側面ＣＭ斜Ｓ）が形成６れるものである。

以上、実施例１では、小さい７ｅ１度の溝側面（傾斜邸
）２よひ溝底面に、厚いシリコン酸化膜を形成し１キャ
パシタ間を分離したが、実施例２では小さい７’１度の
溝側面２よび溝）Ｊｋ：曲にｐ形部ａ度層ケ設けてキャ
パシタ間を電気的に分際する方法につい１評細に説明す
る。

し実施例２〕 キャパシタ間ケ分離う−るには、分＃！ｌｌ！　ｖＡ域
に反転鳩が形成されない程度すこ不純物態度を高くして
νく必要かめる。

まず、実施例１で説明した方法に従い、シリコン基板主
表面との為す角かはｔ１垂直な溝側面およ、ひそれより
小さい角にの溝側向から成る第８図に示した溝を形成し
、シリコン酸化１ｊｉＬ　２２　（Ｌ−マスク［チャネ
ルストッパを形成する。実施例１では、後工程で溝底面
２よひ小δい偏度の溝１１ｉｌｌ向に厚い酸化膜が形成
毛扛るために、チャイ・ルストツパのためにイオン注入
されるホウ素量獣、例えは４ＸｌＯ’〜〃−２と比較的
低良度で十分であった。しかし、溝）＃、向および小δ
い角度の溝側向に厚い酸化膜を形成しない場合には、イ
オン注入δれるホウ累量は、例えは、８Ｘ１０”ないし
５　Ｘ　１０”ｔｙｎ−”と増大させ、分離領域に反転
層が形成されないようにする。

次に、シリコン酸化＄２２．シリコン窒化１１ｊ）４１
２゜シリコン鹸化３１１葡除去したのち、第１５図に示
すように絶縁膜として例えば厚さ１０ないし１００ｎｎ
ｌのシリコン酸化膜３２’に熱酸化により形成する。

絶縁膜とし又は、シリコン酸化膜３２に代えて、ＣＶＤ
によりシリコン窒化膜あるいは五酸化タンタル等の商誘
電体薄Ｉｎ用いることもできる。

次に、第１６図に示すように、導電体薄膜として、例え
は、リンドープ多結晶シリコン３３を堆積し、パター二
ンクしたレジスト３４ｔマスクに多結晶シリコン３３ｔ
エツチングスル。

実施例１と同しく、レジスト３４會除去して、溝側面會
含゛むシリコン基板表面にキャパシタが形成される。

（実施例３」 実施例１で説明した方法により形成されたキャパシタを
用いｆｃ　Ｉ　Ｔｒ形ｄＲＡＭのメモリセル部の平面図
表よび断面図のｌ？ｌ１１を七れでれ亀１７図の―）お
よび（ｂ）に示す。平面図（ＪＬ）に２いて、１点鎖線
で囲んだ領域が１メモリセルである。竹２４（クロス状
のハツテングが施さ扛ている）は桁す状に穿た扛てｊ’
　り　、その一部は、予め形成されたシリコン酸化換器
に接続されでいる。バースビーク２１はシリコン酸化膜
２ｏの周囲に形成ａれ、線溝の小さい角度の溝側面（傾
斜部）２５（２１ｉＩＩＩ）方に設けられている）音形
成するために用いられるＱ　ｔまは垂直な１１ｆ側面を
含むシリコン基板１の表面には絶縁膜として、例えはシ
リコン酸化膜３２か形成ざ才Ｌ１さらに、導電体薄膜と
し１例えはリンドープ多結晶シリコン３３が堆積され、
バターニングされている。ワード線として用いられるケ
ート電極７には例えはリンドープ多結晶シリコンあるい
はモリブデン等の導電体か用いられる。バターニングさ
扛た多結晶シリコン３３およびケート電極７ｔマスクに
、例えは、ヒ素を８０　ＫｅＶ　５　ｘ　１０町ｉ２の
条件でイオン注入し、ｎ＋拡散層５會形成する。１餉１
１１絶縁膜８として例えはシリコン酸化膜をＣＶＤによ
シ堆植し、ｎ＋拡散層５上にコンタクトホール１（）全
形成する。ヒツト線９として例えばアルミニウム奢形成
し、コンタクトホール１（ｌ介してｎ＋拡散１輪５に接
続する。

以上説明したように、本発明によるとメモリセル部のキ
ャパシタがシリコン基板表面に穿った溝のはは垂直な１
１１／１１１１１面に、セル間分離部が小ａい角匿の溝
側面２よひ溝底面に形成さｉするためセルの高密度化が
できる利点がめる。

また、キャパシタとして、はは垂直な溝側面を用い−し
いるため、メモリセルの平１６１的な面積縮小にもかか
わらず、キャパシタ容量の減少ｒ防ぐことができる利点
をもつ。

さらに、メモリセルのトランスファゲート用トランジス
タのナヤネルー側面は、従来方法と同様な選択酸化法に
よシ形成されたシリコン酸化膜と接しているため、従来
と同様リーク電流が少なく、メモリセルの保持特性も良
好でめる利点ケもつ等の効果金有するものである。

【図面の簡単な説明】

第１図（ａＪ＄＝よひ（ｂ）Ｉ′ｉ従来法によるメモリ
セルのそれぞれ平面図および（８７図においてＡ　−Ａ
’線に沿う断面図を示し、第２図ないし第５図は従来の
選択酸化法による工程音用いた場合のセル部の断面図を
示す。第６図ないし第１６図は本発明による工程を用い
た場合のセル部断面図、第１７図（ａ）および（ｂ）は
本発明により形成［７たメモリセルのそれぞれ平゛ｔｈ
１図および（８７図においてＡ−に線に沿うｉ９＋向図
を示す。 ｌ・・・・・ｐ形シリコン基板、２・・・・・絶林体Ｗ
Ｉ験、３・・・・・・棉′闇体薄験、４・・・・・・シ
リコン酸化膜、５・・・・・・ｎ＋拡散層、６・・・・
・ケート絶縁膜、７・・・・グー１−電極、８、・・・
・・・層間絶縁膜、９・・・・・・ビット線、１０・・
・・・・コンタクトホール、ｌｌ′・・・・・・シリコ
ン酸化ｆｆｌ、１２’・・・・・・シリコン窒化ｉｌｌ
、１３・・・・・・レジスト、１４・・・・・・チャネ
ルストッパ領域、１５・・・・・・素子間り［１１１域
、１６・・・・・・シリコン酸化１１１ｉｊ、１７・・
・・・・キャパシタ領域、１８・・・・・・シリコン酸
化膜、１９・・・・・・多結晶シリコン、加′・・・・
・・レジスト、１１・・・・・・第ｌのシリコン酸化膜
、１２・・・・・・第ｌのシリコン窒化膜、２０・・・
・・・第２のシリコン酸化ｉｌｌ、２１・・・・・・ノ
く一ズビーク、２２・・・・・・第３のシリコン酸化膜
、２３・・・・・・レジスト、２４・・・・・・溝、２
５・・・・・・傾斜面、２６・・・・・・基板の主表囲
ｒｃ対しでほは昏直なｆｉｌｌ向、２７・・・・・・第
２のシリコン窒化膜、２９・・・・・・第２のチャネル
ストッパ、３０・・・・・・第４のシリコン酸化膜、３
１・・・・・・キャパシタ形成領域、３２・・・・・弗
５のシリコン酸化膜、３３・・・・・・リンｔドープし
た多結晶シリコン、３４・・・・・・レジスト、２０１
・・・・・・チャネルストツノ（特許出願人　日本％信
電話公社 第１図 （ａ） （ｂ） 第２図 第６図 第７図 第９図 第１５図 第１７図 （ＣＩ） （ｂ）

Claims (1)

1. 【特許請求の範囲】 （ＩＪ　　シリコン基板の主表面との為す角度がはは垂
   直でめる側面と、紙面および低部に対し、て１頃斜する
   傾斜部とを南する溝を有して、前記の溝のほは垂直な側
   面にキャパシタ會形成し、前記の１代面、２よひ傾斜部
   全電気的分離部として構成するキャパシタ７含むことを
   特徴とする半導体装置。 （２〕（イＪ　シリコン基板上に第ｌのシリコン酸化膜
   音形成し、ＭＩＪ配のシリコン酸化膜上にシリコン案化
   膜葡堆積し、ついで前記のシリコン酸化膜及びシリコン
   窒化膜の一部をエツチングにより除去した後、選択酸化
   を行い、バーズビーク盆翁する第２のシリコン酸化膜及
   びチャネルストッパＪ！ｌ形成する工程と、 １ＦＪ）　　前記の第２のシリコン酸化膜及びシリコン
   窒化膜上に第３のシリコン嘔化膜を堆積し、ついで前記
   の第３のシリコン酸化膜上に被看した、レジストをマス
   クにした前記のシリコン猿化膜及び第ｌのシリコン酸化
   喚？ｒエツチンク゛Ｖ（より除去して、第２のシリコン
   酸化膜のバースビーク部全蕗出する浅い溝上形成する工
   程と、 ｅ′ｊ　　前記のレジストを除去し、前記の第２のシリ
   コン酸化膜のバーズビーク部及び前記のシリコン基板を
   エツチングして、前記のバーズビーク部の十に傾斜部上
   形成し、前記のバースビーク部以外の部分に底面に対し
   て疎ｅよ垂Ｉはな壁を一部する深い溝上形成する工程と
   、（→　Ｎｉｌ記の深い溝の内壁に第２のシリコン窒化
   ａ！４會形成゛すゐ工程と、 （」９　前記の深い溝の紙面及び１頃斜部に形成さ７し
   ７ζ第２リシリコン蓋化膜紮エツナンクにより除去する
   工程と、 （へ）前記の溝の紙面及び軸斜部に第２のテＡ・ネルス
   トッパを形成する工程と１ （ト２　シリコン基板の主向上の第３のシリコン畝化１
   ｉｋｌ除去し、かつ前記の溝の底面及び傾斜部上に第４
   のシリコン酸化膜を形成する工程と、 力　前Ｈｅの溝の紙面Ｖ（対して線は垂直な側面に残さ
   れている第２のシリコン窒化膜及びシリコン基板の主面
   上に形成され１いる第３のシリコン酸化膜、第１のシリ
   コン富化膜、第１ノシリコン敵化膜を除去し、ついで溝
   の紙面に対してｔよＩよ垂直な側面及びこ扛と接する主
   面上のキャパシタ形成領域に絶縁膜のための第５のシリ
   コン酸化膜を形成する工程と、切　導電性の多結晶シリ
   コンを前記の溝内に堆オ六し、該多結晶シリコンをエツ
   チングしてキャパシタ電極を形成する工程とｒ 含むことを特徴とする半導体装置の製造方法。