JPS62282457A - 溝型コンデンサーを有する集積回路 - Google Patents

溝型コンデンサーを有する集積回路

Info

Publication number
JPS62282457A
JPS62282457A JP62061433A JP6143387A JPS62282457A JP S62282457 A JPS62282457 A JP S62282457A JP 62061433 A JP62061433 A JP 62061433A JP 6143387 A JP6143387 A JP 6143387A JP S62282457 A JPS62282457 A JP S62282457A
Authority
JP
Japan
Prior art keywords
etching
groove
silicon
integrated circuit
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62061433A
Other languages
English (en)
Inventor
モンテ エー.ダグラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/841,391 external-priority patent/US4690729A/en
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS62282457A publication Critical patent/JPS62282457A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔本発明の技術分野〕 本発明は7fi(trench)構造部を組み込んだ集
積回路及びそのような集積回路を製造するための方法に
関する。
溝、即ちくその長さには無関係に)深さ対幅比が2.5
対1より太き(、或は3μより小さな幅及び1μより大
きな深さを有する、集積回路の基材中に食刻された溝の
製造は、VLS I加工の幾つかの分野で望ましいが、
この製造段階は幾つかの明確な困難な点を与え、本発明
はその点を取り扱うものである。
CMO5及びバイポーラ技術での現在のVLSIの動向
は、効果的にラッチアップ(lately−up)感受
性を減少させながら活性デバイスの製造のための珪素領
域の利用度を改善するために非浸食絶縁法を発展させる
ことを必要としている。即ち、Locos絶縁を用いて
モート(moat) (活性デバイス)領域を分離しよ
うとしたした場合、 フィールド酸化物が希望の厚さに
成長させられると同時に横に成長してモート領域を侵食
することになるであろう。これは池の絶縁法でも問題に
なっている。
絶縁構造部を横切って直ぐ隣同志の活性デバイスの間に
要求される分離は最小の幾何学的間隔の何ではN対Pタ
ンクの間隔は4〜6μに限定されているので、CMO3
VLSI努力にとって小型の絶縁に対する必要性が特に
重要になっている。
必要なn十対p十間隔を減少させるために、珪素溝乾式
食刻処理法がセル間に深くて狭い珪素穴を生じさせるた
めに用いられてもよい、その穴には後でc −v D 
酸「ヒ物又はポリシリコンが再充填され、嵩密度を維持
し然も、(成熱としてラッチアップを避けながらデバイ
スの絶縁を行なわせる。
溝加工が絶対的に必要になっている池の分野は、DRA
M(ダイナミックランダムアクセス型記憶装置の分野で
ある。もし平面状蓄電3(5Lor:igecapas
iLor)によって占められるセル領域を、その容量を
ソフトエラー水準より低く減少させることなく、小さく
することができるならば、ダイナミックM OS記憶装
置にとって一層大きな集積密度を達成することが出来る
であろう。これは平面状コンデンサーと同じ表面積をも
つように充分深く食刻した珪素の溝の側壁上にコンデン
サー誘電木をうな用途での溝は、絶縁に必要なものとは
違って長い溝である傾向はないことに注意されたい。
しかし珪素溝の特性はそのような用途で、満足な結果が
得られるように、非常に注意深く制御されなければなら
ない、7mの断面形状は特に重要である。たとえば珪素
が模様状マスクに対しアンダーカットされているか、或
は溝の底近くでくぼみを示しているような溝輪郭が従来
の溝食刻加工で一般に匝察されている。非常にわずかに
アンダーカットされた側壁形状でも溝絶縁及び溝状コン
デンサー加工の両方で普通に用いられている後のCVD
再充填操作中空腔形成を促進し易くなるであろう。
これらの空腔は汚染物として働くことがあるので問題に
なる。更に、後の再食刻工程で空腔が再びあき、その後
で導体を模様状につけようとすると大きなフィラメント
問題を起こすことがある。更に、ある先の工程で望まれ
ているように溝内に全く平らな表面な形成するように再
び食刻することは不可能になる。溝の底のくぼみは極め
て有害なものになることがある。それは溝型コンデンサ
ーの誘電体の一体性を悪くし、集中した熱酸化中大きな
応力に関連したSi欠陥密度を大きくすることがある。
「くぼみ(G rooving) Jは食刻工程の最初
に発生した不均一性によるものと考えられている。即ち
食刻工程の開始近くで、溝の端が真っ直ぐに飛んできた
イオン、及び溝の側壁又は硬質マスクによってわずかに
それたイオンの両方による衝突にさらされ、その結果溝
がその中心近くよりも端の方でわずかに深く食刻される
ようになるためである。
この不均一性は自動スパッタリングの複雑な効果によっ
て食刻の後の段階へ持ち込まれ、UC未来法用いて食刻
された溝はその側壁に炙接した底の部分にくぼみを非常
にもち易くなる。
従って本発明の目的は、溝の底にくぼみ或は突起或は池
の望ましくない形状物のない溝を与える珪素の溝食刻を
与えることである。
従来技術の別の間m点は、逆行アンダーカット或は湾曲
としてS及されていることがある!Iニア異な形のアン
ダー力y I・て°ある。これはアンダーカットの量が
マスクに隣接した所では殆んどOであるが、1μかその
位の距離にわたって典型的には深さと共に増大すると言
う点で普通のアンダーカットの形とは異なっている。こ
の逆行アンダーカッ1〜は溝の反対側の端の所でマスク
材料からのイオンが散乱することによるものと考えられ
ている。
従って本発明の目的は、真っ直ぐな(湾曲していない)
側壁をもち、くぼみ或は他の盟ましくない形状物が溝の
底にない溝を与える珪素の溝食刻を与えることである。
従来法では溝の形状を制御する自然的な方法は、例えば
圧力を増加することにより、食刻条件をわずかに異方性
の少ないものにするということであろう。しかしこの方
法は幾つかの理由から利用できないものである。第一に
一層等友釣な食刻は溝の最終的幅の調節をしにくくする
ことである。第二に、もし溝の側壁が何処かで垂直に近
くなるとく溝を使用する最初の動機になっている利点を
維持するのに必要なように)、単に一層等方的な食乍1
をmいzlだけて・を土 m吠?!、てi苗の頂廃]斤
ごめアンダーカントを生ずる傾向があり、そのため再充
填中空腔を生ずることである。もし異方性をそれら空腔
が生じないくらい充分に減少させると、その「溝」構造
は非常に幅のひろいものになり、溝を用いる大きな目的
である狭い間隔が失われることになる。
本発明は従来技術によるこれら及び他の間開を、くぼみ
を除き、急な角度で明らかに傾斜した調節可能で且つ再
現性のある傾斜した溝側壁を有する溝を与える遷沢的側
壁付着の利点を有する珪素の溝食刻法を与えることによ
り解決するものである。
このようにして本発明により与えられる溝は、線の幅の
制inを犠牲にすることなく、続く再充填工程を成功さ
せるようにその工程へ続けることができるものである。
本発明で用いられる方法は、珪素の11ζ食刻工程中ゆ
っくりした連続的で且つ均一なやり方で行なわれる酸(
ヒ物側壁叶着を示す。〔これは食刻工程中マスクの一部
が先にスパッターされ、その先行スパック−されたマス
ク材料の一部が(恐らく珪素食刻生成物と一緒になって
)食刻が進行するに従って、清の側壁上に非化学両輪的
な酸化物の薄い付着物を生ずるために達成されるものと
考えられている。〕このようにして、珪珪素側の一層深
い部分は、模様状の端の所から側壁酸化物によって囲ま
れ、付着物が蓄積するに従って傾斜した珪素の側壁を生
ずる。更にその側壁付着物は溝の底のくぼみの形成を防
ぐ、これは恐らく付着物によって溝の底の端が遮蔽され
ること及び(又は)酸化物対珪素のイオン偏向係数の差
によるものであろう。
従来法では、マスクS i O2に対しはるかに大きな
「通訳性」を得るために珪素溝を食刻する間、ゆっくり
酸化珪素を付着させる実験が化学の方で行なわれている
。HorwiLz、Reactive 5pupper
 ELcbingof 5ilicon with V
ery LOLII Mask−material E
tchRates、281EEE TransacLi
ons On Electron Devices 1
320(これは参考のためここに記載する)参照。
しかしこの従来技術による試みは調節できない付着物に
導いている。何故なら付着される酸化物がガスの流れか
ら発生しており、その付着位置がガスの流れによって決
定され、本発明のの場なの如く、食刻工程に関し便利に
且つ信頼性良く位置づけられることがないからである。
報告された従来技術によると、側壁酸化物の付着は側壁
の形状に関し悪い結果を与え、ある程度の効果的なマス
クのアンダーカットを促進する。
本発明によって教示される新規な加工の特別な利点は、
それらが底のくぼみ或は頂部のアンダーカットのない真
っ直ぐで傾斜した側壁を有する溝を生じ、その場合その
側壁の傾斜は急で且つ調節できると言うことである。溝
側壁の傾斜を変えるために調節される処理因子は、珪素
食刻工程のDCバイアス電圧及び酸1ヒ物食刻を行なわ
亡易くするI3 Cl,の如き少量の物質の導入である
。即ち、13 CLを3〜5 secm珪素食刻混合物
に導入づ−ると、側壁酸[ヒ物の付着が完全に除かれ、
l3Cl、の導入量を少なくすると側壁酸化物の付着が
減少し、そのため食刻される溝の側壁角度が急になる。
このように本発明は80〜890の間の予め定められた
角度で調節された側壁傾斜をもち、平らな溝の底ともつ
溝を再現性よく製造することができる方法を与える。更
にこれらの溝は以前不可能であった深□ さ、例えば8
μ以上の深さまで容易に作ることがてきる。
これまでそのようなF!想的な溝を作る方法はなかった
ので、この構造自体は新規である。正確に調節された鋭
い側壁傾斜を得ることができることは極めて有利である
。何故ならそれは再充填問題を解決することができるこ
とを意味し、もし望むなら、注入(implant)工
程で、溝の側壁に達することができるからである。これ
は特に溝絶縁用途では望ましいであろう、その場合その
ような注入は溝側壁の面の所のパラステイク(para
sLic)・トランジスターのターンオン(Lurn−
on)による漏洩通路を除くのに用いることができる。
それは、そのような注入が’I(i−C”注入として役
立つが或は他の目的に役立つ溝型コンデンサーでも有用
であろう。(この場合硬質マスクは酸1ヒ物/窒化物/
酸化物又はポリ/酸化物の如き複合材料から作らh−て
いて家1士< 手のL吋思屏め罪何マプクめM’を瓜か
は喉部を狭くする酸化物が除かれた段、注入のための溝
マスク模様を保つために残されることになるであろう、
) 特に本発明は非常に深い溝を用いた溝型コンデンサーを
作ることを可能にしている。溝型コンデンサーの最も重
要な問題は、一般に最小の幾同学的大きさのコンデンサ
ーのキャパシタンスを充分高くすることである。本発明
はこの問題の二つの要因を解決するのに没立つ。第一に
溝が;ズくなればなる程、そのキャパシタンスは大きく
なる(側壁上の与えられた特定のキャパシタンスに対し
て)。
第二に本発明は、活性デバイスが形成されているわずか
にドープされたエビクキシャル層を真っ直ぐ通って、多
量にドープされた基材中へ達することができる位)ズい
溝型コンデンサーを製造することを可能にしている。基
材が非常に多重にドープされている場合、溝の底が隆起
しないようにすることは特に重要な条件である。幾何学
的原因で引き起こされる電場の増大は、ドープ呈がはる
かに少ない領域中よりちそこで一層降伏(breake
down)を起こし易い、それには二つの理由があり、
一つは空乏層幅が一層狭いので、その空乏層を横切る電
場が一層高くなることである。第二は、そこに多量のド
ープ物質が存在することは、成長する酸化物の量がドー
プ量のはるかに少ない珪素上に成長したその量と等しい
とは言えないことを意味することである。第三に、隆起
部の周りに応力が存在することは、成長した酸化物が他
の所よりもこの限定された領域中で一層薄い厚さをもつ
ことになることを意味する0例えば本発明の一つの具体
例では8μの深さの溝を用いてDRAMセルを与え、一
層深い溝も容易に作ることができる。 従って本発明は
少なくとも次の利点を、この用途で言及された他の利点
の他に与えるものである。
i)非常に深い清を幾何学性に対し優れた調節を与えな
がら再現性良く食刻することができる。
ii)本発明は真っ直ぐ(湾曲していない)側壁をもち
、溝の底にくぼみ或は他の望ましくない形状をもたない
溝を珪素、こ与える。
iii )本発明によって与えられる溝は線の幅に対す
る制御を犠牲にすることなく、後の成功した最終再充填
工程へ送ることができる。
iv )本発明は急な角度で明らかに傾斜した制御可能
で再現性のある傾斜した溝側壁を有する溝を与える。
V)本発明は(そのある具体例として)、6μ以上の深
さをもち、従って比較的大きなキャパシタンスを溝セル
中に得ることができる、溝中のコンデンサーを有するD
RAMセルを与える。
vi)本発明は(そのある具体例として)、多量にドー
プされた基材(活性デバイスが形成されているエピタキ
シャル層の下)へ延びている溝中のコンデンサーで、従
って大きなキャパシタンスを溝セル中に得ることができ
るコンデンサーを有するDRAMセルを与える。
vii)本発明は(そのある具体例として)6μ以上の
深さの溝中の蓄電器で、比較的大きなキャパシタンスを
溝セル中に得ることができると同時に、良好なパストラ
ンジスタ−性能及び良好な溝層充填特性を維持すること
ができる溝中の蓄電器の上に横たわる垂直のiランシス
ターを有するI)RAMセルを与える。
本発明によれば、珪素基材上に模様状硬質マスクを配置
し、その硬質マスクの材料が食刻中溝の側1壁上へ先に
スパッターされて付着を生ずるようを溝食刻条件でシリ
コン基材の露出された部分をプ□ラズマ食刻する諸工程
からなるシリコンに溝を食刻する方法が与えられる。
本発明によれば、珪素に溝を食刻する方法において、二
酸化珪素からなり、予め定められた溝の&置の所だけ珪
素基材を露出するように定められた模様状硬質マスクを
上に有する珪素基材を゛用意し、珪素の酸化物が食刻中
連続的に前記溝の側壁上に付着されるような条件で前記
珪素基材の予め定メヘれた清め位置に溝を食刻し、しか
も前記溝の側壁上の前記酸化物中の酸素原子の実質的に
全・L  、 −−1−== −+i+−−L  1.
 2m 、j+  j  、x−J  ヘア、 。
諸工程からなる珪素に溝を食刻する方法が与えられる。
本発明によれば、溝型コンデンサーを有する集積回路に
おいて、ダイナミックランダムアクセス型記憶装置が記
憶セルの配列からなり、前記配列中のセルがそれぞれ蓄
電器と直列になったパストランジスタ−を有し、前記蓄
電器の少なくとも一つの板が溝の面の珪素中に形成され
ており、前記溝が80〜890の範囲の正の側壁角で、
くぼみ或はアンダーカットのない真っ直ぐな側壁を有す
る、集積回路が与えられる。
本発明によれば、溝絶縁部を有するt!A積回路におい
て、トランジスターを含む複数の活性デバイス領域を中
に含む珪素基材、予め定められた絶縁模様で前記活性デ
バイス領域を分離している複数の溝、からなり、しかも
、前記溝の各々が80〜89゜の範囲の正の側壁角でく
ぼみ或はアンダーカットをもたない真っ直ぐな側壁を有
する、集積回路が与えられる。
〔好ましい具体例についての記述〕
次に現在好ましい具体例を詳細に論する事にする。しか
し、本発明は広く適用できる発明的概念を与え、それら
は極めて多種類の特定の内容で具体化することができ、
論じられる特定の具体例は本発明を構成し且つ利用する
ための特定のやりかたを単に例示するためのものであり
、本発明の範囲を限定するためのものではないことを認
識すべきである。
第1図は本発明による方法の試験的具体例を実施する場
合の第1工程を示す、二酸化珪素の模様状硬質マスク(
12)が珪素基材(10)上に適当な場所に配置されて
おり、予め定められた溝の位置(16)の所の基材(1
0)を露出するように開口が定められている。
種々の段階で酸化物付着を最適にするために、食刻条件
で多段階の進行が好ましい0本発明のこの特徴は先行腐
食と再付着の動的方法を可能にし、依然として再現性を
維持しながら、希望の非常に真っ直ぐな溝側壁を与える
具体例Bとして下に記載するそれ程好ましくはない条件
で、溝側壁はその溝の口に最も近い1μか2μの間では
かなり垂直になる(アンダーカットはないが)、この効
果の理由は酸化物マスクが溝の食刻中小面(facet
)食刻され、その結果食刻め初めの所で酸化物マスクが
かなり小面食刻される前に、スパッター及び再付着に利
用できる材料が少なくなるということにある。従って本
発明の従来のやり方に対する改良は、食刻の最初のユニ
ミクロン中のスパッターされた材料の蓄積を増大するよ
うに設計された変化を含んでいる。
同様4こそれ程好ましくはない具体例の幾つかについて
の問題は、溝の底に隆起が時々生ずることがあるという
ことである。これは、溝の食刻された側壁に斜めに当た
ったイオンによるものであることが判明しており、ここ
でもこの問題は側壁付着を多くして、原因と−なってい
る入射イオンの斜めの反射を減少することにより、軽減
することができる。 現在好ましい具体例は8対1の深
さ対幅比をもつ8μの溝(8μのボストホール)を堀る
ために8130反応器(市販されているバッチ型RIE
反応器)を用いている。現在好ましい食刻・条件は次の
工程を含む幾つかの段階で珪素を食刻する方法を用いて
いる: 1)fjM始(或は清浄化)のため及び珪素の最初のユ
ニ千人を除去するための食刻ガスとしてB Cl 3+
 A r用いる。流速: B Cl350secm+;
A r  50scc+*;圧力 20g+ トール、
−200ボルトバイアス。
2)次の2μのための食刻剤としてSIC+4+N、+
HClを用いる。認められるように、四塩化珪素を使用
するとこの領域中の再付着された酸化物材料の蓄積を増
大する傾向がある。流速:S iCl410105e:
N !  50sccmHHCl  40sccm; 
 圧力 15m )−ル、−400ボルトバイアス。
3)次の2μを食刻するため純粋なHClを用いる。流
速:HCl  40scc+*:  圧力 15m) 
−、ル;−400ボルトバイアス。
4)最後の4μのためにHCl+5iCln+Ntを用
いる一vL二品徨の4u中の電力はhずかに上昇させる
のが好ましく(現在好ましい具体例では、バイアス電圧
は400ボルトから450ボルトへ上昇されている)、
それは酸化物に対する選択性を低下し、食刻速度を増大
する。流速:HCl  40sccm;S iCl,1
0105e;N 2 50secm;  圧力 15m
 )−ル。
側壁上への酸化物の付着を促進する材料(S iCl,
の如きもの)の幾らかを用いた場合に起こり得る問題は
粒子の気相発生である。しかし本発明はこれを単に圧力
をかなり低く保ち、気相中で衝突する核発生した粒子が
凝集する確率を極めて低くすることにより重要な問題と
して解決している。
具体例の他の種類のものとして、異なった種類の化学が
単一層RIE反応器中で展開されている。
基本の珪素食刻材料としてHBrを用い、それは酸化物
に対する選択性が10対1から15対1で、1分車たり
約1172μの食刻速度を与える。側壁蓄積を増大する
ために、窒素とアルゴンを供給ガスへ添加するのが好ま
しい、窒素が側壁蓄積物を増大するのを助ける機構は良
く理解されていない一0側壁蓄積は恐らくオキシ窒化物
で、単なる酸化物ではないであろう、別法として側壁蓄
積を増大するために一酸化炭素を導入してもよい(或は
二酸化炭素を供給ガスへ導入してもよく、それは排出物
中−酸化炭素を形成するであろう)、−酸化炭素は窒素
と同じ数の電子を有するが、一層多くの活性電子を有す
るので、−酸化炭素は窒素よりも活性で、側壁付着を一
層増大するであろう。
勿論、これらの食刻条件は広く変えることができる。一
般に、極めて多種類の従来の条件を、それらが硬質マス
クの先行スパッタリング〔及び(又は)反応性再付着〕
を与える限り、用いることができる。しかし食刻組成物
にある特別な利点が与えられている。例えば塩素の一次
源としてCl□よりもHClを用いることは、マスク先
行スパッタリングが促進されることを意味する。何故な
らCl□+イオンよりもCl+イオンによって衝突が優
先的に行なわれ、Cl+イオンがマスク材料の平均原子
数に一層よく合致し、それが一層高いスパッター効率く
又はスパッター効率+イオン反射に対する少なくとも一
層高い合計値)を与える傾向があるからである。実際上
たる食刻供給ガス成分としてCl2よりもHClを用い
ることが実質的に本発明の方法の成功に寄与することが
判明している。(一般に、本発明を修正する際には食刻
剤イオン物質は、側壁付着物の量、従って得られる溝の
形状を制御するように調節することができる変数の一つ
である)、MClの利点の幾つかは、それが、側壁蓄積
で役割を果たすことが原子状水素源にもなり易いことに
よるかも知れない。
塩素は食刻速度をかなり加速するが、わずかな割合のC
l□でも溝の底の隆起を悪化させることが判明している
。従って現在好ましい食刻剤ガス流は塩素を全く含まな
いHCl  40sccmである。
溝の最後の部分を食刻するために一層高い圧力を使用す
ると先のとがった溝の底を生ずる傾向がある。低い圧力
を用いると食刻速度が低下することになる。低いバイア
ス電圧を用いると、側壁酸化物付着及び食刻速度が1下
し、(もし、はるかに低いバイアス電圧であると)等友
釣食刻特性をもたらし始めるであろう、高いバイアス電
圧を用いると側壁酸化物付着及び食刻速度が増大するが
、酸化物マスクの腐食も増大するであろう、それが過度
であると線幅の制御が失われることになる。
認められるようにBCl、の如き無機塩化物を少量導入
すると酸化物の食刻が促進され、従って側壁酸化物付着
が遅延し、従って六理念な溝側壁を生ずるであろう。
先行スパッタリングの程度、従って溝側壁角に影響を与
える他の因子は硬質マスク側糖の初期側壁傾斜である。
即ち、第1図で酸化物硬質マスク(12>の側壁(14
)は完全に90’にはなっていないのが好ましく、SO
〜890の角度が好ましい、−理念な硬質÷スフ側壁は
一般に一層多くの硬質マスク先行スパッタリングをもた
らすが、過度の硬質マスク側壁傾斜はマスクの小面食刻
及び線幅に対する制御の□損失をもたらし、溝の上端の
所の珪素を損傷する可能性があるであろう、現在好まし
い具体例として、光安定化したホトレジスト(深いU■
投光露出と追加の後加熱を用いる)を、約82゜の初期
レジスト側壁角を設定するのに用いる。わずかに一層大
きなホトレジスト側壁角が好ましいかも知れないが、9
0°のレジスト側壁は希望するよりも明らかに急である
。レジスト側壁の形状は、硬質マスクの模様に沿った酸
化物食刻中成化物硬質マスク側壁角度へ移されるであろ
う。
酸化物の初期側壁角度は重要である。何故なら本発明の
方法は高度に動的な方法だからである。−先行スパッタ
リングは全珪素食刻中連続的に進行し、初期マスク角度
は直接的又は間接的にかなりの距離にわたって食刻結果
に影響を与えることがある。現在好ましい具体例として
、初期マスク角度は主としてホトレジスト側壁角度から
の移行によって主として限定されるが、別法として最初
の食刻工程の食刻条件は硬質マスクの幾らかの付加的初
期小面食刻を与えるように変えることができる0例えば
現在好ましい具体例では、上述したように、清浄化及び
開始のために主として初期BCl3食刻を用いるが、食
刻のこの第一工程のために用いられる条件は、別法とし
て幾らかの初期率・面食側を与えるように変えることが
できる(一層高いバイアス電圧、異なった供給ガス物質
等)。
くしかし、この場合も硬質マスクの初期側壁傾斜は急で
なければならず、さもないとマスクの腐食がマスクを後
退させ、頂部が広くなった溝を与えることになることに
注意されたい)。
第7図はスパッタリング効率(yield) S (θ
)とイオン反射係数R(θ)を、表面に対するイオン入
射角θの間数として表した試料曲線を示している。
本発明に対しこの曲線の意味する所は、マスク側壁角θ
Sはθ陶(イオン反射が無視できるようになる入射角)
とθC(スパッタリング効率が無視できるようになる入
射角)との間の範囲内にあるべきであるということであ
る。好ましくはマスク角度はθ・鋼又はθCに余りにも
近すぎてはいけないが、この範囲の中間部分の何処かに
あるべきである。
この中間範囲を増大するために、次の因子を調節するの
がよい、先行スパッタリングの程度は、イオンエネルギ
ーを増大すること(プラズマ層の電位を増加することに
よる); マスク材料の原子番号を小さくすること;主たる衝突イ
オンの原子番号を小さくすること;或は ターゲット材料の密度を小さくすること;によりて増加
されるであろう、一般にイオン反射(隆起をもたらす)
は次の式で定義される最小角度6輪の所に設定されるで
あろう: 式中、aoは水素ボーア半径、 2、はイオン原子番号、 z2はターゲット物質の原子番号、 1はターゲットの密度、 ERはリュードベリエネルギー、 Elはイオンエネルギーである。
用いられる珪素食刻条件は好ましくは極めて異方的(上
で述べた条件のように)であるので、溝側壁傾斜の制御
は側壁付着特性に全く依存している。
現在好ましい具体例では86±1°で傾斜した真つ直ぐ
な溝側壁を与える。あるデバイスの用途のためには、そ
の代わり87又は88°の側壁角を用いるのが好ましい
かも知れないが、これはB Cl sの如き酸化物食刻
剤の非常に小さな流れを供給ガス混合物中へ導入し、側
壁上への材料の先行付着を減少させることにより、或は
全圧力を低下させる(それは側壁付着物の気相核生成を
減少させる)ことにより達成することができる(上で述
べたように)。
本発明は本来それ程異方的ではない珪素食刻条件でも用
いることができるが、これは好ましくない。
それ程好ましくはない具体例Bの溝食刻条件について次
に述べる。上で述べた食刻条件は好ましいことが判明し
ているが、この具体例Bも本発明の重要な概念を具体化
したものであり、重要な利点を与えるものである。この
試料具体例では、珪素溝食刻は6極管型RIEバッチ反
応器で次の条件の下で行なわれる。
1)工程1 (@) HCl40secm (b) P Cl 、  10sec105e圧力 1
5ミリトール (d)バイアス−300ボルト (e)温度 60℃ (f)時間 5分 1)工程2 (a) HCl  josecm (b) C4t  55cct* (c)圧力 15ミリトール (d)バイアス−400ボルト (e)温度 60℃ (f)時間 必要な食刻深さによる;例えば3μの溝を
食刻するには約40分。
食刻の第一工程は珪素が典型的に空気にわずかに露出さ
れた時でさえ形成する自然的酸化物を切り抜くのに役立
つ、ガス流速は5can即ち標準立方センチメートル7
分の単位で特定化されている。用いられる食刻条件は約
400+mW(ミリワ・y))/am”の面積電力密度
に相当し、約7W/1の体積プラズマ電力密度に相当す
る。
溝を希望の深さまで食刻した後、食刻された溝の側壁か
ら酸化物を除去するため清浄化工程を用いるのが好まし
い(用いられた特定のデバイス製造工程による)0例え
ばこれはHF中での短い湿式食刻又は短い高圧プラズマ
 フルオロ(fluoro)食刻にすることもできる。
硬質マスクの先行食刻(即ち反応性再付着)を用いて溝
食刻を行なうという一般的考えは、それ自体新規なもの
であり極めて広い範囲の修正や変更を行って具体化する
ことができることに注意されたい0例えば窒化珪素の如
き他の硬質マスク或はホトレジストさえも用いることが
できるが、酸化物硬質マスクがマスク腐食の良好な制御
と共に一層よく制御できる先行スパッタリングを与える
のに非常に好ましい、記載したHBr具体例の場合に認
められるように、既に形成され試験された具体例の幾つ
かは、付着された側壁材料中にかなりの分率の窒素を含
んでいると考えられている。ホトレジストマスクはマス
ク材料の初期側壁角に対して一層感受性が高いことが判
明している。
第2図は食刻され、次にメヴビット ダイナミックRA
Mのための溝型コンデンサーを生じさせるために処理さ
れた深さ3μの試料を示している。第3図は食刻した直
後に観察された珪素溝上の側壁付着の試料(第3a図)
、及びそれを除いた後の試料(第3b図)を示しており
、30秒104は修正した溝食刻法を用いた珪素食刻中
の側壁付着を除去する効果を劇的に例示している。側壁
酸化物のない厳密な溝切り及び穏やかなアンダーカット
が観察される。
第5図は、本発明に従い、溝が正に鋭く傾斜した側壁及
び平らな底を有する溝型コンデンサーを用いたDRAM
セル試料を示す、耐火性金属ゲー) <106)によっ
て示定されたパストランジスタ−(104)はビットラ
イン(118)をn+拡散域(112)へ結合し、それ
によって溝型コンデンサーの一つの板を形成し、他方は
ポリシリコン層(108)になっている、711型コン
デンサーは真っ直ぐな正に傾斜した側壁を有する溝(1
20)中に形成されている。薄い酸化物(122)は溝
型コンデンサーのための誘電体を与え、酸化物(110
)はその溝を再び満たしている。模様状酸化物(116
)は絶縁を与える。溝は8μの深さまで食刻され、その
ほぼ頂部2μはパストランジスタ−のために要求される
。用いられるウェファ−はρ−オンーp十二ビタキシャ
ルで、コンデンサーの底4μはキャパシタンスの殆んど
を与える。
即ち本発明により与えられる極めて深い溝の利点は、溝
の底のドーピングが溝の頂部のドーピングとは非常に異
なるようにすることができるということである。これを
行なう一つの方法は基材中へ活性デバイス層を単に切り
抜くことである0例えば現在好ましい具体例では、基材
のドーピングはだいたいIE19p型で、エピタキシャ
ル層は約4μ厚である。(上方拡散は深さ4μから約深
さ2μまで次第に減少するドーピングを与えるであろう
)、活性デバイスチャネル域は1.5μの深さの所にほ
ぼIE16のp型ドーピングを有し、1μの深さで約I
E20までドープされた埋込み口+層によって覆われて
おり(この例では)、それはDRΔM鄭万IIめ)−”
、、、に千ノソか嵌濤ナス 1壱1F遺め底が一層高度
にドーピングされる利点は他の方法によっても達成する
ことができる。例えばインプランテーション、或は固体
源からの拡散或は気相ドープ剤源物質からの拡散による
本発明は高品質の溝型コンデンサーを与え、それらの用
途は勿論DRAMに限定されるものではなく、電荷送出
入のための接地したコンデンサーのDC使用を本質的に
可能にするDRAMのような回路にも限定されるもので
はない0本発明によって与えられる単位表面積出たりの
大きなキャパシタンスは、多くのスイッチ付きコンデン
サー フィルター トポロジーでも非常に有用である。
多くの他のDC及びRFフィルター トポロジーはコン
デンサーを接地して使用し、本発明による溝型コンデン
サーを含ませることによっても利点が得られる。フィル
ター用途として、単一の溝によって典型的に与えられる
コンデンサーのfFの数十から数百は通常余りにも小さ
な値であり、従って好ましくは多くの溝型コンデンサー
は充分小さなkT/Cノイズ特性を有するコンデンサー
を形成するように並列に接続されるであろう、更に、本
発明により接地される溝型コンデンサーはRF集積回路
でRF接地を与えるのに非常に有用でもある。
現在最も好ましい具体例では、本発明を3〜12μの深
さの溝を食刻するのに用いるが、別法として本発明はも
っと深い溝を食刻するのに用いることができる。記載し
た具体例は大体最小の幾何学的形態をもつ、何故なら最
小の幾何学的形態のコンデンサーから利用できるキャパ
シタンスはDRAMセルにとって充分だからである。し
かし本発明は同じ深さ対輻比で一層深い溝を食刻するの
に用いることもできる0例えば頂部が6μ四方である一
層は本発明を用いて40μ以上の深さに食刻するこ、1
.傘ができる。極めて深い講を食刻する際、勿論溝を一
点まで傾斜させないことが望ましいので、深さは典型的
には溝の底が依然として平らであるように選択されるで
あろう、同様に本発明を用いて一層浅い清を食刻するこ
ともできる。これは1μより小さな幾何学的形態が、模
様づけのために一層広く用いられているので一層好まし
くなるであろう。
現在好ましい具体例としてのコンデンサーはDRAM回
路で用いられているように、接地されるコンデンサーで
あるのが好ましいことも認められるべきである。しかし
これは固有の限定ではない。
例えば、SOI構造構造深い接合絶縁を有するエピタキ
シャル構造では、絶縁溝は溝型コンデンサーを取り巻く
ように配置することができるので、コンデンサーの溝の
下方部分の水準でのドープ量が非常に多い利点を依然と
して持ちながら、コンデンサーの底板の電位を利用する
こともできる。
本発明による溝は垂直論理構造にとっても非常に有利に
なることもある。記載したDRAMセルは垂直、な電流
の流れをもつ溝中の一つのトランジスターを有するが、
論理用途としては溝中に−っより多くの活性デバイスを
置くことが有利であろう、この場合も、本発明によって
与えられる側壁形状についての優れた制御は極めて有用
であろう。
特に、埋まった平面状表面を与えるための長い再食刻に
依存する製造の流れでは、本発明によって与えられる空
腔をもたない特性は決定的なものであろう。
一般に本発明による溝は絶縁に対しても極めて有利であ
る。第6図は溝絶縁を用いた0MO3の例を示し、この
場合NMO3)ランシスター(204)中のn十拡散域
(202)と、PMO9)ランシスター(208)中の
p十拡散域(206)との間で許容される間隔は、正に
傾斜した急な側壁及び平らな底を有する酸化物充填溝(
210)を絶縁のために使用することによって小さくさ
れる。
、従って本発明は、就中、次のものを含め、従来法に優
る幾つかの決定的な利点を与える。アンダーカットのな
い正に傾斜した珪素溝側壁が与えられ、それは後の再充
填工程を容易にする。正の側壁傾斜は模様の形状につい
ての制御を犠牲にすること・なく達成される。?1!の
底に普通に観察されるくぼみ問題が一解消され、その代
わり良好な平らな導の底が与えられる。
当童去酬シリプ看η訊ムhストA i−女島日日l十す
く修正及び変更することができるが、それによって本発
明の範囲は限定されるものではない。
【図面の簡単な説明】
第1図は本発明による方法の試料具を実施する際の第一
工程を示す。 第2図はメガビット ダイナミックRAMのための溝型
コンデンサーを形成するように、食刻され、続いて処理
された3μ深さの溝の試料を示す。 第3a図及び第3b図は食刻直後(第3a図)及び側壁
付着を30秒10%HFに浸漬することにより除去した
後(第3b図)観察された珪素溝上の側壁付着の例を示
す。 第4図は修正された溝食刻法を用いた珪素食刻中、側壁
付着が除かれる劇的な効果を例示する図である。 第5図は本発明に従い溝が正に急に傾斜した側壁及び平
らな底を有する場合の、溝型コンデンサーを用いた試料
DRAMセルを示す。 第6図はn+からp+の間隔が正に急に傾斜した側壁及
び平らな底を有する酸化物充填溝を用いることによって
小さくされている場合の、溝絶縁を用いたCMO3構造
の例を示す。 第7図はスパッター効率S(θ)とイオン反射係数R(
θ)とを表面に対するイオン入射角θの関数として表し
た曲線の例を示す。 12−硬質マスク、 14−マスク側壁、104−パス
トランジスタ−1110,122−酸化物、120−一
溝、 204−N M OS )ランシスター、208
−P M OS )ランシスター、21〇−酸化物充填
溝、  302−基材珪素、304−溝側壁、306−
3 i O2マスク、308−付着物、310−溝底、

Claims (1)

  1. 【特許請求の範囲】 (1)珪素に溝を食刻する方法において、 (a)珪素基材上に模様状のマスクを配置し、 (b)前記珪素基材の露出した部分を、前記マスクの材
    料が食刻中前記溝の側壁上に先にスパッターされて付着
    物を生ずるような食刻条件でプラズマ食刻する 諸工程からなる珪素に溝を食刻する方法。 (2)珪素に溝を食刻する方法において、 (a)珪素酸化物からなり、予め定められた溝の位置の
    所だけ珪素基材を露出するよう に定められた模様状硬質マスクを上に有する珪素基材を
    用意し、 (b)珪素食刻剤イオンのプラズマ源によって、珪素の
    酸化物が食刻中連続的に前記溝の側壁上に付着されるよ
    うな条件で前記珪素基材の予め定められた溝の位置に溝
    を食刻し、しかも前記溝の側壁上の前記酸化物中の酸素
    原子の実質的に全てが前記硬質マスクから誘導されたも
    のである、 諸工程からなる珪素に溝を食刻する方法。 (3)マスクが本質的に珪素酸化物からなり、溝食刻が
    一種以上の塩素含有物質を含む食刻ガス中で形成された
    グロー放電中で食刻することからなり、しかも前記塩素
    含有物質が主に塩化水素からなる前記第1項に記載の方
    法。 (4)マスクが本質的に珪素酸化物からなり、溝食刻が
    Cl_2+イオンより多い量のCl+イオンの源を与え
    る食刻ガス中でプラズマ食刻することからなる前記第1
    項に記載の方法。 (5)溝食刻が1〜100ミリトールの範囲の全圧力で
    行なわれる前記第1項に記載の方法。 (6)マスク中の開口が溝食刻前に80〜89°の範囲
    の側壁角を有する前記第1項に記載の方法。(7)溝食
    刻が250〜550ボルトの範囲のバイアス電圧で行な
    われる前記第1項に記載の方法。(8)マスクが本質的
    に珪素酸化物からなり、溝食刻が塩素含有物質を含む食
    刻ガス中でプラズマで食刻することからなり、しかも前
    記塩素含有物質が主に塩化水素からなる前記第2項に記
    載の方法。 (9)マスクが本質的に珪素酸化物からなり、溝食刻が
    Cl_2+イオンより多い量のCl+イオンの源を与え
    る食刻ガス中でプラズマ食刻することからなる前記第2
    項に記載の方法。 (10)1〜100ミリトールの範囲の全圧力で行なわ
    れる前記第2項に記載の方法。 (11)マスク中の開口が溝食刻前に80〜89°の範
    囲の側壁角を有する前記第2項に記載の方法。(12)
    溝食刻が250〜550ボルトの範囲のバイヤス電圧で
    行なわれる前記第2項に記載の方法。(13)溝食刻プ
    ラズマが側壁酸化物の付着速度を調節するように予め選
    択されたわずかな割合の酸化物食刻物質を含有する前記
    第2項に記載の方法。(14)プラズマ食刻が5〜10
    ワット/lの範囲の体積電力密度で行なわれる前記第2
    項に記載の方法。 (15)溝食刻が塩化水素を含有する食刻ガス中でプラ
    ズマ食刻することからなる前記第2項に記載の方法。 (16)溝食刻が塩化水素を含有する食刻ガス中でプラ
    ズマ食刻することからなる前記第1項に記載の方法。 (17)珪素に溝を食刻する方法において、(a)珪素
    基材上に模様状のマスクを配置し、(b)前記珪素基材
    の露出した部分を、前記マスクの材料が食刻中先にスパ
    ッターされて前記溝の側壁上に付着物を生ずるような食
    刻条件でグロー放電の近くで食刻し、 しかも前記条件が、食刻中前記溝の側壁上の付着が前記
    溝の深さの最初の20%の間、および前記溝の深さの最
    後の20%の間でも促進されるように調節されている、 諸工程からなる珪素に溝を食刻する方法。 (18)珪素に溝を食刻する方法において、 (a)珪素酸化物からなり、予め定められた溝の位置の
    所だけ珪素基材を露出するように定められた模様状硬質
    マスクを上に有する珪素基材を与え、 (b)i.珪素食刻剤イオンのプラズマ源により、 ii.前記珪素基材の予め定められた溝の位置の所で、 iii.珪素酸化物を実質的な割合で含む材料を食刻中
    前記溝の側壁上に連続的に付着させるような条件で、 iv.前記条件を前記溝の側壁上の付着物が前記溝の深
    さの最初の20%の間及び前記溝の深さの最後の20%
    の間で促進されるように食刻中調節されており、 v.前記溝の側壁上に付着した前記材料中の酸素原子の
    実質的に全てが前記硬質マスクから誘導されるようにし
    て、 溝食刻する 諸工程からなる珪素に溝を食刻する方法。 (19)食刻が酸化物に対し、高度に選択的ではない食
    刻剤組成物を用いて食刻を開始する前記第18項に記載
    の方法。 (20)食刻が酸化物に対し、高度に選択的ではない食
    刻剤組成物を用いて食刻を開始する前記第17項に記載
    の方法。 (21)珪素含有ラジカルの源を導入し、少なくとも溝
    の深さの最初の20%及び溝の深さの最後の20%の問
    の側壁付着を増大させる前記第18項に記載の方法。 (22)珪素含有ラジカルの源がハロゲン化シラン化合
    物から本質的になる前記第21項に記載の方法。 (23)ハロゲン化シラン化合物がクロロシランからな
    る前記第22項に記載の方法。 (24)ハロゲン化シラン化合物がSiCl_4から本
    質的になる前記第23項に記載の方法。 (25)珪素含有ラジカルの源を導入し、少なくとも溝
    の深さの最初の20%及び溝の深さの最後の20%の間
    の側壁付着を増大させる前記第17項に記載の方法。 (26)珪素含有ラジカルの源がハロゲン化シラン化合
    物から本質的になる前記第25項に記載の方法。 (27)ハロゲン化シラン化合物がクロロシランからな
    る前記第26項に記載の方法。 (28)ハロゲン化シラン化合物がSiCl_4から本
    質的になる前記第27項に記載の方法。 (29)溝型コンデンサーを有する集積回路において、 ダイナミックランダムアクセス型記憶装置が記憶セルの
    配列からなり、前記配列中のセルがそれぞれ蓄電器と直
    列になったパストランジスターからなり、前記蓄電器の
    少なくとも一つの板が溝の面の珪素中に形成されており
    、 前記溝が80〜89°の範囲の正の側壁角で、湾曲或は
    アンダーカットのない真っ直ぐな側壁を有する、 集積回路。 (30)溝型コンデンサーを有する集積回路において、 ダイナミックランダムアクセス型記憶装置が記憶セルの
    配列からなり、前記配列中のセルがそれぞれ蓄電器と直
    列になったパストランジスターからなり、前記蓄電器の
    少なくとも一つの板が溝の面の珪素中に形成されており
    、 前記溝が80〜89°の範囲の正の側壁角で、湾曲或は
    アンダーカットのない真っ直ぐな側壁を有し、前記溝の
    底が隆起部を全く含まない、 集積回路。 (31)溝型コンデンサーを有する集積回路において、 ダイナミックランダムアクセス型記憶装置が記憶セルの
    配列からなり、前記配列中の前記セルがそれぞれ蓄電器
    と直列になったパストランジスターからなり、前記パス
    トランジスターがそれぞれ溝内の絶縁された蓄電器板へ
    電荷を出入りさせるように結合されており、 前記溝が80〜890の範囲の正の側壁角で、湾曲又は
    アンダーカットのない真っ直ぐな側壁を有し、前記溝の
    底が隆起部を全く含まない、 集積回路。 (32)溝型コンデンサーを有する集積回路において、 基材に対する複数のコンデンサーで、それぞれ溝内に絶
    縁された蓄電板からなるコンデンサー、前記基材に対す
    る溝型コンデンサーの少なくとも幾つかを含む予め定め
    られた回路の形で結合された複数の活性デバイス、 からなり、しかも、 前記溝は80〜89°の範囲の正の側壁角でくぼみ或は
    アンダーカットのない真っ直ぐな側壁を有し、前記溝の
    底が隆起部を全く含まない、 集積回路。 (33)溝が6〜20μの深さである前記第29項に記
    載の集積回路。 (34)溝が活性デバイス層を通って下層へ延び、その
    下層が前記活性デバイス層より3〜10000倍の平衡
    キャリヤー濃度を有する前記第29項に記載の集積回路
    。 (35)溝の底に隣接する半導体材料の部分がパストラ
    ンジスターのチャネル域の3〜100倍の平衡キャリヤ
    ー濃度を有する前記第29項に記載の集積回路。 (36)パストランジスターが実質的に垂直な電流の流
    れを与えるように形づくられ、前記パストランジスター
    の各々が溝内のコンデンサーのそれぞれ対応するものの
    上に重なっている前記第29項に記載の集積回路。 (37)溝が6〜20μの深さである前記第30項に記
    載の集積回路。 (38)溝が活性デバイス層を通って下層へ延び、その
    下層が前記活性デバイス層より3〜10000倍の平衡
    キャリヤー濃度を有する前記第30項に記載の集積回路
    。 (39)溝の底に隣接する半導体材料の部分がパストラ
    ンジスターのチャネル域の3〜100倍の平衡キャリヤ
    ー濃度を有する前記第30項に記載の集積回路。 (40)パストランジスターが実質的に垂直な電流の流
    れを与えるように形づくられ、前記パストランジスター
    の各々が溝内のコンデンサーのそれぞれ対応するものの
    上に重なっている前記第30項に記載の集積回路。 (41)溝が6〜20μの深さである前記第31項に記
    載の集積回路。 (42)溝が活性デバイス層を通って下層へ延び、その
    下層が前記活性デバイス層より3〜10000倍の平衡
    キャリヤー濃度を有する前記第31項に記載の集積回路
    。 (43)溝の底に隣接する半導体材料の部分がパストラ
    ンジスターのチャネル域の3〜100倍の平衡キャリヤ
    ー濃度を有する前記第31項に記載の集積回路。 (44)パストランジスターが実質的に垂直な電流の流
    れを与えるように形づくられ、前記パストランジスター
    の各々が溝内のコンデンサーのそれぞれ対応するものの
    上に重なっている前記第31項に記載の集積回路。 (45)溝が6〜20μの深さである前記第32項に記
    載の集積回路。 (46)溝が活性デバイス層を通って下層へ延び、その
    下側が前記活性デバイス層より3〜10000倍の平衡
    キャリヤー濃度を有する前記第32項に記載の集積回路
    。 (47)溝絶縁部を有する集積回路において、トランジ
    スターからなる複数の活性デバイス領域を中に含む珪素
    基材、 予め定められた絶縁模様で前記活性デバイス領域を分離
    している複数の溝、 からなり、しかも、 前記溝の各々が80〜89°の範囲の正の側壁角で湾曲
    或はアンダーカットをもたない真っ直ぐな側壁を有する
    、 集積回路。
JP62061433A 1986-03-19 1987-03-18 溝型コンデンサーを有する集積回路 Pending JPS62282457A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/841,391 US4690729A (en) 1985-05-03 1986-03-19 Tapered trench process
US841391 1992-02-25

Publications (1)

Publication Number Publication Date
JPS62282457A true JPS62282457A (ja) 1987-12-08

Family

ID=25284756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62061433A Pending JPS62282457A (ja) 1986-03-19 1987-03-18 溝型コンデンサーを有する集積回路

Country Status (1)

Country Link
JP (1) JPS62282457A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373526A (ja) * 1986-09-16 1988-04-04 Sony Corp シリコン用エッチング方法
JP2002353194A (ja) * 2001-05-22 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5963757A (ja) * 1982-10-04 1984-04-11 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPS59232455A (ja) * 1983-06-16 1984-12-27 Toshiba Corp 半導体装置
JPS60226170A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 半導体集積回路装置
JPS60241249A (ja) * 1984-05-15 1985-11-30 Mitsubishi Electric Corp 半導体装置
JPS60245163A (ja) * 1984-05-18 1985-12-04 Fujitsu Ltd 半導体装置
JPS6154659A (ja) * 1984-08-24 1986-03-18 Toshiba Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5963757A (ja) * 1982-10-04 1984-04-11 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPS59232455A (ja) * 1983-06-16 1984-12-27 Toshiba Corp 半導体装置
JPS60226170A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 半導体集積回路装置
JPS60241249A (ja) * 1984-05-15 1985-11-30 Mitsubishi Electric Corp 半導体装置
JPS60245163A (ja) * 1984-05-18 1985-12-04 Fujitsu Ltd 半導体装置
JPS6154659A (ja) * 1984-08-24 1986-03-18 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373526A (ja) * 1986-09-16 1988-04-04 Sony Corp シリコン用エッチング方法
JP2002353194A (ja) * 2001-05-22 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置

Similar Documents

Publication Publication Date Title
US4690729A (en) Tapered trench process
US6051511A (en) Method and apparatus for reducing isolation stress in integrated circuits
US6306772B1 (en) Deep trench bottle-shaped etching using Cl2 gas
JP2711538B2 (ja) 傾斜コンタクトエッチ方法
US6569774B1 (en) Method to eliminate striations and surface roughness caused by dry etch
KR100801771B1 (ko) 반도체 디바이스에서 높은 종횡비의 트렌치 에칭 방법
US8598043B2 (en) Methods of forming semiconductor constructions
US5010378A (en) Tapered trench structure and process
US4916511A (en) Trench structure and process
US6376383B2 (en) Method for etching silicon layer
KR100452901B1 (ko) 반도체 장치의 제조 방법
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
US6368976B1 (en) Method for manufacturing a semiconductor device having film thickness difference between a control gate and a floating gate
JPH05102107A (ja) 半導体装置の製造方法
US6905927B2 (en) Method for forming a gate electrode in a semiconductor device including re-oxidation for restraining the thickness of the gate oxide
US5837615A (en) Integrated circuit device fabrication by plasma etching
US7977727B2 (en) Semiconductor constructions
US20140252589A1 (en) Charge Dissipation of Cavities
US6709917B2 (en) Method to increase the etch rate and depth in high aspect ratio structure
US4863562A (en) Method for forming a non-planar structure on the surface of a semiconductor substrate
JPS62282457A (ja) 溝型コンデンサーを有する集積回路
JPH0582636A (ja) 反応性イオン・エツチング用緩衝マスク
JPH0680650B2 (ja) 半導体集積回路装置の製造方法
JP3114640B2 (ja) 半導体装置の製造方法
JPH0571129B2 (ja)