DE3448122C2 - - Google Patents
Info
- Publication number
- DE3448122C2 DE3448122C2 DE3448122A DE3448122A DE3448122C2 DE 3448122 C2 DE3448122 C2 DE 3448122C2 DE 3448122 A DE3448122 A DE 3448122A DE 3448122 A DE3448122 A DE 3448122A DE 3448122 C2 DE3448122 C2 DE 3448122C2
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- region
- source
- layer
- concave region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000004460 silage Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft einen MOS-Transistor.
Aus IEEE Transactions on Electron Devices, Bd. ED-30, Nr. 6,
Juni 1983, S. 681 ff., ist ein MOSFET bekannt, bei dem die
isolierende Oxidschicht auf dem Source-Bereich und dem Drain-
Bereich stärker gewachsen ist als auf dem Bereich des Sili
ziumsubstrates, auf dem das Gate gebildet ist. Als Grund da
für wird angegeben, daß die Ursache dafür darin liegt, daß
ein dickeres Oxid auf Siliziumsubstraten mit höherer Dotie
rungsdichte wegen der Abhängigkeit der Oxiddicke von der Ver
unreinigungsdotierungsdichte wächst.
Aus Patents Abstracts of Japan, Bd. 6, Nr. 151, 11.8.1982,
Kokai-Nr. 57-73 974, ist es bekannt, einen MOS-Transistor
herzustellen, welcher einen mit einem isolierenden Film be
deckten konkaven Bereich aufweist, in dem eine Gate-Elektrode
vorgesehen ist. Die obere Oberfläche dieser Gate-Elektrode
liegt auf nahezu der gleichen Ebene wie die Hauptoberfläche
des Halbleitersubstrates.
Aus Patents Abstracts of Japan, Bd. 6, Nr. 6, 14.1.1982,
Kokai-Nr. 56-1 26 973, ist ein MOSFET mit einer in einem konka
ven Bereich vorgesehenen Gate-Elektrode bekannt. Die Tiefe
der angrenzenden Drain- und Source-Bereiche ist größer als
die Tiefe des mit einem isolierenden Film bedeckten und die
Gate-Elektrode enthaltenden konkaven Bereiches.
Fig. 1 zeigt als Querschnittsdarstellung Hauptschritte eines
Herstellungsverfahrens für einen konventionellen MOS-Feldeffekt
transistor (MOSFET) in einer integrierten MOS-Schaltung
(MOSIC). Zuerst wird, wie in Fig. 1A gezeigt ist, nachdem eine
nichtgezeigte Elementtrennschicht selektiv auf einer Oberflä
che eines Siliziumsubstrates 1 als Halbleitersubstrat gebil
det ist, ein relativ dünner Gate-Oxidfilm 2 als Gate-isolie
render Film durch einen thermischen Oxidationsprozeß oder ähn
liches gebildet und eine Dotierungsschicht 3 zur Steuerung der
Schwellenspannung eines MOSFET wird durch einen Ionenimplan
tationsprozeß oder ähnliches gebildet. Eine polykristalline
Siliziumschicht 4 als Gate-Elektrodenmaterial wird auf dem
Gate-Oxidfilm 2 gebildet und dann mit Fremdatomen wie beispiels
weise Phosphor wie erwünscht dotiert, so daß der Widerstand
erniedrigt wird.
Auf dieser polykristallinen Siliziumschicht 4 wird nur in er
wünschten Bereichen eine Fotoresistschicht 5 gebildet. An
schließend wird unter Benutzung der Fotoresistschicht 5 als
Maske, wie in Fig. 1B gezeigt, die polykristalline Silizium
schicht 4 selektiv geätzt und entfernt zur Bildung einer poly
kristallinen Silizium-Gate-Elektrode 4′ und dann unter Be
nutzung dieser Gate-Elektrode 4′ als Maske wird das Substrat
1 mit Fremdatomen dotiert durch Ionenimplantation, thermische
Diffusion oder ähnliches und Ausheilen und Treiben, wobei eine
Source-Schicht 6 und eine Drain-Schicht 7 gebildet werden. Wie
in Fig. 1B gezeigt ist, wird dann zum Zwecke des Schutzes der
polykristallinen Silizium-Gate-Elektrode 4′ ein Oxidfilm 8
auf deren Oberfläche gebildet. Wie in Fig. 1C gezeigt ist,
wird danach ein Oxidfilm 9, der Phosphor und ähnliches enthält,
zur Glättung und Isolierung der Oberfläche gebildet und dann
werden Kontaktlöcher 10 und 11 in gewünschten Bereichen durch
Fotolithografie- und Ätzprozesse gebildet. Wie in Fig. 1D ge
zeigt ist, werden danach Aluminiumverdrahtungen 12 und 13 ge
bildet, die in Kontakt mit erforderlichen Bereichen (in diesem
Beispiel die Gate-Elektrode 4′ und die Drain-Schicht 7) durch
die Kontaktlöcher 10 und 11 jeweils sind. Dann wird ein Passi
vierungsfilm 14 über der ganzen Oberfläche gebildet und damit
ist die Herstellung eines MOSFET abgeschlossen.
Der Betrieb eines solchen MOSFET ist wohlbekannt und braucht
deshalb hier nicht beschrieben zu werden.
Der oben beschriebene konventionelle MOSFET hat Vorteile inso
fern, als der Widerstand erniedrigt werden kann gemäß der Stei
gerung der Menge von diffundierten Fremdatomen zum Zeitpunkt
des Bildens der Source-Schicht 6 und der Drain-Schicht 7, und
daß gemäß der Steigerung der Wärmebehandlungstemperatur und
der Wärmebehandlungszeit nach der Ionenimplantation die in
das Substrat eingebrachten Fremdatome mehr aktiviert werden
und der Fremdatomkonzentrationsgradient des Source-Schicht 6
und der Drain-Schicht 7 in der Umgebung der pn-Grenzschichten
zwischen den Source- und Drain-Schichten 6 und 7 und dem Sub
strat 1 flacher wird, wodurch es möglich wird, die dielektri
sche Durchschlagsfestigkeit bzw. Stärke zwischen den Source- und Drain-Schichten 6 und 7
und dem Substrat 1 zu verbessern.
Andererseits hat das oben beschriebene konventionelle MOSFET
jedoch die Nachteile, daß infolge der großen Menge von Fremd
atomen, der hohen Temperatur bei der Wärmebehandlung und der
langen Dauer der Wärmebehandlung eine Tiefe xj von der Ober
fläche des Substrates 1 zu der Source-Schicht 6 und zu der
Drain-Schicht 7 erhöht wird und insbesondere in dem Fall, bei
dem die Kanallänge klein ist, die dielektrische Stärke zwi
schen den Source- und Drain-Bereichen erniedrigt wird. Außer
dem hat das oben beschriebene konventionelle MOSFET Nachteile
insofern, als, wenn die Gate-Elektrode 4′ auf dem Substrat 1
gebildet wird, die obere Fläche des Substrates uneben wird
und Überzüge auf den Bereichen mit Niveauunterschieden, wie
beispielsweise bei den Aluminiumverdrahtungen 12 und 13 auf
der oberen Oberfläche verschlechtert werden, was darin resul
tiert, daß die Verdrahtung leicht brechen kann.
In IEDM 1982, TECHNICAL DIGEST, Seite 806, "A CORRUGATED
CAPACITOR CELL (ccc) FOR MEGABIT DYNAMIC MOS MEMORIES" von
H. Sunami et. al. wurde beschrieben, daß eine Kapazität in
dem Siliziumsubstrat gebildet werden kann.
Aufgabe der vorliegenden Erfindung ist es, einen MOS-Transistor
zu schaffen, bei dem die dielektrische Stärke zwischen den
Source- und Drain-Bereichen und zwischen den Source- und Drain-
Bereichen und dem Substrat verbessert werden kann, die Ober
fläche des Elementes eben gemacht wird und keine Gefahr des
Brechens oder einer anderen Beschädigung der auf dem Substrat
gebildeten Verdrahtung besteht. Diese Aufgabe wird gelöst durch
einen erfindungsgemäßen MOS-Transistor, der durch die im kenn
zeichnenden Teil des Patentanspruches 1 angegebenen Merkmale
gekennzeichnet ist.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Beschreibung von Ausführungsbeispielen anhand
der Figuren. Von den Figuren zeigt
Fig. 1 als Querschnittsdarstellung Hauptfertigungsschritte
eines konventionellen MOSFET;
Fig. 2 als Querschnittsdarstellung Hauptfertigungsschritte
einer Ausführungsform der vorliegenden Erfindung, um
ein besseres Verständnis ihrer Struktur zu ermöglichen;
Fig. 3 eine vergrößerte Querschnittsdarstellung mit nur der
Umgebung einer Gate-Elektrode der oben erwähnten Aus
führungsform
und
Fig. 4 als Querschnittsdarstellung nur wesentliche Teile
eines Herstellungsverfahrens einer weiteren erfindungs
gemäßen Ausführungsform.
Fig. 2 zeigt als Querschnittsdarstellung Hauptfertigungsschritte zum Zweck des Ver
mittelns eines besseren Verständnisses der Struktur der Aus
führungsform. Zuerst wird, wie in Fig. 2A gezeigt ist, eine
Fotoresistschicht 15 mit einer Öffnung zur Bildung eines Gate
auf einer Hauptfläche eines Halbleitersubstrates 1 gebildet.
Indem diese Fotoresistschicht 15 als Maske benutzt wird, wird
anschließend geätzt, so daß ein konkaver Bereich 16 mit der
notwendigen Tiefe in dem Halbleitersubstrat 1 gebildet wird.
Danach wird eine Fremdatom-Dotierungsschicht 3 zum Steuern
einer Schwellenspannung des MOSFET durch Ionenimplantation
oder ähnliches gebildet. Dann wird, wie in Fig. 2B gezeigt ist,
die Fotoresistschicht 15 entfernt und ein Gate-Oxidfilm 2 re
lativ dünner Dicke über der unteren Fläche und der inneren Wand
fläche des konkaven Bereiches 16 genauso wie über der Haupt
fläche des Substrates 1 gebildet. Über diesem Gate-Oxidfilm
2 mit dem konkaven Bereich 17 wird eine polykristalline Sili
ziumschicht 4 mit einer Dicke, die größer ist als die Tiefe
des konkaven Bereiches 17, als Gate-Elektroden-Material durch
chemische Dampfdeponierung (CVD = chemical vapor deposition)
oder ähnliches gebildet, und Fremdatome wie beispielsweise
Phosphor werden wie erwünscht durch thermische Diffusion oder
ähnliches eingeführt zum Erniedrigen des Widerstandes. Danach
wird eine konkave Delle in der Oberfläche mit einem glättenden
Material 18 wie beispielsweise Polyimid, aufgesprühtes Glas
oder ähnlichem gefüllt und eine Wärmebehandlung wird auf ge
eignete Weise durchgeführt, so daß die Oberfläche flach wird.
Danach werden, wie in Fig. 2C gezeigt ist, in einem Zustand,
bei dem die Ätzraten der polykristallinen Siliziumschicht 4
und des Glättungsmateriales 18 gleich sind, die polykristalline
Siliziumschicht 4 und das Glättungsmaterial 18 geätzt und außer
an dem konkaven Bereich 17 entfernt, so daß eine polykristalli
ne Silizium-Gate-Elektrode 4′ in dem konkaven Bereich 17 übrig
bleibt. Dann wird, wie in Fig. 2D gezeigt ist, eine Fremdatom-
Dotierung selektiv durch Ionenimplantation oder ähnliches an
gewandt und Aushellen und Treiben der eingeführten Fremdatome
wird durch eine Wärmebehandlung erreicht, so daß eine Source-
Schicht 6 und eine Drain-Schicht 7 gebildet werden. Danach
wird, wie in Fig. 2E gezeigt ist, ein Oxidfilm 19 einer rela
tiv dünnen Dicke über der Gate-Elektrode 4′ durch thermische
Oxidation, ein CDV-Verfahren oder ähnliches gebildet, der als
Isolierfilm zum Schutz der oberen Oberfläche der polykristalli
nen Silizium-Gate-Elektrode 4′ dient, und auf diesen Oxidfilm
19 wird ein relativ dicker, Phosphor enthaltender Oxidfilm 9
durch ein CVD-Verfahren oder ähnliches gebildet. Danach wird,
wie in Fig. 2F gezeigt ist, eine Fotoresistschicht 20 auf der
oberen Fläche deponiert und Öffnungen 21 und 22 werden in den
für die Kontaktlöcher vorgesehenen Positionen gebildet. Unter
Benutzung dieser Fotoresistschicht 20 als Maske wird geätzt,
so daß Kontaktlöcher 10 und 11 gebildet werden, die durch die
Oxidfilme 9 und 19 auf der Gate-Elektrode 4′ und die Oxidfilme
9, 19 und 2 auf der Drain-Schicht 7 jeweils, wie in Fig. 2G
gezeigt, hindurchgehen. Danach werden, auf gleiche Weise wie
bei dem oben beschriebenen konventionellen MOSFET, Aluminium
verdrahtungen 12 und 13 und ein Passivierungsfilm 14 gebil
det und damit ist die Herstellung eines MOSFET nach dieser
Ausführungsform abgeschlossen.
Bei der oben beschriebenen Ausführungsform wird die polykristal
line Silizium-Gate-Elektrode 4′ so gebildet, daß sie in dem
konkaven Bereich in der Oberfläche des Substrates 1 begraben
ist und demzufolge tritt eine Unebenheit der Oberfläche infol
ge der Dicke der Gate-Elektrode 4′, wie es oben im Zusammen
hang mit dem konventionellen MOSFET beschrieben wurde, niemals
auf und es gibt keinen Niveauunterschied unter den Aluminium
verdrahtungen 12 und 13. Aus diesem Grunde kann vollständig
verhindert werden, daß die Verdrahtungen brechen.
Fig. 3 ist eine Querschnittsdarstellung in vergrößertem Maß
stab nur der Umgebung der Gate-Elektrode dieser Ausführungs
form. Wenn die Ausführungsform die oben beschriebene Struktur
hat, ist die Tiefe xj der Source-Schicht 6 und der Drain-
Schicht 7 gleich einer Summe einer Tiefe xj1 von der oberen
Oberfläche des Substrates 1 zu der unteren Fläche des konkaven
Bereiches 16 und einer Tiefe xj2 von der unteren Fläche des
konkaven Bereiches 16 zu dem unteren Bereich. Die Tiefe xj2
der diffundierten Schicht, die die dielektrische Stärke zwischen
den Source- und Drain-Bereichen des MOSFET beeinflußt, kann
verringert werden und demzufolge kann verhindert werden, daß
die dielektrische Stärke zwischen den Source- und Drain-Berei
chen verringert wird. Die Tiefe xj der Source-Schicht 6 und
der Drain-Schicht 7 wird dargestellt durch eine Gleichung:
xj = xj1 + xj2. Sie kann größer gemacht werden als bei einer
konventionellen Einrichtung und demzufolge hat sie Vorteile
insofern, als es möglich ist, die Menge der Fremdatome, die
Wärmebehandlungszeit und die Temperatur zum Zeitpunkt des
Bildens der Source-Schicht 6 und der Drain-Schicht 7 zu stei
gern. Außerdem kann die Grenzschicht zwischen den Source- und
Drain-Schichten 6 und 7 und dem Substrat 1 tief unter der obe
ren Fläche des Substrates 1 gebildet werden, der Fremdatomkon
zentrationsgradient in der Umgebung der Grenzschicht kann
flacher gemacht werden und infolgedessen kann die dieleketri
sche Stärke zwischen den Source- und Drain-Schichten 6 und 7
und dem Substrat 1 verbessert werden.
Bei der oben beschriebenen Ausführungsform sind die Gate-Elek
trode 4′ und die Source- und Drain-Schichten 6 und 7 nur durch
den dünnen Gate-Oxidfilm 2 in Kontakt und infolgedessen könnte
die parasitäre Kapazität zwischen ihnen ansteigen, wodurch die
Betriebsgeschwindigkeit des Elementes nachteilhaft beeinflußt
würde. Fig. 4 ist eine Querschnittsdarstellung für ein Her
stellungsverfahren einer anderen Ausführungsform der vorliegen
den Erfindung, bei der eine Verbesserung bezüglich des oben
beschriebenen Punktes durchgeführt wurde. Zuerst werden, wie
in Fig. 4A gezeigt ist, ein konkaver Bereich 16 und eine Fremd
atom-Dotierschicht 3 in dem Halbleitersubstrat 1 gebildet.
Danach wird, wie in Fig. 4B gezeigt ist, ein Gate-Oxidfilm 2
und eine Oxidschicht 23 als isolierende Schicht über der Flä
che einschließlich des konkaven Bereiches 17 durch ein CVD-
Verfahren oder ähnliches gebildet. Danach wird, wie in Fig.
4C gezeigt ist, anisotrop geätzt in der vertikalen Richtung,
so daß ein Oxidfilm 23a als isolierender Film in einem Seiten
wandbereich des konkaven Bereiches 17 übrigbleibt. Danach wird,
auf gleiche Weise wie in den Schritten der Fig. 23 und 2C, eine
Gate-Elektrode 4′, wie in Fig. 4D gezeigt ist, gebildet. So kann
die parasitäre Kapazität zwischen der Gate-Elektrode 4′ und
den Source- und Drain-Schichten 6 und 7 verringert werden.
Als Material für die Gate-Elektrode kann anstelle des oben
beschriebenen polykristallinen Siliziums ein Metall mit hohem
Schmelzpunkt, Silizid, oder ein Material, bestehend aus zwei
Schichten aus Polysilizium und Silizid, benutzt werden.
Wie oben im Detail beschrieben wurde, kann, da bei einem er
findungsgemäßen MOS-Transistor die Gate-Elektrode in dem im
Substrat vorgesehenen konkaven Bereich gebildet ist, die
dielektrische Stärke zwischen den Source- und Drain-Bereichen
und die dielektrische Stärke zwischen dem Substrat und den
Source- und Drain-Bereichen erhöht werden, und es besteht kei
ne Gefahr, daß die Verdrahtung bricht, da die Oberfläche flach
gemacht ist.
Claims (4)
1. MOS-Transistor mit einem Halbleitersubstrat (1) mit
einem konkaven Bereich (16) auf einer Hauptfläche, einem auf wenigstens der inneren Bodenfläche und der Seiten fläche des konkaven Bereiches (16) gebildeten isolierenden Film (2), einer in dem konkaven Bereich (16) gebildeten, auf dem iso lierenden Film (2) angeordneten Gate-Elektrode (4′), und einem Source-Bereich (6) und einem Drain-Bereich (7) auf der Hauptfläche des Halbleitersubstrates (1) mit dem konkaven Bereich (16) dazwischen, dadurch gekennzeichnet, daß zum Verringern der parasitären Kapa zität zwischen Gate-Elektrode (4′) und den Source- und Drain- Schichten (6, 7) in dem Seitenwandbereich des konkaven Bereiches zusätzlich zu der isolierenden Schicht (2) eine weitere isolie rende Schicht (23a) vorgesehen ist.
einem konkaven Bereich (16) auf einer Hauptfläche, einem auf wenigstens der inneren Bodenfläche und der Seiten fläche des konkaven Bereiches (16) gebildeten isolierenden Film (2), einer in dem konkaven Bereich (16) gebildeten, auf dem iso lierenden Film (2) angeordneten Gate-Elektrode (4′), und einem Source-Bereich (6) und einem Drain-Bereich (7) auf der Hauptfläche des Halbleitersubstrates (1) mit dem konkaven Bereich (16) dazwischen, dadurch gekennzeichnet, daß zum Verringern der parasitären Kapa zität zwischen Gate-Elektrode (4′) und den Source- und Drain- Schichten (6, 7) in dem Seitenwandbereich des konkaven Bereiches zusätzlich zu der isolierenden Schicht (2) eine weitere isolie rende Schicht (23a) vorgesehen ist.
2. MOS-Transistor nach Patentanspruch 1,
dadurch gekennzeichnet, daß die obere Oberfläche der Gate-
Elektrode (4′) nahezu auf gleicher Ebene ist mit der Haupt
oberfläche des Halbleitersubstrates (1) und die Tiefe der
Source- und Drain-Bereiche (6, 7) größer ist als die Tiefe
des konkaven Bereiches (16) von der Oberfläche des Substrates
(1) zu der unteren Fläche des konkaven Bereiches (16).
3. MOS-Transistor nach Patentanspruch 1 oder 2,
dadurch gekennzeichnet, daß der isolierende Film (2) auf den
inneren Seitenflächen des konkaven Bereiches (16) zwischen
Gate-Elektrode (4′) und Source-Bereich (6) bzw. zwischen Gate-
Elektrode (4′) und Drain-Bereich (7) dicker ist als auf der
Bodenfläche des konkaven Bereiches (16).
4. MOS-Transistor nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß die isolierende Schicht
(23a) im wesentlichen keilförmig ausgebildet ist, wobei sich
der breitere Bereich am Boden des konkaven Bereiches befindet.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58179647A JPS6070766A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3448122C2 true DE3448122C2 (de) | 1993-09-09 |
Family
ID=16069422
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3426306A Granted DE3426306A1 (de) | 1983-09-26 | 1984-07-17 | Mos-transistor und verfahren zu seiner herstellung |
| DE3448122A Expired - Fee Related DE3448122C2 (de) | 1983-09-26 | 1984-07-17 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3426306A Granted DE3426306A1 (de) | 1983-09-26 | 1984-07-17 | Mos-transistor und verfahren zu seiner herstellung |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4710790A (de) |
| JP (1) | JPS6070766A (de) |
| DE (2) | DE3426306A1 (de) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835584A (en) * | 1986-11-27 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Trench transistor |
| JPH0640583B2 (ja) * | 1987-07-16 | 1994-05-25 | 株式会社東芝 | 半導体装置の製造方法 |
| FR2635409B1 (fr) * | 1988-08-11 | 1991-08-02 | Sgs Thomson Microelectronics | Memoire de type eprom a haute densite d'integration possedant un facteur de couplage eleve, et son procede de fabrication |
| FR2635411A1 (fr) * | 1988-08-11 | 1990-02-16 | Sgs Thomson Microelectronics | Memoire de type eprom a haute densite d'integration avec une organisation en damier, un facteur de couplage ameliore et une possibilite de redondance |
| FR2635408B1 (fr) * | 1988-08-11 | 1992-04-10 | Sgs Thomson Microelectronics | Memoire de type eprom a haute densite d'integration |
| JPH0294477A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5726463A (en) * | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
| US5929476A (en) | 1996-06-21 | 1999-07-27 | Prall; Kirk | Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors |
| US5763310A (en) * | 1996-10-08 | 1998-06-09 | Advanced Micro Devices, Inc. | Integrated circuit employing simultaneously formed isolation and transistor trenches |
| US6100146A (en) * | 1996-10-30 | 2000-08-08 | Advanced Micro Devices, Inc. | Method of forming trench transistor with insulative spacers |
| US6500744B2 (en) * | 1999-09-02 | 2002-12-31 | Micron Technology, Inc. | Methods of forming DRAM assemblies, transistor devices, and openings in substrates |
| US6826232B2 (en) | 1999-12-20 | 2004-11-30 | Koninklijke Philips Electronics N.V. | Fine granular scalable video with embedded DCT coding of the enhancement layer |
| US6355944B1 (en) * | 1999-12-21 | 2002-03-12 | Philips Electronics North America Corporation | Silicon carbide LMOSFET with gate reach-through protection |
| US6838722B2 (en) * | 2002-03-22 | 2005-01-04 | Siliconix Incorporated | Structures of and methods of fabricating trench-gated MIS devices |
| JP5344477B2 (ja) * | 2009-08-28 | 2013-11-20 | 独立行政法人産業技術総合研究所 | リセスゲート構造を有する絶縁ゲート型炭化珪素ラテラル電界効果トランジスタ |
| US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
| CN102859699B (zh) | 2010-03-02 | 2016-01-06 | 维西埃-硅化物公司 | 制造双栅极装置的结构和方法 |
| DE112012002136T5 (de) | 2011-05-18 | 2014-03-13 | Vishay-Siliconix | Halbleitervorrichtung |
| US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
| US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126477A (ja) * | 1974-08-29 | 1976-03-04 | Mitsubishi Electric Corp | Zetsuengeetogatadenkaikokatoranjisuta |
| JPS51118383A (en) * | 1975-04-10 | 1976-10-18 | Matsushita Electric Ind Co Ltd | Manufacturing process for mos type semiconductor unit |
| US4243997A (en) * | 1976-03-25 | 1981-01-06 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device |
| US4252579A (en) * | 1979-05-07 | 1981-02-24 | International Business Machines Corporation | Method for making single electrode U-MOSFET random access memory utilizing reactive ion etching and polycrystalline deposition |
-
1983
- 1983-09-26 JP JP58179647A patent/JPS6070766A/ja active Granted
-
1984
- 1984-07-03 US US06/627,470 patent/US4710790A/en not_active Expired - Fee Related
- 1984-07-17 DE DE3426306A patent/DE3426306A1/de active Granted
- 1984-07-17 DE DE3448122A patent/DE3448122C2/de not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| JP 56-126973 A. In: Patents Abstracts of Japan, Sect. E, Vol. 6, 1982, No. 6 (E-89) * |
| US-Z.: IEEE Transactions on Electron Devices, Vol. ED-30, No. 6, Juni 1983, S. 681-686 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0586673B2 (de) | 1993-12-13 |
| DE3426306A1 (de) | 1985-04-11 |
| JPS6070766A (ja) | 1985-04-22 |
| DE3426306C2 (de) | 1987-11-26 |
| US4710790A (en) | 1987-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3448122C2 (de) | ||
| DE4242558C2 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE69125260T2 (de) | Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen | |
| DE3525396C2 (de) | ||
| DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
| DE10124413A1 (de) | Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben | |
| DE3834241A1 (de) | Halbleitereinrichtung | |
| DE3588050T2 (de) | Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung. | |
| DE4235534A1 (de) | Verfahren zum isolieren von fets | |
| DE69736460T2 (de) | Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden | |
| DE3932621A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
| DE10141916A1 (de) | MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| DE19535140A1 (de) | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung | |
| DE4424933A1 (de) | Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben | |
| DE3603470A1 (de) | Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat | |
| DE3588129T2 (de) | Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips | |
| DE3437512A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE3780484T2 (de) | Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren. | |
| DE69214339T2 (de) | Struktur und Verfahren für die Bildung selbstjustierender Kontakte | |
| DE19748847A1 (de) | Halbleiterbauelement mit einer Vielschichtverbindungsstruktur und Verfahren zur Herstellung desselben | |
| DE2928923A1 (de) | Halbleitervorrichtung | |
| DE19615692C2 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung | |
| DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
| DE3931127C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
| DE4210427C2 (de) | Halbleitereinrichtung mit Dünnschichttransistor und Verfahren zur Herstellung derselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| Q172 | Divided out of (supplement): |
Ref country code: DE Ref document number: 3426306 |
|
| 8101 | Request for examination as to novelty | ||
| 8110 | Request for examination paragraph 44 | ||
| AC | Divided out of |
Ref country code: DE Ref document number: 3426306 Format of ref document f/p: P |
|
| AC | Divided out of |
Ref country code: DE Ref document number: 3426306 Format of ref document f/p: P |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |