KR930011167A - 반도체장치로서의 칩주변 구조와 그 제조방법 - Google Patents

반도체장치로서의 칩주변 구조와 그 제조방법 Download PDF

Info

Publication number
KR930011167A
KR930011167A KR1019920021590A KR920021590A KR930011167A KR 930011167 A KR930011167 A KR 930011167A KR 1019920021590 A KR1019920021590 A KR 1019920021590A KR 920021590 A KR920021590 A KR 920021590A KR 930011167 A KR930011167 A KR 930011167A
Authority
KR
South Korea
Prior art keywords
layer
forming
semiconductor device
insulating layer
region
Prior art date
Application number
KR1019920021590A
Other languages
English (en)
Other versions
KR960016772B1 (ko
Inventor
마사노부 이와사키
가쓰히로 쓰카모도
Original Assignee
시키모리야
미쓰비시덴키가부키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시키모리야, 미쓰비시덴키가부키가이샤 filed Critical 시키모리야
Publication of KR930011167A publication Critical patent/KR930011167A/ko
Application granted granted Critical
Publication of KR960016772B1 publication Critical patent/KR960016772B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

소자형성영역(60)(160)내 반도체기판(2)의 표면상에 게이트전극(4), 게이트산화막(5)및 소스, 드레인(6)을 포함하는 MOS트랜지스터(30)가 형성된다. 반도체기판(2)의 표면상에 절연층(7)(107)이 형성된다. 소스, 드레인(6)상부의 절연층(7)(107)개구(52)에는 텅스텐플러그(1b)(101b)가 형성된다. 다이싱선부(50)에서 절연층(7)(107)에는 홈부(51)가 있으며 이 홈부(51)는 소자형성영역을 포위하여 형성된다.
또 이홈부(51)에는 절연층(7)(107)의 상면으로 연속되는 상면이 있는 텅스텐스트리트(1a)(101a)가 형성된다. 이와같은 반도체장치에 의하여 본딩패드간에 단락을 방지할 수 있어 신뢰성을 향상시킬 수 있다.

Description

반도체장치로서의 칩주변 구조와 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도－제14도는 이 발명의 한 실시예에 의한 반도체장치의 제조공정을 순서적으로 표시하는 제3도의 ℓ－ℓ선에 따른 단면도.
제15도－제22도는 이 발명의 한실시예에 의한 반도체장치의 제조공정을 순서적으로 표시한 제3도의 m－m선에 따른 단면도.
제23도는 이 발명의 한실시예에 의한 반도체장치의 절단방법을 표시하는 단면도.
제24도는 이 발명의 한실시예에 의한 반도체장치의 절단후 개략구조를 표시하는 부분단면도(a) 및 편면도(b).

Claims (27)

  1. 다수의 반도체소자영역(60)(160)과 이소자영역을 분할하는 다수의 다이싱선영역(50)(150)을 포함하는 반도체기관(2)과, 이 기관의 표면상에 제1재료로 형성된 절연층(7)(107)으로 구성되고, 상기 절연층은 상기 각 소자영역을 각각 포위하고 서로 전기적으로 절연될 다수의 개구부(51)(151)를 포함하는 반도체 웨이퍼구조.
  2. 제1항에 있어서, 상기 개구부(51)(151)는 그 내부에 한정되는 제2재료로 형성될 층으로 각각 충전되는 반도체웨이퍼구조.
  3. 제1항에 있어서, 상기 개구부(51)는 연속적인 반도체 웨이퍼구조.
  4. 제1항에 있어서, 상기 개구부(151)는 다수의 불연속개구로 구성된 반도체웨이퍼구조.
  5. 활성반도체소자영역(60)(160)을 포함하는 반도체기관(2)과, 이 기관의 표면상에 제1재료로 형성된 절연층으로 구성되고, 상기 절연층은 상기 소자영역을 포위하며 제1재료로 형성된 층으로 충전되는 개구부를 포함하는 반도체장치.
  6. 제5항에 있어서, 상기 개구부에는 제2재료로 형성된 층이 각각 충진되는 반도체장치.
  7. 제5항에 있어서, 상기 개구부(51)는 연속적인 반도체장치.
  8. 제5항에 있어서, 상기 각 개구부(151)는 다수의 불연속 개구로 구성된 반도체장치.
  9. 제5항에 있어서, 상기 제1재료는 산화실리콘을 포함하는 반도체장치.
  10. 제5항에 있어서, 상기 소자는 전계효과 트랜지스터(30)를 포함하는 반도체장치.
  11. 주표면이 있는 반도체기판(2)과, 이 반도체기판의 주표면상에 형성된 소자(30)를 포함하는 소자형성영역(60)(160)과, 이 소자형성영역(60)(160)을 피복하도록 제1재료로 된 절연층(7)(107)과, 이 절연층은 상기 소자형성영역을 포위하며 상기 절연층의 상면에서 반도체기판의 주표면으로 배치된 구멍수단(51)을 포함하며, 상기 구멍에만 형성되는 제2재료로된 충전층(1a)(101a)을 구성된 반도체장치.
  12. 제11항에 있어서, 상기 구멍수단(51)은 상기 소자형성영역(60)(160)을 포위하여 서로 간격을 두고 배치된 다수의 구멍을 포함하는 반도체장치.
  13. 제11항에 있어서, 상기 구멍수단(51)은 상기 소자형성영역(60)(160)을 포위하는 홈을 포함하는 반도체장치.
  14. 제11항에 있어서, 상기 제1재료는 산화실리콘을 포함하는 반도체장치.
  15. 제11항에 있어서, 상기 소자는 전계효과트랜지스터(30)를 포함하는 반도체장치.
  16. 반도체기판(2)의 주표면상에 소자를 포함하는 소자형성영역(60)(160)을 형성하는 공정과, 이 소자형성영역을 피복하는 제1재료로된 절연층(7)(107)을 형성하는 공정과, 이 절연층에서 상기 소자형성영역을 포위하며 상기 절연층의 상면에서 상기 반도체기판의 주표면으로 배치된 구멍을 형성하는 공정과, 이 구멍에만 제2재료로된 충전층(1a)(101a)을 형성한는 공정으로된 반도체장치의 제조방법.
  17. 제16항에 있어서, 충전층(1a)(101a)을 형성하는 상기 공정에는 상기 구멍(51)을 충전하며 상기 절연층(7)(107)의 상면을 피복하는 상층을 형성하는 공정과, 이 상층을 제거하여 상기 절연층의 상면을 노출시키는 공정을 포함하는 반도체장치의 제조방법.
  18. 제16항에 있어서, 충전층(1a)(101a)을 형성하는 상기 공정에는 상기 구멍(51)을 충진하고 상기 절연층(7)(107)의 상면을 피복하는 상층을 형성하는 공정과, 이 상층을 에칭하여서 상기 절연층의 상면을 노출시키는 공정을 포함하는 반도체장치의 제조방법.
  19. 주표면이 있는 반도체기판(2)과, 이 반도체기판의 주표면에 형성된 소자(30)를 포함하는 소자형성영역(60)(160)과, 이 소자형성영역내 상기 반도체기판의 주표면상에 형성된 도전영역(6)과, 상기 소자형성영역을 피복하도록 형성된 절연층(7)(107)과, 이 절연층은 영역을 포위하며 상기 절연층의 상면에서 상기 반도체기판의 주표면으로 배치되는 제1구멍(51)과 상기 절연층의 상면으로부터 상기 소자형성 영역내의 상기 도전영역에 도달하는 제2구멍(52)을 포함하며, 상기 제1구멍에만 형성된 도전재료로 된 제1충전층(1a)(101a)과, 상기 제2구멍에만 형성된 도전재료도 된 제2충전층(1b)(101b)으로 구성된 반도체장치.
  20. 제19항에 있어서, 상기 소자 전계효과 트랜지스터(30)를 포함하며, 상기 도전영역(6)은 상기 반도체기판의 주표면상에 형성된 상기 전계효과 트랜지스터의 불순물영역을 포함하는 반도체장치.
  21. 제20항에 있어서, 상기 절연층(7)(107)에 형성된 배선층을 추가구성하고, 상기 제2충전층(1b)(101b)은 상기 불순물영역과 상기 배선층을 전기적으로 접속하는 반도체장치.
  22. 제21항에 있어서, 상기 제2충전층(1b)(101b)은 상기 불순물영역의 표면에 접촉시켜 형성된 배리어 메탈층 포함하는 반도체장치.
  23. 제19항에 있어서, 상기 제1 및 제2의 충전(1a)(101a)(1b)(101b)을 구성하는 도전재료는 텅스텐을 포함하는 반도체장치.
  24. 반도체기판(2)의 주표면상에 소자(30)를 포함하는 소자형성영역(60)(160)을 형성하는 공정과, 이소자 형성영역내 상기 반도체기판의 주표면상에 도전영역(6)을 형성하는 공정과, 상기 소자형성영역을 피복하는 절연층(7)(107)을 형성하는 공정과, 상기 소자형성영역을 포위하며 상기 절연층에 상기 절연층의 상면에서 상기 반도체기판의 주표면으로 뻗는 제1구멍(51)을 형성하는 공정과, 절연층의 상면으로부터 상기 소자형성영역내 상기 절연층의 상기 도전영역에 도달하는 제2구멍(52)을 형성하는 공정과, 상기 제1구멍에만 도전재료로된 제1충전층(1a)(101a)을 형성하는 공정과, 상기 제2구멍에만 도전재료로된 제2충전층(1b)(101b)을 형성하는 공정으로 구성된 반도체장치의 제조방법.
  25. 제24항에 있어서, 상기 제1 및 제2의 충전층(1a)(101a)(1b)(101b)을 형성하는 공정은 상기 제1 및 제2의 구멍(51)(52)을 충전하고 상기 절연층(7)(107)의 상면을 피복하는 도전층을 형성하는 공정과, 이 도전층을 제거하여 상기 절연층의 상면을 노출시키는 공정을 포함하는 반도체장치의 제조방법
  26. 제24항에 있어서, 상기 제1 및 제2의 충전층(1a)(101a)(1b)(101b)을 형성하는 공정은 상기 제1 및 제2의구멍(51)(52)을 충전하고 상기 절연층(7)(107)의 상면을 피복하는 도전층을 형성하는 공정과, 상기 도전층을 에칭하여서 상기 절연층의 상면을 노출시키는 공정을 포함하는 반도체장치의 제조방법
  27. 반도체기판(2)의 주표면상에 소자를 포함하는 소자형성영역(60)(160)을 형성하는 공정과, 상기 소자형성영역을 피복하는 제1재료로된 절연층(7)(107)을 형성하는 공정과, 상기 소자형성영역을 포위하도록 배치되며 상기 절연층의 상면에서 상기 절연층내 상기 반도체기판의 주표면으로 뻗는 구멍(51)을 형성하는 공정과, 상기 구멍에만 제2재료로된 충전층(1a)(101a)을 형성하는 공정과, 상기 충전층을 포위하는 영역에서 상기 절연층과 반도체기판의 절단에 의해 상기 소자형성영역을 포함하는 반도체소자를 분리하는 공정으로 구성된 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920021590A 1991-11-27 1992-11-17 반도체장치로서의 칩주변구조와 그 제조방법 KR960016772B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-312257 1991-11-27
JP3312257A JP2890380B2 (ja) 1991-11-27 1991-11-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR930011167A true KR930011167A (ko) 1993-06-23
KR960016772B1 KR960016772B1 (ko) 1996-12-20

Family

ID=18027064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920021590A KR960016772B1 (ko) 1991-11-27 1992-11-17 반도체장치로서의 칩주변구조와 그 제조방법

Country Status (6)

Country Link
US (2) US5945716A (ko)
JP (1) JP2890380B2 (ko)
KR (1) KR960016772B1 (ko)
DE (1) DE4239457C2 (ko)
IT (1) IT1255960B (ko)
TW (1) TW222711B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176688A (ja) * 1993-12-20 1995-07-14 Mitsubishi Electric Corp 半導体集積回路
US6184118B1 (en) * 1998-03-02 2001-02-06 United Microelectronics Corp. Method for preventing the peeling of the tungsten metal after the metal-etching process
JPH11340167A (ja) 1998-05-22 1999-12-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000269293A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 半導体装置
JP3548061B2 (ja) * 1999-10-13 2004-07-28 三洋電機株式会社 半導体装置の製造方法
US6610592B1 (en) * 2000-04-24 2003-08-26 Taiwan Semiconductor Manufacturing Company Method for integrating low-K materials in semiconductor fabrication
US6630746B1 (en) * 2000-05-09 2003-10-07 Motorola, Inc. Semiconductor device and method of making the same
JP2003197854A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品
JP4434606B2 (ja) 2003-03-27 2010-03-17 株式会社東芝 半導体装置、半導体装置の製造方法
JP2005109145A (ja) 2003-09-30 2005-04-21 Toshiba Corp 半導体装置
FR2893182B1 (fr) * 2005-11-10 2007-12-28 Atmel Grenoble Soc Par Actions Procede de decoupe de puces de circuit-integre sur substrat aminci
ITTO20100332A1 (it) * 2010-04-21 2011-10-22 St Microelectronics Srl Procedimento per la fabbricazione di piastrine semiconduttrici e piastrina semiconduttrice con trincea di protezione
JP2017028056A (ja) * 2015-07-21 2017-02-02 トヨタ自動車株式会社 半導体装置の製造方法
US10109599B2 (en) * 2016-12-21 2018-10-23 Globalfoundries Inc. Integrated circuit structure with continuous metal crack stop
KR102542621B1 (ko) * 2018-08-17 2023-06-15 삼성전자주식회사 반도체 장치
JP7443097B2 (ja) * 2020-03-09 2024-03-05 キオクシア株式会社 半導体ウェハおよび半導体チップ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392150A (en) * 1980-10-27 1983-07-05 National Semiconductor Corporation MOS Integrated circuit having refractory metal or metal silicide interconnect layer
JPS5776860A (en) * 1980-10-31 1982-05-14 Toshiba Corp Semiconductor device and its manufacture
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
JPS63127551A (ja) * 1986-11-17 1988-05-31 Toshiba Corp 半導体装置の製造方法
US4977439A (en) * 1987-04-03 1990-12-11 Esquivel Agerico L Buried multilevel interconnect system
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
JPH01186655A (ja) * 1988-01-14 1989-07-26 Fujitsu Ltd 半導体集積回路
JP2769331B2 (ja) * 1988-09-12 1998-06-25 株式会社日立製作所 半導体集積回路の製造方法
JPH02188942A (ja) * 1989-01-17 1990-07-25 Fujitsu Ltd 多層配線構造を備えた半導体装置の製造方法
JP2737979B2 (ja) * 1989-02-10 1998-04-08 三菱電機株式会社 半導体装置
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten

Also Published As

Publication number Publication date
JP2890380B2 (ja) 1999-05-10
IT1255960B (it) 1995-11-17
JPH05152433A (ja) 1993-06-18
US6211070B1 (en) 2001-04-03
DE4239457A1 (en) 1993-06-03
ITMI922707A1 (it) 1994-05-26
TW222711B (ko) 1994-04-21
KR960016772B1 (ko) 1996-12-20
DE4239457C2 (de) 1995-04-06
ITMI922707A0 (it) 1992-11-26
US5945716A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
KR930011167A (ko) 반도체장치로서의 칩주변 구조와 그 제조방법
CN101000915B (zh) 半导体装置及其制造方法
JPH0236071B2 (ko)
KR950021600A (ko) 반도체 집적회로장치 및 그 제조방법
US6303954B1 (en) Semiconductor device with a high-voltage component in semiconductor on insulator
US6476483B1 (en) Method and apparatus for cooling a silicon on insulator device
KR960019497A (ko) Soi 구조를 가지는 반도체장치 및 그의 제조방법
US7888738B2 (en) Method of forming a guard ring or contact to an SOI substrate
US6452234B1 (en) How to improve the ESD on SOI devices
KR960039222A (ko) 반도체장치 및 그 제조방법
JP3678423B2 (ja) 絶縁体における電荷蓄積に起因するフィールドインバージョンの抑制に関する構造
JPS5884461A (ja) 絶縁ゲ−ト型半導体装置
KR960036096A (ko) 반도체장치 및 그 제조방법
KR970067908A (ko) 반도체 집적회로장치 및 그 제조방법 및 논리회로
KR910003783A (ko) 반도체장치 및 그 제조방법
US7492009B2 (en) Semiconductor device having silicon on insulator structure and method of fabricating the same
GB2243485A (en) Semiconductor device contact pads
US6677676B1 (en) Semiconductor device having steady substrate potential
KR960026934A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법
US7195961B2 (en) SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure
US5160990A (en) MIS-FET with small chip area and high strength against static electricity
US5187558A (en) Stress reduction structure for a resin sealed semiconductor device
KR940009351B1 (ko) 반도체 칩의 에지 시일 및 그 제조방법
KR950010066A (ko) 박막배선을 갖는 반도체장치와 그의 제조방법
JPH0590492A (ja) 半導体集積回路とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 16

EXPY Expiration of term