JPS5884461A - 絶縁ゲ−ト型半導体装置 - Google Patents

絶縁ゲ−ト型半導体装置

Info

Publication number
JPS5884461A
JPS5884461A JP56181140A JP18114081A JPS5884461A JP S5884461 A JPS5884461 A JP S5884461A JP 56181140 A JP56181140 A JP 56181140A JP 18114081 A JP18114081 A JP 18114081A JP S5884461 A JPS5884461 A JP S5884461A
Authority
JP
Japan
Prior art keywords
source
gate
layer
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56181140A
Other languages
English (en)
Inventor
Hideshi Ito
伊藤　秀史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56181140A priority Critical patent/JPS5884461A/ja
Publication of JPS5884461A publication Critical patent/JPS5884461A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、特に縦形Ｍ０８ＦＥＴ素子とその
ゲート保護素子とを有する絶縁ゲート形牛導体装置に関
する。
パワー用縦形ＭＯ８ＦｈＴは例えば第１ｗＪＫ示すよう
に、Ｎ”ＮＩ！８ｉ基体１をドレインとし、とのＮ基体
表面の一部にＰ＠領域２を形成し、このＰ蓋領域２表面
の一部にＮ＋型領領域３設けてドレインとし、ソース・
ドレイン間のｐＨ［領域表面をチャネル部としてこの上
に絶縁膜（８ｉ０＠）４を介して多結晶８ｉゲート５を
設けた構造である。ＭＯ８ＦＦｌｉ’ｒを外部サージ電
圧から保護するための保護素子として従来は主としてＭ
ＯＳＦＥＴと同一基板中に設けられたＰＮＰ接合ダイオ
ードを用いていたが、基板がドレイン領域として動作す
る縦形ＭＯ８ＦＥＴの揚台には寄生トランジスタによる
サイリスタ動作を生じて破壊するなどの実用上の障害が
ある。このためこの−の保護素子をＭＯ８ＦＥＴ基板と
分離された絶縁膜上に設ける構造が提案されている。本
ｍ出１人においては、第１図、第２図に示すようにＭＯ
８ＦＥＴ基板の上に８　ｉ　Ｑ、膜６を介して多結晶Ｓ
ｉ層７（多結晶Ｓｉゲートを利用）を形成し、この多結
晶Ｓ１層７に不純物ａ択鉱散によりループ状の２層７ｍ
とこれに内側と外側で接するＮ＋層７ｂ、７Ｃを形成し
第３図に示すようにバック・ツウ・バック（ＮＰ−ＰＮ
接合）によるＭＯ＆、ＦＩｉｌＴ保■ダイオードを構成
していた。
この場合第２図に示すようＫＭＯ８ＦＥＴ基板上におい
【上記保護ダイオードの外側のＮ＋層７Ｃはソース８に
接続されるとともに内側のＮ＋層７ｂに多結晶８ｉゲー
）Ｇが一体に接続された形でＮ”ＰＮ＋Ｎ＋のループが
ＭＯＳ、ＦＢ’ｌ’基板の外周にそって形成される。こ
のような構造では保護ダイオードの基板に占める面積の
一合が大きいものとなり、基板面積を小さくしようとす
れば保護素子のＮ”ＰＮ＋接合接合体導体層細化しレイ
アウトが脂層となる欠点をさけられなかった。
本発明は上記した欠点を取り除くためになされたもので
あり、その目的は静電破壊防止に有利な縦形Ｍ０８ＦＥ
Ｔの提供にある。
第４図、第５図に本発明による保護ダイオード付き縦形
Ｍ０８ＦＥＴの原理的構造が示される。
同図において、１はＭＯＳＦＥＴのドレインとなるＮ１
１８ｉ基板、２はＰ廃鉱散層、３はＮｕｌｌ拡散ドレイ
ン、４はゲート絶縁膜となる薄い８ｉ（％膜、５は多結
晶８１ゲート、６はフィールド絶縁膜となる厚い８１０
．膜、であり、これらにより縦形Ｍ０８ＦＥＴが構成さ
れる。この絶縁膜６上にＭＯ８ＦＥＴ保護ダイオードと
なる多結晶ｓｉ層が形成される。この多結晶８１層は多
結晶８１ゲートと同じ工程で絶縁膜上に形成されるもの
であり第５図に示すように、ループ状に形成されたＰ型
拡散Ｓ１層７ａとこれと内側及び外側でＰＮ接合を介し
て隣接するＮ”ｌ［拡散Ｓｔ層７ｃ、７ｂとから成る。
このうち内側のＮ＋■拡散８叔層７ＣにはＡＪ配ｍｓが
コンタクトし、この人Ｊｆｌ！纏８は層間絶縁１１Ｉ９
、例えばＰ２Ｏ（ｌｊン・シリケート・ガラス）上を延
在してソース電極８と一体的に接続する。一方、外側の
Ｎ＋溜拡散８４層７ｂは多結晶８ｉゲートと一体的に結
合し、ゲート電極Ｇとして取出される。
このように本発明によれば、多結晶８轟層を使用するバ
ック・ツウ・バック保護ダイオードにおいてループ状Ｐ
ＮＩＩＩＩ！金に８まれた内側のＮ＋拡散領域７Ｃをソ
ース電極に接続し、外側のＮ＋拡散領域７ｂをゲート電
−に接続する構造であるため、保護ダイオードをＭＯ８
ＦＦｆＴの基板の任意の位置に形成することができ、こ
れまでのように基板周辺にそって細長いＮＰＮ接合を設
ける場合に比して大きさ、形状を自由に違ぶことができ
、レイアウトも極めて容易である。このような保護ダイ
オードをゲート・ソース間に並列に設けることで静電破
壊に対する有効に防止できる。又、本発明によれば保護
ダイオードのレイアウトが容易で無理な設計をしなくて
もよいから、歩留りが向上し、コスト低減を実現できる
。
本発明は多結晶８ｉゲートをもつ全てのＭＯＳＦＥＴ、
その他の構造のＭＯＳＦＥＴに適用できるものである。
【図面の簡単な説明】
第１図は本願出願人によるこれまでの保護ダイオード付
き縦形ＭＯ８ＦＥＴの一部断面り第２図は第１図の保護
ダイオード付きＭＯＳＦＥＴをモデル化した斜視図、第
３図は保護ダイオード付きＭＯＳＦＥＴの等価囲路図で
ある。［４図は本発明による保護ダイオード付き縦形Ｍ
０８ＦＥＴの一部断面図、第５図は第４図の保護ダイオ
ード付ｔＭＯ８ＦＥＴをモデル化した斜視図である。 ｌ・・・Ｎ掴Ｓｔ基板、２・・・Ｐ脂層、３・・・Ｎ＋
溜ソース、４・・・ゲート絶縁膜％　５・・・多結晶８
ｉゲート、６・７４−＃ド絶縁＠、７（７ａ、７ｂ、７
ｃ１−保護ダイオード、８・・・ＡＪ配線、９・・・層
間絶縁膜。 第　　１　　図 第　　２　　図 第　　５　　図

Claims (1)

    【特許請求の範囲】
  1. １、第１導電湯牛導体基体をドレインとし、１１１半導
    体基体表面の一部に第２１１１１ｉｌ領域を形成してこ
    の第２導電型領域表面の一部に第１導電層領域を設けて
    ソースとし、ソース・ドレイン間の第２導電飄領域上に
    絶縁膜を介して設けた半導体層をゲート電極とし、この
    ゲートへの電圧によって上記第２導電型領域表面のソー
    ス・ドレイン電流を制御する電界効果半導体素子と、こ
    の半導体素子のゲート電極に対する保護素子とを有する
    絶縁ゲート形半導体装置であって、前記保護素子は前記
    基体上に絶縁膜を介して設けられた半導体層中の一部に
    設けられ、ループ状の一＊ｔｉｉｔ不純物導入層とこれ
    と内側及び外側とでＰＮ接合を介して隣接する他の導電
    製不純物導入層とからなり、内側の不純物導入層は前記
    ソースに電気的に接続され、外側の不純物導入層は前記
    半導体ゲートと一体に接続されたことを特徴とする絶縁
    ゲート形半導体装１゜
JP56181140A 1981-11-13 1981-11-13 絶縁ゲ−ト型半導体装置 Pending JPS5884461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56181140A JPS5884461A (ja) 1981-11-13 1981-11-13 絶縁ゲ−ト型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56181140A JPS5884461A (ja) 1981-11-13 1981-11-13 絶縁ゲ−ト型半導体装置

Publications (1)

Publication Number Publication Date
JPS5884461A true JPS5884461A (ja) 1983-05-20

Family

ID=16095583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56181140A Pending JPS5884461A (ja) 1981-11-13 1981-11-13 絶縁ゲ−ト型半導体装置

Country Status (1)

Country Link
JP (1) JPS5884461A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229866A (ja) * 1985-11-29 1987-10-08 Nippon Denso Co Ltd 半導体装置
JPS63129671A (ja) * 1986-11-12 1988-06-02 シリコニックス・インコーポレイテッド 垂直ｄｍｏｓセル構造
EP0322860A2 (en) * 1987-12-28 1989-07-05 Fuji Electric Co., Ltd. Insulated gate semiconductor device
JPH0218968A (ja) * 1988-07-06 1990-01-23 Nec Corp 縦型ｍｏｓ電界効果トランジスタ
US4963970A (en) * 1987-11-06 1990-10-16 Nissan Motor Company, Limited Vertical MOSFET device having protector
US5502338A (en) * 1992-04-30 1996-03-26 Hitachi, Ltd. Power transistor device having collector voltage clamped to stable level over wide temperature range
WO2001067520A1 (en) * 2000-03-06 2001-09-13 Rohm Co., Ltd. Semiconductor device
JP2007142087A (ja) * 2005-11-17 2007-06-07 Nec Electronics Corp 半導体装置
JP2015018950A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
JP2015035616A (ja) * 2014-10-10 2015-02-19 ローム株式会社 半導体素子

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229866A (ja) * 1985-11-29 1987-10-08 Nippon Denso Co Ltd 半導体装置
JPS63129671A (ja) * 1986-11-12 1988-06-02 シリコニックス・インコーポレイテッド 垂直ｄｍｏｓセル構造
US4963970A (en) * 1987-11-06 1990-10-16 Nissan Motor Company, Limited Vertical MOSFET device having protector
EP0322860B1 (en) * 1987-12-28 1996-09-11 Fuji Electric Co., Ltd. Insulated gate semiconductor device
EP0322860A2 (en) * 1987-12-28 1989-07-05 Fuji Electric Co., Ltd. Insulated gate semiconductor device
US5012313A (en) * 1987-12-28 1991-04-30 Fuji Electric Co., Ltd. Insulated gate semiconductor device
JPH0218968A (ja) * 1988-07-06 1990-01-23 Nec Corp 縦型ｍｏｓ電界効果トランジスタ
US5502338A (en) * 1992-04-30 1996-03-26 Hitachi, Ltd. Power transistor device having collector voltage clamped to stable level over wide temperature range
WO2001067520A1 (en) * 2000-03-06 2001-09-13 Rohm Co., Ltd. Semiconductor device
JP2001326354A (ja) * 2000-03-06 2001-11-22 Rohm Co Ltd 半導体装置
JP2007142087A (ja) * 2005-11-17 2007-06-07 Nec Electronics Corp 半導体装置
JP2015018950A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
JP2015035616A (ja) * 2014-10-10 2015-02-19 ローム株式会社 半導体素子

Similar Documents

Publication Publication Date Title
US4589004A (en) Semiconductor device monolithically comprising a V-MOSFET and bipolar transistor isolated from each other
JP3041043B2 (ja) パワーｍｏｓｆｅｔトランジスタ回路
US4779123A (en) Insulated gate transistor array
JP2002373989A (ja) 半導体装置
US10504891B2 (en) Semiconductor device and a manufacturing method therefor
JPS5884461A (ja) 絶縁ゲ−ト型半導体装置
JPH0923017A (ja) Ｓｏｉ入力保護回路
KR930011167A (ko) 반도체장치로서의 칩주변 구조와 그 제조방법
US6452234B1 (en) How to improve the ESD on SOI devices
JP3311166B2 (ja) 絶縁ゲート型半導体装置
JPS5887873A (ja) 絶縁ゲ−ト形半導体装置
JP3706446B2 (ja) 保護回路付きｍｏｓ電界効果型トランジスタ
JPH02110976A (ja) 絶縁ゲート型半導体装置
JPH0393265A (ja) 半導体集積回路
JPH07105495B2 (ja) 絶縁ゲート型半導体装置
JPH08172190A (ja) 半導体装置
JPS627160A (ja) 半導体装置
JP2629426B2 (ja) ２重拡散型ｍｉｓｆｅｔを備えた半導体装置及びその製造方法
JPH02192170A (ja) 半導体素子
JP2917687B2 (ja) 縦型電界効果トランジスタ
JPH0669510A (ja) 高耐圧半導体装置
JPH05235086A (ja) 半導体集積回路装置
JPS59130442A (ja) 半導体装置の製造方法
JPH03203380A (ja) 縦型ｍｏｓ電界効果トランジスタの保護装置
JPH0629538A (ja) 半導体装置