JP2000269293A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000269293A JP2000269293A JP11074483A JP7448399A JP2000269293A JP 2000269293 A JP2000269293 A JP 2000269293A JP 11074483 A JP11074483 A JP 11074483A JP 7448399 A JP7448399 A JP 7448399A JP 2000269293 A JP2000269293 A JP 2000269293A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- substrate
- semiconductor device
- pattern
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 abstract description 25
- 238000012544 monitoring process Methods 0.000 abstract description 15
- 239000011229 interlayer Substances 0.000 description 21
- 239000004020 conductor Substances 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100325793 Arabidopsis thaliana BCA2 gene Proteins 0.000 description 1
- 102100033041 Carbonic anhydrase 13 Human genes 0.000 description 1
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 1
- 101000867860 Homo sapiens Carbonic anhydrase 13 Proteins 0.000 description 1
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
ーンを、基板上に、不要に面積を占有することがないよ
うに形成する。 【解決手段】 半導体基板上において、モニタパターン
を、基板上に形成されるボンディングパッドの直下に形
成する。
Description
係り、特に様々なマークパターンあるいはモニタパター
ンを有する半導体装置に関する。
した半導体集積回路では、製造工程中において、位置合
わせ、あるいは位置ずれの検出等の目的で、半導体基板
上に様々なマークパターンやモニタパターンが形成され
る。これらのモニタパターンは最終的な半導体集積回路
の動作には必要ないので、不必要に半導体集積回路の面
積を占有することがないように、半導体基板表面におい
て個々の半導体集積回路を画成するダイシングライン上
に形成されるのが一般的であった。このような、ダイシ
ングライン上のパターンは、半導体基板を個々の半導体
集積回路に分割するスクライブ工程の際に除去される。
の非常に大きい、いわゆるサブミクロンあるいはサブハ
ーフミクロン、さらにはサブクォーターミクロンと呼ば
れる超微細化半導体集積回路装置の製造に当たっては、
従来行われていた位置合わせや位置ずれの検出に対する
要求がより厳しくなるのみならず、パターン寸法の制
御、エッチングの制御、化学機械研磨(CMP)工程の
制御、膜質のモニタ、短絡の検出、コンタクト抵抗のモ
ニタ、トランジスタ特性のモニタ、集積回路特性のモニ
タ等、より多くのパラメータについて、より高精度な検
出と制御が要求されるようになる。
て多くのパラメータを制御しようとすると、対応して半
導体基板上に形成する必要のあるマークパターンやモニ
タパターンの種類が非常に増大してしまう。このため、
従来のようにダイシングライン上にこれらのモニタパタ
ーンを形成しようとしても、ダイシングライン上の一の
パターンにとって好ましい位置に他のパターンが形成さ
れてしまい、その近傍に前記一のパターンを形成する余
裕がない等の問題が生じることがある。かかるパターン
を半導体集積回路領域内に形成することも可能ではある
が、その場合には素子形成に使える半導体集積回路領域
の面積が、その分だけ減少してしまう。また、ダイシン
グラインは一般に半導体基板表面において溝を形成して
いることが多く、このためレジスト膜あるいは絶縁膜等
の厚さがダイシングライン上と実際に半導体装置が形成
される基板表面上とで異なってしまい、半導体集積回路
の製造工程を、所望の精度で制御できない場合がある。
導体装置を提供することを概括的課題とする。本発明の
より具体的な課題は、多数のパターンを配置でき、かか
るパターンを使って高い精度で製造工程を制御できる半
導体装置を提供することにある。
を、請求項1に記載したように、基板と、前記基板上に
形成された活性素子と、前記基板上に形成されたボンデ
ィングパッドと、前記基板上、前記ボンディングパッド
の下に、前記ボンディングパッドにより覆われるように
形成されたマーク領域とを備えたことを特徴とする半導
体装置により、または請求項2に記載したように、前記
ボンディングパッドは、その下の前記マーク領域に対し
て電気的に絶縁されていることを特徴とする請求項1記
載の半導体装置により、または請求項3に記載したよう
に、前記マーク領域は、前記活性素子から分離している
パターンを含むことを特徴とする請求項1記載の半導体
装置により、または請求項4に記載したように、前記ボ
ンディングパッドは、前記マーク領域の外形に対応した
形状を有することを特徴とする請求項1記載の半導体装
置により、または請求項5に記載したように、前記ボン
ディングパッドとこれに対応する前記マーク領域とは、
前記基板上の、前記活性素子が形成される素子領域に形
成されることを特徴とする請求項1〜4のうち、いずれ
か一項記載の半導体装置により、または請求項6に記載
したように、前記ボンディングパッドとこれに対応する
前記マーク領域とは、前記基板上のダイシングラインに
形成されることを特徴とする請求項1〜4のうち、いず
れか一項記載の半導体装置により、または請求項7に記
載したように、基板と、前記基板上に形成された活性素
子と、前記基板上に形成されたボンディングパッドと、
前記基板上、前記ボンディングパッドの下に、前記ボン
ディングパッドにより覆われるように形成されたモニタ
領域とを備えたことを特徴とする半導体装置により、ま
たは請求項8に記載したように、前記ボンディングパッ
ドに隣接して、前記モニタ領域に電気的に接続された別
のボンディングパッドが形成され、前記別のボンディン
グパッドの下には、別のモニタ領域が形成されることを
特徴とする請求項7記載の半導体装置。により、解決す
る。 [作用]図1(A),(B)は、本発明の原理を説明す
る。
においては、一般に活性素子10Aを形成された半導体
基板10上に多数のボンディングパッド11が形成され
るが、本発明においては、前記ボンディングパッド11
の下にマークパターンやモニタパターン12が形成され
る。マークパターンは、前記半導体装置の製造工程にお
いて、様々な位置合わせに使われるアラインメントマー
クを含み、一方モニタパターンは前記半導体装置の製造
工程をモニタするモニタ領域として形成される。パター
ン12は、その目的に応じて導体パターンである場合も
あれば絶縁パターンである場合もあり、単なる絶縁層で
ある場合もある。かかるパターン12を使って製造工程
を制御することにより、半導体装置の製造歩留まりを最
大化し、また製造効率を最大化することができる。その
際、このようにパターン12を前記ボンディングパッド
11の直下に形成することで、基板10上の領域がパタ
ーン12により占有されることがなくなり、仮りにパタ
ーン12を基板10の素子形成領域ないしチップ領域に
形成したとしても、活性素子を形成するために領域が減
少することはない。このため、本発明によれば、パター
ンがダイシングラインに収まりきらない場合でも、基板
10のチップ領域をパターン12のために使うことがで
きる。特にパターン12を基板10のチップ領域に形成
した場合、チップ領域はダイシングラインのように溝に
なっていないので、実際の製造状態により近い状態を把
握することが可能になる。
ーン12が外部にコンタクトを引き出す必要のある種類
のもの、例えば短絡検出パターンである場合には、前記
ボンディングパッド11に隣接して別のボンディングパ
ッド11A,11Bを形成し、これを前記パターン12
にコンタクトホール11a,11bにおいて接続する。
このような場合でも、前記ボンディングパッド11A,
11Bの下に別のパターン12A,12Bを配置するこ
とができる。ただし、パターン12Aはボンディングパ
ッド11Aとは電気的に接続されることはなく、またパ
ターン12Bもその上のボンディングパッド11Bに電
気的に接続されることはない。図1(B)の構成は、例
えばダイシングライン上に設けてもよい。
面を有効に利用してパターンを形成することができ、こ
のため製造工程において多数のパラメータを把握する必
要のある超微細化半導体集積回路の製造において特に有
用である。
(B)は、本発明の第1実施例による、アラインメント
マーク22を含んだ半導体装置100の構成を示す。た
だし、図2(A)は平面図を、また図2(B)は断面図
を示す。
マーク22は導体パターン22Aの周期的繰り返しより
なり、Si基板21(図2(B)参照)上にダイシング
ライン20Xで画成されたチップ領域20上に形成され
る。前記アラインメントマーク22は回折格子を形成
し、Si基板21上の導体層、絶縁層あるいは半導体層
のパターニングの際、ステッパを位置決めするのに使わ
れる。
板21上にはゲート電極30が形成され、さらに前記基
板21中には前記ゲート電極30に隣接して拡散領域2
1Aが形成される。前記Si基板21上には層間絶縁膜
37が前記ゲート電極30を覆うように形成され、前記
層間絶縁膜37中には前記拡散領域21Aを露出するコ
ンタクトホール27Aが形成される。前記コンタクトホ
ール27Aは導体プラグ31により埋められる。
上には前記ゲート電極30と同時に前記アラインメント
マーク22が、前記ゲート電極30と同一の材料により
形成される。さらに、前記層間絶縁膜27上には、前記
アラインメントマーク22を覆うようにボンディングパ
ッド24が形成され、前記ボンディングパッド24上に
はボンディングワイヤ29が接続される。ただし、前記
ボンディングパッド24を形成する工程は、ステッパ中
において前記アラインメントマーク22を使って基板2
1を位置決めし、例えばコンタクトホール27Aを形成
する等のパターニング工程を行なった後で実行される。
インメントマーク22がボンディングパッド24の下に
配設されるため、アラインメントマークがチップ領域を
不要に占有することがない。前記アラインメントマーク
22と前記ボンディングパッド24とは前記層間絶縁膜
27で隔てられており、電気的に接続されることはな
い。 [第2実施例]図3(A),(B)は、本発明の第2実
施例による、位置ずれ検査マークを含んだ半導体装置2
00の構成を示す。ただし、図3(A)は位置ずれ検査
マークの平面図を、また図3(B)は半導体装置の断面
図を示す。図3(A),(B)中、先に説明した部分に
は同一の参照符号を付し、説明を省略する。
導体装置は前記Si基板21上に前記ゲート電極30と
同時に形成された親マーク32を含み、前記親マーク3
2は前記ゲート電極30と同様に、前記層間絶縁膜27
により覆われる。さらに、前記層間絶縁膜27中には、
前記コンタクトホール27Aと同時に、前記基板21を
露出するコンタクトホール33A,33Bが、子マーク
33として形成される。図示の例では、図2(A)の平
面図に示すように前記親マーク32は前記子マーク33
を連続して囲むように形成される。そこで、前記親マー
ク32に対する子マーク33の位置関係を検出すること
により、ゲート電極30に対するコンタクトホール27
Aの位置ずれが検出される。
された試料については、さらに前記基板21上に前記コ
ンタクトホール33Aおよび33Bを埋めるように、S
OGあるいは低融点ガラスのような平坦化層間絶縁膜3
4が堆積され、前記層間絶縁膜34上に前記位置ずれ検
出マークを覆うようにボンディングパッド24が形成さ
れる。前記ボンディングパッド24上には、ボンディン
グワイヤ29が、先の実施例と同様にワイヤボンディン
グされる。
ークが前記ボンディングパッド24の直下に形成される
ため、基板21上のチップ領域が前記位置ずれ検査マー
クにより不要に占有されることがない。 [第3実施例]図4は、本発明の第3実施例による半導
体装置300の構成を示す。ただし図中、先に説明した
部分には同一の参照符号を付し、説明を省略する。
は先に説明した半導体装置200の一変形例であり、前
記Si基板21を覆う層間絶縁膜27上に前記親マーク
32が、図示を省略した導体パターンと同時に形成され
る。半導体装置300の場合、前記親マーク32は層間
絶縁膜34により覆われ、前記子マーク33A,33B
は前記層間絶縁膜34中に、他のコンタクトホールと同
時に形成される。
3Bを形成してもSi基板21が露出されることはない
ため、前記ボンディングパッド24は、前記親マーク3
2および子マーク33A,33Bを使った位置ずれ検出
の後、前記層間絶縁膜34上に直接に、前記子マーク3
3A,33Bを埋めるように形成される。図4の構成で
は、このようにボンディングパッド24が前記子マーク
33A,33Bを埋める構成であるため、前記ボンディ
ングパッド24の表面に、前記子マーク33A,33B
に対応した凹部が形成される。
ッド24が位置ずれ検出マークに電気的にコンタクトす
ることがない。また位置ずれ検出マークは前記ボンディ
ングパッド24の直下に形成されるため、Si基板21
上のチップ領域が前記位置ずれ検出マークにより不要に
占有されてしまうことがない。 [第4実施例]図5(A),(B)は、ゲート寸法モニ
タ用パターン38を有する半導体装置400の構成を示
す。ただし、図5(A)は前記ゲート寸法モニタ用パタ
ーン38の平面図を、また図5(B)は半導体装置40
0の断面図を示す。図中、先に説明した部分には同一の
参照符号を付し、説明を省略する。
パターン38はL字型形状を有し、前記Si基板21上
に、前記ゲート電極30と同様なゲート電極パターン
(図示せず)と同時に形成される。前記モニタパターン
38は前記層間絶縁膜27により覆われ、前記層間絶縁
膜27上には、前記モニタパターン38を覆うように、
ボンディングパッド24が形成される。前記ボンディン
グパッド24は、図5(A)の平面図に示すように、前
記モニタパターン38と同様な寸法を有する。
38は前記ボンディングパッド24と電気的に絶縁され
ており、またボンディングパッド24の直下に形成され
るため基板21のチップ領域を不要に占有することがな
い。 [第5実施例]図6(A),(B)は、本発明の第5実
施例による、絶縁膜のエッチング制御用モニタパターン
を有する半導体装置500の製造工程を示す。
表面が絶縁膜40により覆われており、前記絶縁膜40
上には開口部41Aおよび41Bを有するレジストパタ
ーン41が形成される。ただし、前記開口部41Aは前
記絶縁膜40中に形成したい凹部に対応するのに対し、
前記開口部41Bは前記凹部を形成するエッチング工程
をモニタするためのものである。前記レジストパターン
41をマスクとして前記絶縁膜40をエッチングするこ
とにより、前記絶縁膜40中には所望の凹部40Aとモ
ニタパターンを構成する凹部40Bとが同時に形成され
る。
記レジストパターン41を除去し、さらに前記凹部40
Bを光ビームにより照射する。前記凹部40Bで反射さ
れた光ビームの強度は、前記凹部40Bの深さ、換言す
ると凹部40Bにおける絶縁膜40の残膜厚により変化
するため、かかる反射光強度から前記凹部40B、従っ
て前記凹部40Aの深さを求めることができる。
と、前記凹部40Bは図6(B)に示すように前記絶縁
膜40上に堆積した層間絶縁膜42により覆われ、さら
に前記層間絶縁膜42上に、前記凹部40Bに対応して
前記ボンディングパッド24が、前記凹部40Bを覆う
ように形成される。本実施例では、モニタパターンが先
の実施例のような導体パターンではなく、絶縁膜中に形
成された凹部になるが、このような場合でも、本発明に
よれば、モニタパターンを前記ボンディングパッド24
の直下に形成することにより、モニタパターンが半導体
基板のチップ領域を不要に占有することがなくなる。前
記モニタパターンは、本実施例の場合、絶縁膜40中に
形成された凹部40Bであるため、前記モニタパターン
が前記ボンディングパッドに電気的に接続されることは
ない。 [第6実施例]図7(A),(B)は、本発明の第6実
施例による半導体装置600の製造工程を示す。
1表面には前記ゲート電極30を含む導体パターン30
Aが形成されており、前記導体パターン30Aは前記基
板21上に形成された層間絶縁膜44により覆われる。
本実施例は、前記層間絶縁膜44を化学機械研磨(CM
P)工程により平坦化し、膜厚を所望値まで減少させる
ものであるが、その際前記導体パターン30Aが形成さ
れていない領域44Aに光ビームを照射することによ
り、前記層間絶縁膜44の厚さを求める。
(B)の工程において、前記層間絶縁膜44上に、前記
領域44Aを覆うようにボンディングパッド24が形成
される。この実施例では前記領域44Aにおける層間絶
縁膜44自体が膜厚モニタパターンとして使われる。 [第7実施例]図8(A),(B)は、本発明の第7実
施例による半導体装置700の製造工程を示す。ただし
図中、先に説明した部分には同一の参照符号を付し、説
明を省略する。
にはゲート電極30を含む導体パターン30Aを覆うよ
うにSiO2 等よりなる下地膜45が形成され、前記下
地膜45上には膜質を測定したい膜46が形成される。
さらに、図8(A)の工程では、前記膜46の膜質が、
前記導体パターン30Aを含まない、平坦な領域47に
おいて複素屈折率あるいは反射率を測定することにより
求められ、図8(B)の工程において前記膜46を除去
した後、前記領域47上にボンディングパッド24を形
成する。ボンディングパッド24上には、ボンディング
ワイヤ29がワイヤボンディングにより接続される。 [第8実施例]図9は、本発明の第8実施例による半導
体装置800の構成を示す平面図である。
ングライン51は一対の耐湿ガードリング74により画
成されており、前記ダイシングライン51上には櫛型電
極54および55よりなる短絡モニタ回路が形成され、
前記短絡モニタ回路は絶縁膜(図示せず)により覆われ
る。前記櫛型電極54は、前記絶縁膜中に形成されたコ
ンタクトホール54Aを介して前記絶縁膜上に形成され
たパッド電極56に接続され、また前記櫛型電極55は
前記絶縁膜中のコンタクトホール55Aを介して前記絶
縁膜上のパッド電極58に接続される。
性領域61と、前記活性領域を横断するゲート電極と、
前記ゲート電極の一方の側において前記活性領域61を
構成する拡散領域にコンタクトする引き出し電極63
と、前記ゲート電極の他方の側において前記活性領域6
1を構成する別の拡散領域にコンタクトする引き出し電
極64とよりなる特性モニタ用トランジスタが形成され
ており、前記引き出し電極63は、前記絶縁膜中のコン
タクトホール63Aを介して、前記絶縁膜上に前記短絡
モニタ回路を覆うように形成されたパッド電極57に電
気的に接続される。
絶縁膜中に形成されたコンタクトホール64Aを介して
前記絶縁膜上に、前記パッド電極58に隣接して形成さ
れた電極パッド59に接続される。また、前記ゲート電
極62は、前記絶縁膜中に形成されたコンタクトホール
62Aを介して前記絶縁膜上に、前記パッド電極59に
隣接して形成された電極パッド60に接続される。
電極パッド56〜60にコンタクトピンを立てることに
より、前記トランジスタの特性をモニタすることができ
る。本実施例では、一の電極パッドの下に別の電極パッ
ドに接続されるパターンを形成することにより、様々な
モニタ用回路をダイシングライン51に、効率よく配置
することができる。 [第9実施例]図10は、本発明の第9実施例による半
導体装置900の構成を示す。ただし図10中、先に説
明した部分には同一の参照符号を付し、説明を省略す
る。
先に説明した半導体装置800の一変形例であり、前記
短絡モニタ回路が前記耐湿ガードリング74の内側の素
子形成領域ないしチップ領域に形成されている。その
際、前記短絡モニタ回路は前記チップ領域上に形成され
たボンディングパッド71の直下に形成されており、コ
ンタクトホール54Aを介して前記ダイシングライン5
1に形成された電極パッド72に、またコンタクトホー
ル55Aを介して前記ダイシングライン51に形成され
た電極パッド73に接続される。
前記ボンディングパッド71の直下に形成することによ
り、前記短絡モニタ回路によりチップ領域を不要に占有
することがなくなり、多数のかかるモニタ回路をチップ
領域に効率的に配置することが可能になる。また、モニ
タ回路をチップ領域に形成することにより、実際に製造
される半導体素子のより実態に近い状態において所望の
モニタリングを行なうことが可能になる。
形例を示す。図11を参照するに、本実施例では前記チ
ップ領域に複数の短絡モニタ回路が並列に接続され、前
記ダイシングライン51上に形成された電極パッド72
および73に電気的に接続される。また、各々のモニタ
回路上にはボンディングパッド52が形成されている。
を使うことにより、短絡の検出をより広い領域で行なう
ことが可能になる。
よれば、マークパターンやモニタパターンをボンディン
グパッドの直下に形成することにより、これらのマーク
パターンやモニタパターンが基板の面積を不要に占有す
ることを回避できる。また、本発明ではモニタ回路をチ
ップ領域に形成できるため、半導体装置の製造工程を、
より実態に近い状態でモニタすることが可能になる。
る。
半導体装置の構成を示す図である。
半導体装置の構成を示す図である。
示す図である。
半導体装置の構成を示す図である。
半導体装置の製造工程を示す図である。
半導体装置の製造工程を示す図である。
半導体装置の製造工程を示す図である。
示す図である。
を示す図である。
る。
ホール 56,57,58,58,60,72,73 電極パッ
ド 61 活性領域 62 ゲート電極 63,64 引き出し電極 71 ボンディングパッド 100,200,300,400,500,600,7
00,800,900半導体装置
Claims (8)
- 【請求項1】 基板と、 前記基板上に形成された活性素子と、 前記基板上に形成されたボンディングパッドと、 前記基板上、前記ボンディングパッドの下に、前記ボン
ディングパッドにより覆われるように形成されたマーク
領域とを備えたことを特徴とする半導体装置。 - 【請求項2】 前記ボンディングパッドは、その下の前
記マーク領域に対して電気的に絶縁されていることを特
徴とする請求項1記載の半導体装置。 - 【請求項3】 前記マーク領域は、前記活性素子から分
離しているパターンを含むことを特徴とする請求項1記
載の半導体装置。 - 【請求項4】 前記ボンディングパッドは、前記マーク
領域の外形に対応した形状を有することを特徴とする請
求項1記載の半導体装置。 - 【請求項5】 前記ボンディングパッドとこれに対応す
る前記マーク領域とは、前記基板上の、前記活性素子が
形成される素子領域に形成されることを特徴とする請求
項1〜4のうち、いずれか一項記載の半導体装置。 - 【請求項6】 前記ボンディングパッドとこれに対応す
る前記マーク領域とは、前記基板上のダイシングライン
に形成されることを特徴とする請求項1〜4のうち、い
ずれか一項記載の半導体装置。 - 【請求項7】 基板と、 前記基板上に形成された活性素子と、 前記基板上に形成されたボンディングパッドと、 前記基板上、前記ボンディングパッドの下に、前記ボン
ディングパッドにより覆われるように形成されたモニタ
領域とを備えたことを特徴とする半導体装置。 - 【請求項8】 前記ボンディングパッドに隣接して、前
記モニタ領域に電気的に接続された別のボンディングパ
ッドが形成され、前記別のボンディングパッドの下に
は、別のモニタ領域が形成されることを特徴とする請求
項7記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11074483A JP2000269293A (ja) | 1999-03-18 | 1999-03-18 | 半導体装置 |
TW088117722A TW424290B (en) | 1999-03-18 | 1999-10-13 | Semiconductor device having a bonding pad |
US09/427,925 US6555922B1 (en) | 1999-03-18 | 1999-10-27 | IC bonding pad combined with mark or monitor |
KR1019990047469A KR100583652B1 (ko) | 1999-03-18 | 1999-10-29 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11074483A JP2000269293A (ja) | 1999-03-18 | 1999-03-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000269293A true JP2000269293A (ja) | 2000-09-29 |
Family
ID=13548583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11074483A Pending JP2000269293A (ja) | 1999-03-18 | 1999-03-18 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6555922B1 (ja) |
JP (1) | JP2000269293A (ja) |
KR (1) | KR100583652B1 (ja) |
TW (1) | TW424290B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2380060A (en) * | 2001-04-12 | 2003-03-26 | Nec Corp | Semiconductor device having TEG elements |
JP2006120962A (ja) * | 2004-10-25 | 2006-05-11 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2016152299A (ja) * | 2015-02-17 | 2016-08-22 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW531776B (en) * | 2002-03-21 | 2003-05-11 | Nanya Technology Corp | Metal pad structure suitable for connection pad and inspection pad |
JP3768932B2 (ja) * | 2002-07-18 | 2006-04-19 | 松下電器産業株式会社 | 電子デバイスの製造方法 |
DE10324052B4 (de) * | 2003-05-27 | 2007-06-28 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterspeichers mit Charge-Trapping-Speicherzellen |
JP4564417B2 (ja) * | 2005-07-19 | 2010-10-20 | 富士通セミコンダクター株式会社 | 半導体装置及び短絡検出方法 |
JP4671814B2 (ja) * | 2005-09-02 | 2011-04-20 | パナソニック株式会社 | 半導体装置 |
ITMI20111568A1 (it) * | 2011-08-31 | 2013-03-01 | St Microelectronics Srl | Struttura di monitoraggio di un pad di connessione e relativo metodo di rilevazione di alterazioni significative |
US11551777B2 (en) | 2019-08-09 | 2023-01-10 | Micron Technology, Inc. | Apparatus with circuit-locating mechanism |
KR20220033591A (ko) * | 2020-09-08 | 2022-03-17 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4381201A (en) * | 1980-03-11 | 1983-04-26 | Fujitsu Limited | Method for production of semiconductor devices |
JPS60211941A (ja) | 1984-04-06 | 1985-10-24 | Nippon Kogaku Kk <Nikon> | 露光方法 |
JPS61174659A (ja) * | 1985-01-29 | 1986-08-06 | Nec Corp | 半導体装置 |
US5220199A (en) * | 1988-09-13 | 1993-06-15 | Hitachi, Ltd. | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate |
JPH02106968A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 半導体集積回路装置及びその形成方法 |
US5414297A (en) * | 1989-04-13 | 1995-05-09 | Seiko Epson Corporation | Semiconductor device chip with interlayer insulating film covering the scribe lines |
JPH04196552A (ja) * | 1990-11-28 | 1992-07-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2550248B2 (ja) * | 1991-10-14 | 1996-11-06 | 株式会社東芝 | 半導体集積回路装置およびその製造方法 |
JP2890380B2 (ja) * | 1991-11-27 | 1999-05-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5404047A (en) * | 1992-07-17 | 1995-04-04 | Lsi Logic Corporation | Semiconductor die having a high density array of composite bond pads |
EP0637840A1 (en) * | 1993-08-05 | 1995-02-08 | AT&T Corp. | Integrated circuit with active devices under bond pads |
JPH08111419A (ja) | 1994-10-07 | 1996-04-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5742468A (en) * | 1994-10-24 | 1998-04-21 | Olympus Optical Co., Ltd. | Electric charge generator for use in an apparatus for producing an electrostatic latent image |
JPH0982746A (ja) * | 1995-09-08 | 1997-03-28 | Sony Corp | 半導体装置 |
JP3457123B2 (ja) * | 1995-12-07 | 2003-10-14 | 株式会社リコー | 半導体装置 |
JP3157715B2 (ja) | 1996-05-30 | 2001-04-16 | 山形日本電気株式会社 | 半導体集積回路 |
JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
US6232662B1 (en) * | 1998-07-14 | 2001-05-15 | Texas Instruments Incorporated | System and method for bonding over active integrated circuits |
-
1999
- 1999-03-18 JP JP11074483A patent/JP2000269293A/ja active Pending
- 1999-10-13 TW TW088117722A patent/TW424290B/zh not_active IP Right Cessation
- 1999-10-27 US US09/427,925 patent/US6555922B1/en not_active Expired - Fee Related
- 1999-10-29 KR KR1019990047469A patent/KR100583652B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2380060A (en) * | 2001-04-12 | 2003-03-26 | Nec Corp | Semiconductor device having TEG elements |
JP2006120962A (ja) * | 2004-10-25 | 2006-05-11 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2016152299A (ja) * | 2015-02-17 | 2016-08-22 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
KR20000062146A (ko) | 2000-10-25 |
KR100583652B1 (ko) | 2006-05-26 |
US6555922B1 (en) | 2003-04-29 |
TW424290B (en) | 2001-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4740485A (en) | Method for forming a fuse | |
JP4212667B2 (ja) | 圧力センサおよび電気化学的センサを組み合わせたセンサの製造方法 | |
KR920004654B1 (ko) | 주문된 집적회로의 제조방법 | |
US6531709B1 (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
JP2000269293A (ja) | 半導体装置 | |
KR20010112104A (ko) | 반도체장치 및 그 제조방법 | |
KR101043832B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100422292B1 (ko) | 금속상부레벨의퓨즈,집적회로제조방법및집적회로상의퓨즈트리밍방법 | |
US11345590B2 (en) | Semiconductor sensor and method of manufacturing the same | |
KR20010021782A (ko) | 반도체 디바이스와 그 제조 방법 | |
KR100356014B1 (ko) | 정렬 마크 제조 방법 | |
KR20050085106A (ko) | 금속층 위의 캡 형성 | |
KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
KR100480590B1 (ko) | 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법 | |
JPS6214095B2 (ja) | ||
KR100192578B1 (ko) | 비아 저항 체크 패턴 형성 방법 | |
KR100252761B1 (ko) | 게이트선폭 측정방법 | |
KR20020002734A (ko) | 콘택저항 측정용 테스트 패턴 및 그의 제조 방법 | |
JP3641348B2 (ja) | 半導体装置の製法 | |
JPH05129306A (ja) | 半導体装置の製造方法 | |
JPH07273097A (ja) | ドライエッチング方法 | |
KR20000037990A (ko) | 반도체 메모리의 퓨즈 제조방법 | |
KR20070013465A (ko) | 반도체 소자의 형성 방법 | |
KR20000001881A (ko) | 반도체장치의 패드 및 이의 제조방법 | |
JPH04334010A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |