JP3157715B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3157715B2 JP3157715B2 JP13716296A JP13716296A JP3157715B2 JP 3157715 B2 JP3157715 B2 JP 3157715B2 JP 13716296 A JP13716296 A JP 13716296A JP 13716296 A JP13716296 A JP 13716296A JP 3157715 B2 JP3157715 B2 JP 3157715B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- integrated circuit
- semiconductor integrated
- bonding
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【0001】
【発明の属する技術分野】本発明は半導体集積回路に関
し、特にテスト用素子を有する半導体集積回路に関す
る。
し、特にテスト用素子を有する半導体集積回路に関す
る。
【0002】
【従来の技術】一般に半導体集積回路においては、図4
に示されているように、各半導体チップ中に形成される
個々の各半導体素子の電気的特性をモニタするために、
それぞれの各半導体チップ毎に、TEG(テスト・エレ
メント・グループ)パターン領域20を配置し、TEG
パターン領域20内にモニタ装置用素子構造を組み込む
のが通常の態様である(例えば特開平4−365347
号公報)。ここで、図4中、符号22は半導体チップ中
に形成される各素子と同じ構造のテスト用トランジスタ
を示しており、この場合は、3端子を有するトランジス
タである。また、21はテスト用トランジスタ22に対
し、ポリシリコン配線23により接続されて電極となる
アルミパッドであり、これらの各アルミパッド21に
は、評価装置、いわゆるテスター(図示省略)の端子に
接続された検出針を接触させ得るようになっている。
又、このTEGパターン領域を小さくする為に、アルミ
パッド21の下層側にテスト用トランジスタや配線を形
成することも同公報内に提案されている。
に示されているように、各半導体チップ中に形成される
個々の各半導体素子の電気的特性をモニタするために、
それぞれの各半導体チップ毎に、TEG(テスト・エレ
メント・グループ)パターン領域20を配置し、TEG
パターン領域20内にモニタ装置用素子構造を組み込む
のが通常の態様である(例えば特開平4−365347
号公報)。ここで、図4中、符号22は半導体チップ中
に形成される各素子と同じ構造のテスト用トランジスタ
を示しており、この場合は、3端子を有するトランジス
タである。また、21はテスト用トランジスタ22に対
し、ポリシリコン配線23により接続されて電極となる
アルミパッドであり、これらの各アルミパッド21に
は、評価装置、いわゆるテスター(図示省略)の端子に
接続された検出針を接触させ得るようになっている。
又、このTEGパターン領域を小さくする為に、アルミ
パッド21の下層側にテスト用トランジスタや配線を形
成することも同公報内に提案されている。
【0003】パッドの下層を利用するものとしては、特
開昭60−246668号公報に記載されているよう
に、外部リード取出しパッドの下層領域にダイオードま
たはダイオードと抵抗体からなる入出力保護回路を形成
し、チップサイズの縮小化をはかっている例もある。
開昭60−246668号公報に記載されているよう
に、外部リード取出しパッドの下層領域にダイオードま
たはダイオードと抵抗体からなる入出力保護回路を形成
し、チップサイズの縮小化をはかっている例もある。
【0004】
【発明が解決しようとする課題】上述した従来のTEG
パターン領域内にモニタ装置用素子構造を組み込む場
合、TEGパターン領域の占有面積の微細化、ひいては
縮小化が極めて困難であるという問題点がある。その理
由は、モニタ装置用素子の各素子を限りなく小さくした
としても、電極となるアルミパッドの面積はある一定以
上の大きさとなり、必らずTEGパターン領域を必要と
するからである。
パターン領域内にモニタ装置用素子構造を組み込む場
合、TEGパターン領域の占有面積の微細化、ひいては
縮小化が極めて困難であるという問題点がある。その理
由は、モニタ装置用素子の各素子を限りなく小さくした
としても、電極となるアルミパッドの面積はある一定以
上の大きさとなり、必らずTEGパターン領域を必要と
するからである。
【0005】又外部接続リード取り出しパッドの直下に
ダイオードと抵抗体からなる入出力保護回路を形成し、
外部接続リード取り出しパッド直下の空間領域を実用領
域とする場合、実使用時に正常動作しない場合があると
いう問題点がある。その理由は、外部接続リード取り出
しパッド直下に配置されるのは本パターンの一部であ
り、ワイヤーのボンディングを行った際、保護回路素子
が破壊されてしまう可能性があるからである。
ダイオードと抵抗体からなる入出力保護回路を形成し、
外部接続リード取り出しパッド直下の空間領域を実用領
域とする場合、実使用時に正常動作しない場合があると
いう問題点がある。その理由は、外部接続リード取り出
しパッド直下に配置されるのは本パターンの一部であ
り、ワイヤーのボンディングを行った際、保護回路素子
が破壊されてしまう可能性があるからである。
【0006】本発明の目的は、TEGパターン領域を削
除してチップサイズを縮小化し、集積度の向上した半導
体集積回路を提供することにある。
除してチップサイズを縮小化し、集積度の向上した半導
体集積回路を提供することにある。
【0007】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体基板上に形成された内部配線と、この内部配
線に接続されたボンディング用パッドと、前記半導体基
板上に形成されたテスト用素子とを有する半導体集積回
路において、前記パッドは前記内部配線に接続する主パ
ッドとこの主パッドから電気的に分離された副パッドと
から構成されると共に、前記テスト用素子は前記パッド
の下部又は前記パッド間の下部に形成されその入出力部
は前記主パッド又は前記副パッドにそれぞれ接続されて
いることを特徴とするものである。
は、半導体基板上に形成された内部配線と、この内部配
線に接続されたボンディング用パッドと、前記半導体基
板上に形成されたテスト用素子とを有する半導体集積回
路において、前記パッドは前記内部配線に接続する主パ
ッドとこの主パッドから電気的に分離された副パッドと
から構成されると共に、前記テスト用素子は前記パッド
の下部又は前記パッド間の下部に形成されその入出力部
は前記主パッド又は前記副パッドにそれぞれ接続されて
いることを特徴とするものである。
【0008】
【作用】分割したボンディング用のパッドの直下または
分割したパッド間の空間領域をTEGパターン領域とし
ているため、事実上TEGパターンのみの領域が削除で
き、なおかつTEGパターンは実使用時には不要となる
ため、ワイヤーのボンディングを行った際のテスト用素
子の破壊等の影響は無視することができる。
分割したパッド間の空間領域をTEGパターン領域とし
ているため、事実上TEGパターンのみの領域が削除で
き、なおかつTEGパターンは実使用時には不要となる
ため、ワイヤーのボンディングを行った際のテスト用素
子の破壊等の影響は無視することができる。
【0009】また、ボンディングを行いテスト素子が破
壊されずに残った場合には、テスト用素子の端子同士の
ショートあるいは端子のオープンが考えられるが、テス
ト用素子としては動作的に機能しないため、この場合も
他への影響は無視することができる。
壊されずに残った場合には、テスト用素子の端子同士の
ショートあるいは端子のオープンが考えられるが、テス
ト用素子としては動作的に機能しないため、この場合も
他への影響は無視することができる。
【0010】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図1(a),(b)は本発明の第1の実施
の形態を説明する為のボンディング用パッド近傍の平面
図及びA−A線拡大断面図である。
て説明する。図1(a),(b)は本発明の第1の実施
の形態を説明する為のボンディング用パッド近傍の平面
図及びA−A線拡大断面図である。
【0011】図1(a),(b)を参照すると、シリコ
ン基板3上には、ソース・ドレイン領域4,ゲート電極
5,層間絶縁膜6内に形成されたポリシリコン配線7等
からなるテスト用トランジスタ10Aが形成されてお
り、このテスト用トランジスタ10A上部には、内部配
線2に接続するAlからなる大きな主パッド1Aとこの
主パッド1Aから分割され電気的に分離された2つの副
パッド1Bからなるボンディング用のパッド1が形成さ
れている。そしてこの主パッド1A及び副パッド1Bに
はテスト用トランジスタ10Aのポリシリコン配線7の
3つの端子が接続されている。
ン基板3上には、ソース・ドレイン領域4,ゲート電極
5,層間絶縁膜6内に形成されたポリシリコン配線7等
からなるテスト用トランジスタ10Aが形成されてお
り、このテスト用トランジスタ10A上部には、内部配
線2に接続するAlからなる大きな主パッド1Aとこの
主パッド1Aから分割され電気的に分離された2つの副
パッド1Bからなるボンディング用のパッド1が形成さ
れている。そしてこの主パッド1A及び副パッド1Bに
はテスト用トランジスタ10Aのポリシリコン配線7の
3つの端子が接続されている。
【0012】このように構成された第1の実施の形態に
よれば、テスト用トランジスタ10Aを主パッド1A及
び副パッド1Bの直下に形成している為、従来各半導体
チップ毎に設けていたTEGパターン領域をなくすこと
ができる。テスト用トランジスタ10Aの電気的特性
は、主パッド1A及び2つの副パッド1Bにテスターの
検出針を接触させればよい。又、内部配線2に接続され
た主パッド1Aは大きく形成されている為、ワイヤーを
ボンディングした場合ワイヤーとの接続は確実になされ
る。
よれば、テスト用トランジスタ10Aを主パッド1A及
び副パッド1Bの直下に形成している為、従来各半導体
チップ毎に設けていたTEGパターン領域をなくすこと
ができる。テスト用トランジスタ10Aの電気的特性
は、主パッド1A及び2つの副パッド1Bにテスターの
検出針を接触させればよい。又、内部配線2に接続され
た主パッド1Aは大きく形成されている為、ワイヤーを
ボンディングした場合ワイヤーとの接続は確実になされ
る。
【0013】図2は本発明の第2の実施の形態を説明す
る為のボンディング用パッド近傍の平面図であり、2端
子を有するテスト用トランジスタをパッドの下部に形成
した場合を示す。
る為のボンディング用パッド近傍の平面図であり、2端
子を有するテスト用トランジスタをパッドの下部に形成
した場合を示す。
【0014】すなわち、ボンディング用パッド1は面積
の大きな主パッド1Aと面積の小さい2つの副パッド1
Bとから構成され、その下部にテスト用トランジスタ1
0Bが形成されている。そしてこのテスト用トランジス
タ10Bの2つの端子はそれぞれ2つの副パッド1Bに
接続されている。この第2の実施の形態においてもTE
Gパターン領域は不要となる。
の大きな主パッド1Aと面積の小さい2つの副パッド1
Bとから構成され、その下部にテスト用トランジスタ1
0Bが形成されている。そしてこのテスト用トランジス
タ10Bの2つの端子はそれぞれ2つの副パッド1Bに
接続されている。この第2の実施の形態においてもTE
Gパターン領域は不要となる。
【0015】図3は本発明の第3の実施の形態を説明す
る為のボンディング用パッド近傍の平面図であり、大電
流を考慮して2点ボンディングを行う為に配置した2つ
のパッド間にテスト用トランジスタを形成した場合を示
す。
る為のボンディング用パッド近傍の平面図であり、大電
流を考慮して2点ボンディングを行う為に配置した2つ
のパッド間にテスト用トランジスタを形成した場合を示
す。
【0016】図3に示すように、内部配線2に接続され
た2つのボンディング用パッド11,12は、それぞれ
面積の大きい主パッド11A,12Aと面積の小さい副
パッド11B,12Bとに分割されており、ボンディン
グ用パッド11,12間の下部にテスト用トランジスタ
10Bが形成されている。そしてこのテスト用トランジ
スタ10Bの2つの端子はそれぞれ副パッド11B及び
12Bに接続されている。この第3の実施の形態におい
てもTEGパターン領域は不要となる。
た2つのボンディング用パッド11,12は、それぞれ
面積の大きい主パッド11A,12Aと面積の小さい副
パッド11B,12Bとに分割されており、ボンディン
グ用パッド11,12間の下部にテスト用トランジスタ
10Bが形成されている。そしてこのテスト用トランジ
スタ10Bの2つの端子はそれぞれ副パッド11B及び
12Bに接続されている。この第3の実施の形態におい
てもTEGパターン領域は不要となる。
【0017】尚、上記実施の形態においてはボンディン
グ用パッドを2〜3分割した場合について説明したが、
ワイヤーボンディングに支障のない程度に更に多くの部
分に分割してもよい。
グ用パッドを2〜3分割した場合について説明したが、
ワイヤーボンディングに支障のない程度に更に多くの部
分に分割してもよい。
【0018】
【発明の効果】以上説明したように本発明は、ボンディ
ング用パッドを電気的に分離された主パッドと副パッド
から構成し、ボンディング用パッドの下部又はボンディ
ング用パッド間の下部にテスト用素子を形成し、このテ
スト用素子の入出力部を主パッド又は副パッドに接続す
ることにより、従来必要であったTEG用パターン領域
をなくすことができる為、集積度の向上した半導体集積
回路が得られるという効果がある。
ング用パッドを電気的に分離された主パッドと副パッド
から構成し、ボンディング用パッドの下部又はボンディ
ング用パッド間の下部にテスト用素子を形成し、このテ
スト用素子の入出力部を主パッド又は副パッドに接続す
ることにより、従来必要であったTEG用パターン領域
をなくすことができる為、集積度の向上した半導体集積
回路が得られるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を説明する為のボン
ディグパッド近傍の平面図及び断面図。
ディグパッド近傍の平面図及び断面図。
【図2】本発明の第2の実施の形態を説明する為のボン
ディグパッド近傍の平面図。
ディグパッド近傍の平面図。
【図3】本発明の第3の実施の形態を説明する為のボン
ディグパッド近傍の平面図。
ディグパッド近傍の平面図。
【図4】従来の半導体装置のTEGパターン領域の平面
図。
図。
1,11,12 ボンディング用パッド 1A,11A,12A 主パッド 1B,11B,12B 副パッド 2 内部配線 3 シリコン基板 4 ソース・ドレイン領域 5 ゲート電極 6 層間絶縁膜 7 ポリシリコン配線 10A,10B テスト用トランジスタ 20 TEGパターン領域 21 アルミパッド 22 テスト用トランジスタ 23 ポリシリコン配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/04 (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 G01R 31/26 G01R 31/28 H01L 27/04
Claims (2)
- 【請求項1】半導体基板上に形成された内部配線と、こ
の内部配線に接続されたボンディング用パッドと、前記
半導体基板上に形成されたテスト用素子とを有する半導
体集積回路において、前記ボンディング用パッドは前記
内部配線に接続する主パッドであって一箇所以上の切り
欠き部を備える主パッドとこの主パッドから電気的に分
離された副パッドであって前記主パッドの切り欠き部に
形成された副パッドとから構成されると共に、前記テス
ト用素子は前記ボンディング用パッドの下部又は前記ボ
ンディング用パッド間の下部に形成されその入出力部は
前期主パッド又は前記副パッドにそれぞれ接続されてい
ることを特徴とする半導体集積回路。 - 【請求項2】前記ボンディング用パッドは少なくともテ
スト用素子の入出力部の端子の数だけに分割されている
請求項1記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13716296A JP3157715B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体集積回路 |
US08/864,852 US5923048A (en) | 1996-05-30 | 1997-05-30 | Semiconductor integrated circuit device with test element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13716296A JP3157715B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09321104A JPH09321104A (ja) | 1997-12-12 |
JP3157715B2 true JP3157715B2 (ja) | 2001-04-16 |
Family
ID=15192276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13716296A Expired - Fee Related JP3157715B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5923048A (ja) |
JP (1) | JP3157715B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19845064A1 (de) * | 1998-09-30 | 2000-04-13 | Siemens Ag | Halbleiterschaltkreis mit integrierter Selbsttestschaltung |
JP2000269293A (ja) | 1999-03-18 | 2000-09-29 | Fujitsu Ltd | 半導体装置 |
US6297517B1 (en) * | 2000-02-28 | 2001-10-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
JP2002319607A (ja) * | 2001-04-19 | 2002-10-31 | Nec Corp | 半導体チップ |
KR100466984B1 (ko) * | 2002-05-15 | 2005-01-24 | 삼성전자주식회사 | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 |
JP3940694B2 (ja) * | 2003-04-18 | 2007-07-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20050151265A1 (en) * | 2004-01-14 | 2005-07-14 | Nian Yang | Efficient use of wafer area with device under the pad approach |
JP2006120962A (ja) | 2004-10-25 | 2006-05-11 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US20060151785A1 (en) * | 2005-01-13 | 2006-07-13 | Campbell Robert J | Semiconductor device with split pad design |
JP2007281136A (ja) * | 2006-04-05 | 2007-10-25 | Toshiba Corp | 半導体基板および基板検査方法 |
JP4995495B2 (ja) * | 2006-06-16 | 2012-08-08 | セイコーインスツル株式会社 | 半導体装置 |
US7768268B2 (en) * | 2007-12-27 | 2010-08-03 | Hitachi Global Storage Technologies Netherlands, B.V. | Verification of a ground connection fabrication process for ESD resistors in magnetic heads |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60246668A (ja) * | 1984-05-22 | 1985-12-06 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH0193158A (ja) * | 1987-10-05 | 1989-04-12 | Nec Corp | 半導体集積回路 |
JPH04365347A (ja) * | 1991-06-13 | 1992-12-17 | Mitsubishi Electric Corp | 半導体チップにおけるモニタ装置用素子構造 |
JPH0621188A (ja) * | 1991-12-13 | 1994-01-28 | Yamaha Corp | 半導体ウェハ |
JPH05343487A (ja) * | 1992-06-04 | 1993-12-24 | Nec Corp | 半導体集積回路装置 |
JPH07169807A (ja) * | 1993-12-16 | 1995-07-04 | Nippondenso Co Ltd | 半導体ウェハ |
JPH07183345A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置 |
JP2919757B2 (ja) * | 1994-11-14 | 1999-07-19 | ローム株式会社 | 絶縁ゲート型半導体装置 |
-
1996
- 1996-05-30 JP JP13716296A patent/JP3157715B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-30 US US08/864,852 patent/US5923048A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5923048A (en) | 1999-07-13 |
JPH09321104A (ja) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6674177B2 (en) | Apparatus for implementing selected functionality on an integrated circuit device | |
US5017985A (en) | Input protection arrangement for VLSI integrated circuit devices | |
JP3157715B2 (ja) | 半導体集積回路 | |
JPH09321220A (ja) | 薄膜型の静電放電保護構造を有するマイクロエレクトロニクス・デバイス | |
KR19980087130A (ko) | 향상된 패키징을 위한 집적회로 칩 구조 | |
JPH0773106B2 (ja) | 半導体装置の製造方法 | |
JPH1022454A (ja) | 電流容量とesd保護とを向上させる集積回路i/o線のためのマルチレベル・メタライゼーション構造 | |
US5828081A (en) | Integrated semiconductor device | |
JPH0864769A (ja) | 集積回路 | |
JPS63141357A (ja) | パワーmosfet | |
US5113230A (en) | Semiconductor device having a conductive layer for preventing insulation layer destruction | |
US5148249A (en) | Semiconductor protection device | |
US5892283A (en) | Connection of active circuitry via wire bonding procedure | |
JPH07122706A (ja) | 保護素子付きmos fet | |
JPH06140588A (ja) | 半導体集積回路 | |
JP2003218231A (ja) | 半導体装置 | |
JPH06120426A (ja) | 半導体集積回路 | |
JPH012345A (ja) | 半導体集積回路装置 | |
JPS61180470A (ja) | 半導体集積回路装置 | |
JPH0661297A (ja) | 半導体装置 | |
JP2978883B1 (ja) | 半導体装置 | |
JPH08162537A (ja) | 半導体装置 | |
JPH0818007A (ja) | 半導体装置 | |
JPS62274654A (ja) | 入力保護装置 | |
JPH05175291A (ja) | 半導体回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |