JPS62274654A - 入力保護装置 - Google Patents
入力保護装置Info
- Publication number
- JPS62274654A JPS62274654A JP61118759A JP11875986A JPS62274654A JP S62274654 A JPS62274654 A JP S62274654A JP 61118759 A JP61118759 A JP 61118759A JP 11875986 A JP11875986 A JP 11875986A JP S62274654 A JPS62274654 A JP S62274654A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance layer
- resistor layer
- polysilicon
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１ 発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体集積回路の入力保護装置に係り特に−導
電型不純物を含むポリシリコン抵抗層と一導電型の拡散
層と更に入力用ボンディングパッドから延長したアルミ
配線層とから構成される入力保護装置に関する。
電型不純物を含むポリシリコン抵抗層と一導電型の拡散
層と更に入力用ボンディングパッドから延長したアルミ
配線層とから構成される入力保護装置に関する。
従来、例えば相補型ＭＯ８構造における入力保護装置と
しては第３図及び第４図に示すようにＮ型不純物を含む
ポリシリコン抵抗層３１の一端をＰ型ウェル３２中に形
成されたＮ型拡散抵抗層３３の一端にオーミック接続し
、このＮ型拡散抵抗層３３の他端はゲート（Ｇ）入力に
導ひかれる。次に、前記ポリシリコン抵抗層３１の他端
はボンディングパッド３４に接続され、更にＰ型ウェル
３２はＶＳＳ電源線３５にオーミック接続されている。
しては第３図及び第４図に示すようにＮ型不純物を含む
ポリシリコン抵抗層３１の一端をＰ型ウェル３２中に形
成されたＮ型拡散抵抗層３３の一端にオーミック接続し
、このＮ型拡散抵抗層３３の他端はゲート（Ｇ）入力に
導ひかれる。次に、前記ポリシリコン抵抗層３１の他端
はボンディングパッド３４に接続され、更にＰ型ウェル
３２はＶＳＳ電源線３５にオーミック接続されている。
尚ダイオードＤは、Ｐ型ウェル３２とＮ型拡散抵抗層と
で形成されたものである。
で形成されたものである。
上述した従来の入力保護装置は、Ｎ型不純物を含ポリシ
リコン層３１がトランジスタ素子のゲート電極層と同一
配線層である為、上記ポリシリコン抵抗層３１をＮ型拡
散抵抗層３３から平面的に離して配置しなければならず
パターンレイアウト上大きな面積を必要、としている＝
：また・上言己ポ゛ノシリコン抵抗層３１と拡散抵抗層
３３との接続部においてはサージ電圧が印加された瞬時
において最も電界集中が大きい為、絶縁膜を破壊し基板
と入力用ボンディングパッド３４間が電気的にショート
シやすく保護能力が上記接続部で制限されるという欠点
もあった。
リコン層３１がトランジスタ素子のゲート電極層と同一
配線層である為、上記ポリシリコン抵抗層３１をＮ型拡
散抵抗層３３から平面的に離して配置しなければならず
パターンレイアウト上大きな面積を必要、としている＝
：また・上言己ポ゛ノシリコン抵抗層３１と拡散抵抗層
３３との接続部においてはサージ電圧が印加された瞬時
において最も電界集中が大きい為、絶縁膜を破壊し基板
と入力用ボンディングパッド３４間が電気的にショート
シやすく保護能力が上記接続部で制限されるという欠点
もあった。
本発明の目的は上記欠点を解消して、半導体集積回路装
置の高密度集積化を計ると共に、保護能力の向上した半
導体集積回路の入力保護装置を提供することにある。
置の高密度集積化を計ると共に、保護能力の向上した半
導体集積回路の入力保護装置を提供することにある。
本発明の入力保護装置の構成は、入力ボンディングパッ
ドに一端がオーミック接続された一導電型不純物を含む
ポリシリコン抵抗層とこのポリシリコン抵抗層の他端に
接続され九−導電型不純物を含む拡散抵抗層とを備えこ
の拡散抵抗層の他端側か保護すべき入力ゲートへと通じ
る半導体集積回路の入力保護装置において、前記ポリシ
リコン抵抗層を前記拡散抵抗層の上面に配置し、ｊ！に
前記ポリシリコン抵抗層に沿りてこの上面には前記入力
用ボンディングパッドからのアルミ配線層を延長させ少
なくとも前記入力用ボンディングパッドから２５０μｍ
以上の配線長を得た後に前記ポリシリコン抵抗層とオー
ミック接続したことを特徴とする。
ドに一端がオーミック接続された一導電型不純物を含む
ポリシリコン抵抗層とこのポリシリコン抵抗層の他端に
接続され九−導電型不純物を含む拡散抵抗層とを備えこ
の拡散抵抗層の他端側か保護すべき入力ゲートへと通じ
る半導体集積回路の入力保護装置において、前記ポリシ
リコン抵抗層を前記拡散抵抗層の上面に配置し、ｊ！に
前記ポリシリコン抵抗層に沿りてこの上面には前記入力
用ボンディングパッドからのアルミ配線層を延長させ少
なくとも前記入力用ボンディングパッドから２５０μｍ
以上の配線長を得た後に前記ポリシリコン抵抗層とオー
ミック接続したことを特徴とする。
次に、本−発明について図面を参照忙して詳細に説明す
る。第１図は本発明の実施例の入力保護装置における入
力保護パターンの平面図であシ相補型ＭＯ８集積回路の
入力保護装置を例にとっている。第２図は第１図のＡ−
Ａ’線上における断面図である。第１図及び第２図にお
いて、Ｐ型ウェル１１上に形成されたＮ型拡散抵抗層１
２の一端と、ゲート電極層とは異なる第２層目のＮ型不
純物を含むポリシリコン抵抗層１３の一端をコンタクト
１４でオーミック接続する。オーミック接続されたポリ
シリ、コン抵抗層１３はＮ型拡散抵抗層に沿って、上部
６０００Ａの位置に形成され所定の抵抗値を得る。次に
、入力用ボンディングパッドから引き出された所定の配
線幅をもち前記ポリシリコン抵抗層１３に沿って配置さ
れ更に配線長２５０μｍをもつアルミ配線層１５の他端
は前記ポリシリコン抵抗層１３の他端とコンタクト１６
でオーミック接続する一方、Ｎ型拡散層１２の他端は所
定の抵抗値を得た後に入力ゲートＧへと通じる。
る。第１図は本発明の実施例の入力保護装置における入
力保護パターンの平面図であシ相補型ＭＯ８集積回路の
入力保護装置を例にとっている。第２図は第１図のＡ−
Ａ’線上における断面図である。第１図及び第２図にお
いて、Ｐ型ウェル１１上に形成されたＮ型拡散抵抗層１
２の一端と、ゲート電極層とは異なる第２層目のＮ型不
純物を含むポリシリコン抵抗層１３の一端をコンタクト
１４でオーミック接続する。オーミック接続されたポリ
シリ、コン抵抗層１３はＮ型拡散抵抗層に沿って、上部
６０００Ａの位置に形成され所定の抵抗値を得る。次に
、入力用ボンディングパッドから引き出された所定の配
線幅をもち前記ポリシリコン抵抗層１３に沿って配置さ
れ更に配線長２５０μｍをもつアルミ配線層１５の他端
は前記ポリシリコン抵抗層１３の他端とコンタクト１６
でオーミック接続する一方、Ｎ型拡散層１２の他端は所
定の抵抗値を得た後に入力ゲートＧへと通じる。
尚、Ｐ型ウェル１１はＰ型りエル１１中に形成しＰ型拡
散層１７より、Ｖｃｃ電源線１８にコンタクト１９でオ
ーミック接続される。
散層１７より、Ｖｃｃ電源線１８にコンタクト１９でオ
ーミック接続される。
以上説明したように本発明によれば、従来のゲート電極
配線層と同一のポリシリコン抵抗層からゲート電極配線
層とは異った第２層目のポリシリコン抵抗層へ換えたご
と及び入力用ボンディングパッドから引き出した所定の
幅及び配線長を持つアルミ配線層を使用したことＫよっ
て拡散抵抗層上には第２層目ポリシリコン抵抗層を又第
２層目ポリシリコン抵抗層上には、アルミ配線層をそれ
ぞれサンドイッチ構造にして配置させることが可能とな
り、従ってポリシリコン抵抗層及びアルミ配線層の配置
面積分が不要となシ高密度集積化が可能となる。
配線層と同一のポリシリコン抵抗層からゲート電極配線
層とは異った第２層目のポリシリコン抵抗層へ換えたご
と及び入力用ボンディングパッドから引き出した所定の
幅及び配線長を持つアルミ配線層を使用したことＫよっ
て拡散抵抗層上には第２層目ポリシリコン抵抗層を又第
２層目ポリシリコン抵抗層上には、アルミ配線層をそれ
ぞれサンドイッチ構造にして配置させることが可能とな
り、従ってポリシリコン抵抗層及びアルミ配線層の配置
面積分が不要となシ高密度集積化が可能となる。
更に、入力用ボンディングパッドとポリシリコン抵抗層
の接続に所定の幅及び配線長をもったアルミ配線層を使
用している為アルミ配線層の抵抗成分やポリシリコン抵
抗層との間のカップリング容量でサージ電圧が印加され
た瞬時においてもアルミ配線層とポリシリコン抵抗層と
の接続部において電界集中がなくなり入力保護能力の向
上かできるという効果が得られる。
の接続に所定の幅及び配線長をもったアルミ配線層を使
用している為アルミ配線層の抵抗成分やポリシリコン抵
抗層との間のカップリング容量でサージ電圧が印加され
た瞬時においてもアルミ配線層とポリシリコン抵抗層と
の接続部において電界集中がなくなり入力保護能力の向
上かできるという効果が得られる。
第１図は本発明の実施例で半導体集積回路の入力保護装
置の平面図、第２図は第１図のＡ−Ａ’線における断面
図、第３図は従来の入力保護パターンの平面図、第４図
は第３図の等価回路である。 尚、図において、１１．３２・・・・・・Ｐ型ウェル、
１２゜３３・・・・・・Ｎ型拡散抵抗層、１３・・・・
・・２層目Ｎ型ポリシリコン抵抗層、３１・・・・・・
１層目Ｎ型ポリシリコン抵抗層、１４，１６．１９・・
・・・・コンタクトホール、１７・・・・・・Ｐ型拡散
層、１５・・・・・・アルミ配線層、３４・・・・・・
ボンディングパッド、１８．３５・・・・・・Ｖｓｓ
を原線。 代理人 弁理士 内 原 −′”°：へ日
− ハ 佛 ｌ 図 碧 ２ 回
置の平面図、第２図は第１図のＡ−Ａ’線における断面
図、第３図は従来の入力保護パターンの平面図、第４図
は第３図の等価回路である。 尚、図において、１１．３２・・・・・・Ｐ型ウェル、
１２゜３３・・・・・・Ｎ型拡散抵抗層、１３・・・・
・・２層目Ｎ型ポリシリコン抵抗層、３１・・・・・・
１層目Ｎ型ポリシリコン抵抗層、１４，１６．１９・・
・・・・コンタクトホール、１７・・・・・・Ｐ型拡散
層、１５・・・・・・アルミ配線層、３４・・・・・・
ボンディングパッド、１８．３５・・・・・・Ｖｓｓ
を原線。 代理人 弁理士 内 原 −′”°：へ日
− ハ 佛 ｌ 図 碧 ２ 回
Claims (1)
- 入力用ボンディングパッドに一端がオーミック接続され
た一導電型不純物を含むポリシリコン抵抗層と、このポ
リシリコン抵抗層の他端に接続された一導電型不純物を
含む拡散抵抗層とを備え、この拡散抵抗層の他端側が保
護すべき入力ゲートへと通じる半導体集積回路の入力保
護装置において、前記ポリシリコン抵抗層を前記拡散抵
抗層の上面に配置し更に、前記ポリシリコン抵抗層に沿
ってこの上面には、前記入力用ボンディングパッドから
のアルミ配線層を延長させ少なくとも前記入力用ボンデ
ィングパットから２５０μｍ以上の配線長を得た後に前
記ポリシリコン抵抗層とオーミック接続したことを特徴
とする半導体集積回路の入力保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61118759A JPS62274654A (ja) | 1986-05-22 | 1986-05-22 | 入力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61118759A JPS62274654A (ja) | 1986-05-22 | 1986-05-22 | 入力保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274654A true JPS62274654A (ja) | 1987-11-28 |
Family
ID=14744354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61118759A Pending JPS62274654A (ja) | 1986-05-22 | 1986-05-22 | 入力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62274654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439146B1 (en) * | 2000-08-30 | 2008-10-21 | Agere Systems Inc. | Field plated resistor with enhanced routing area thereover |
-
1986
- 1986-05-22 JP JP61118759A patent/JPS62274654A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439146B1 (en) * | 2000-08-30 | 2008-10-21 | Agere Systems Inc. | Field plated resistor with enhanced routing area thereover |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654689A (en) | Structure of power supply wirings in semiconductor integrated circuit | |
| EP0161983B1 (en) | Input protection arrangement for vlsi integrated circuit devices | |
| JP3116916B2 (ja) | 回路装置、その製造方法 | |
| JP3217336B2 (ja) | 半導体装置 | |
| JPH061802B2 (ja) | 半導体装置 | |
| JPS62274654A (ja) | 入力保護装置 | |
| US5148249A (en) | Semiconductor protection device | |
| JP2611639B2 (ja) | 半導体装置 | |
| JP3441104B2 (ja) | 半導体装置 | |
| JPH0518466B2 (ja) | ||
| JP2926801B2 (ja) | 半導体集積装置 | |
| JP3206703B2 (ja) | 半導体装置 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JPS60128655A (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPS61256665A (ja) | 半導体集積回路の入力保護装置 | |
| JPH05235086A (ja) | 半導体集積回路装置 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JPH0658945B2 (ja) | 半導体装置 | |
| JPH021161A (ja) | 半導体集積回路 | |
| JPH0563167A (ja) | 半導体装置 | |
| JPH0716006B2 (ja) | 半導体装置 | |
| JPS61125068A (ja) | 半導体装置 | |
| JPH07112043B2 (ja) | 半導体集積回路 |