KR20000001881A - 반도체장치의 패드 및 이의 제조방법 - Google Patents

반도체장치의 패드 및 이의 제조방법 Download PDF

Info

Publication number
KR20000001881A
KR20000001881A KR1019980022357A KR19980022357A KR20000001881A KR 20000001881 A KR20000001881 A KR 20000001881A KR 1019980022357 A KR1019980022357 A KR 1019980022357A KR 19980022357 A KR19980022357 A KR 19980022357A KR 20000001881 A KR20000001881 A KR 20000001881A
Authority
KR
South Korea
Prior art keywords
pad
metal
film
metal pattern
pad metal
Prior art date
Application number
KR1019980022357A
Other languages
English (en)
Inventor
류재현
이은철
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980022357A priority Critical patent/KR20000001881A/ko
Publication of KR20000001881A publication Critical patent/KR20000001881A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

개선된 반도체장치의 패드 및 이의 제조방법이 개시된다. 상기 패드는, 제1금속막과, 상기 제1금속막 상부에 형성된 절연막과, 상기 절연막 상부에 형성되고 상기 절연막에 형성된 비아콘택을 통해 상기 제1금속막과 연결되는 제1패드 금속패턴과, 상기 제1패드 금속패턴 상부에 형성되고 중앙부가 식각된 제2패드 금속패턴, 및 상기 제2패드 금속패턴 상부에 형성되고 중앙부가 식각된 제3패드 금속패턴을 구비하고, 본딩 와이어가 상기 제2 및 제3패드 금속패턴의 식각된 영역에 형성되는 것을 특징으로 한다. 따라서 상기 패드 구조는, 홈 영역에 본딩 와이어가 형성되므로, 본딩시 와이어 금속의 오픈 현상을 방지할 수 있으며 또한 테스트시 견딜 수 있는 힘도 증가되는 장점이 있다.

Description

반도체장치의 패드 및 이의 제조방법
본 발명은 반도체장치에 관한 것으로, 특히 반도체장치의 패드 및 이의 제조방법에 관한 것이다.
반도체장치는 본딩 와이어와 연결하기 위한 패드를 구비하고 있으며, 도 1에 종래의 패드 구조의 단면도가 도시되어 있다.
도 1을 참조하면, 종래의 패드는, 제1금속막(1)과, 상기 제1금속막 상부에 형성된 절연막(3)과, 상기 절연막 상부에 형성되고 상기 절연막에 형성된 비아(Via) 콘택(5)을 통해 상기 제1금속막(1)과 연결되는 패드 금속패턴(7), 및 상기 패드 금속패턴(7)의 가장자리와 상기 패드 금속패턴이 형성되지 않은 상기 절연막(3)의 상부에 형성된 패시배이션(Passivation) 막(9)을 구비한다. 본딩 와이어(11)는 상기 패드 금속패턴(7)의 상부에 형성된다.
그런데 상기 종래의 패드 구조에서는 평면의 패드 금속패턴(7) 상부에 본딩 와이어(11)가 연결되므로, 본딩시 와이어 금속의 오픈(Open) 현상이 발생되거나 테스트시 견디는 힘이 약하여 불량의 원인이 될 수 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는, 개선된 반도체장치의 패드를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 상기 개선된 패드의 제조방법을 제공하는 데 있다.
도 1은 종래의 패드 구조의 단면도
도 2는 본 발명의 실시예에 따른 패드 구조를 나타낸 단면도
도 3 내지 도 9는 본 발명의 실시예에 따른 패드의 제조방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들
상기 과제를 이루기 위한 본 발명에 따른 반도체장치의 패드는, 제1금속막; 상기 제1금속막 상부에 형성된 절연막; 상기 절연막 상부에 형성되고 상기 절연막에 형성된 비아콘택을 통해 상기 제1금속막과 연결되는 제1패드 금속패턴; 상기 제1패드 금속패턴 상부에 형성되고 중앙부가 식각된 제2패드 금속패턴; 및 상기 제2패드 금속패턴 상부에 형성되고 중앙부가 식각된 제3패드 금속패턴을 구비하고, 본딩 와이어가 상기 제2 및 제3패드 금속패턴의 식각된 영역에 형성되는 것을 특징으로 한다.
상기 다른 과제를 이루기 위한 본 발명에 따른 반도체장치의 패드 제조방법은, 반도체기판 상에 제1금속막을 형성하는 단계; 상기 제1금속막 상에 절연막을 형성하는 단계; 상기 절연막의 소정의 위치에 비아콘택을 형성하는 단계; 상기 절연막 상에 제1, 제2, 및 제3패드 금속막 패턴을 순차적으로 형성하는 단계; 상기 제2 및 제3패드 금속막 패턴의 중앙부를 식각하여 홈 영역을 형성하는 단계; 및 상기 홈 영역에 본딩 와이어를 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 더욱 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 패드의 구조를 나타낸 단면도이다.
도 2를 참조하면, 본 발명의 패드는, 제1금속막(10)과, 상기 제1금속막 상부에 형성된 절연막(12)과, 상기 절연막 상부에 형성되고 상기 절연막에 형성된 비아(Via) 콘택(14)을 통해 상기 제1금속막(10)과 연결되는 제1패드 금속패턴(16)과, 상기 제1패드 금속패턴 상부에 형성되고 중앙부가 식각된 제2패드 금속패턴(18)과, 상기 제2패드 금속패턴 상부에 형성되고 중앙부가 식각된 제3패드 금속패턴(20)을 구비하고, 본딩 와이어(26)가 상기 제2 및 제3패드 금속패턴(18,20)의 식각된 영역에 형성된다. 상기 제3패드 금속패턴(20)의 가장자리와 상기 패드 금속패턴들이 형성되지 않은 상기 절연막(12)의 상부에 패시배이션(Passivation) 막(22)이 형성된다.
도 3 내지 도 9는 본 발명의 실시예에 따른 패드의 제조방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.
도 3 내지 도 5를 참조하면, 반도체기판(도시되지 않았음) 상에 제1금속막(10)을 형성한 다음, 상기 제1금속막(10) 상에 절연막(12)을 형성한다. 이후 상기 절연막(12)의 소정의 위치에 비아콘택(14)을 형성한 다음에, 상기 절연막(12) 상에 제1패드 금속막(16)을 형성한다. 다음에 상기 제1패드 금속막(16) 상에 제2 및 제3패드 금속막(18,20)을 순차적으로 형성한다.
여기에서 상기 제1 및 제3패드 금속막(16,20)은 알루미늄(Al)으로 형성되는 것이 바람직하고, 상기 제2패드 금속막(18)은 식각율이 큰 금속, 예컨데 Al+Si으로 이루어지는 것이 바람직하다.
도 6을 참조하면, 사진공정을 이용하여 상기 제1, 제2, 및 제3패드 금속막(16,18,20)을 패터닝하여 제1, 제2, 및 제3패드 금속패턴을 형성한다. 다음에 상기 제3패드 금속패턴(20)의 가장자리와 상기 패드 금속패턴들이 형성되지 않은 상기 절연막(12)의 상부에 패시배이션(Passivation) 막(22)을 형성한다.
도 7 내지 도 9를 참조하면, 사진공정을 이용하여 상기 제3패드 금속패턴(20)의 중앙부를 식각하여 홈을 형성하고, 다음에 제2패드 금속패턴(18)의 중앙부를 습식식각하여 역시 홈을 형성한다. 상기 홈 영역에 본딩 와이어(26)가 형성된다.
이상 본 발명을 일실시예를 들어 설명하였으나 본 발명은 상기한 실시예에 한정되지 않으며 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
따라서 상술한 본 발명에 따른 패드 구조는, 홈 영역에 본딩 와이어가 형성되므로, 본딩시 와이어 금속의 오픈 현상을 방지할 수 있으며 또한 테스트시 견딜 수 있는 힘도 증가되는 장점이 있다.

Claims (2)

  1. 제1금속막;
    상기 제1금속막 상부에 형성된 절연막;
    상기 절연막 상부에 형성되고 상기 절연막에 형성된 비아콘택을 통해 상기 제1금속막과 연결되는 제1패드 금속패턴;
    상기 제1패드 금속패턴 상부에 형성되고 중앙부가 식각된 제2패드 금속패턴; 및
    상기 제2패드 금속패턴 상부에 형성되고 중앙부가 식각된 제3패드 금속패턴을 구비하고,
    본딩 와이어가 상기 제2 및 제3패드 금속패턴의 식각된 영역에 형성되는 것을 특징으로 하는 반도체장치의 패드.
  2. 반도체기판 상에 제1금속막을 형성하는 단계;
    상기 제1금속막 상에 절연막을 형성하는 단계;
    상기 절연막의 소정의 위치에 비아콘택을 형성하는 단계;
    상기 절연막 상에 제1, 제2, 및 제3패드 금속막 패턴을 순차적으로 형성하는 단계;
    상기 제2 및 제3패드 금속막 패턴의 중앙부를 식각하여 홈 영역을 형성하는 단계; 및
    상기 홈 영역에 본딩 와이어를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체장치의 패드 제조방법.
KR1019980022357A 1998-06-15 1998-06-15 반도체장치의 패드 및 이의 제조방법 KR20000001881A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980022357A KR20000001881A (ko) 1998-06-15 1998-06-15 반도체장치의 패드 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980022357A KR20000001881A (ko) 1998-06-15 1998-06-15 반도체장치의 패드 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20000001881A true KR20000001881A (ko) 2000-01-15

Family

ID=19539508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022357A KR20000001881A (ko) 1998-06-15 1998-06-15 반도체장치의 패드 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20000001881A (ko)

Similar Documents

Publication Publication Date Title
US5403777A (en) Semiconductor bond pad structure and method
JP2597396B2 (ja) シリコーンゴム膜のパターン形成方法
JP4352579B2 (ja) 半導体チップ及びその製造方法
KR100734250B1 (ko) 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법
KR20000001881A (ko) 반도체장치의 패드 및 이의 제조방법
KR100242634B1 (ko) 반도체 장치의 패드 구조 및 그 제조방법
KR0155837B1 (ko) 반도체 장치의 패드 및 그 제조방법
KR100339414B1 (ko) 반도체 파워 라인 분석용 패드의 형성 방법
KR100278990B1 (ko) 반도체장치의제조방법
KR910000277B1 (ko) 반도체 장치의 제조방법
JPH0479333A (ja) 半導体集積回路
KR100480590B1 (ko) 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법
KR100275949B1 (ko) 반도체장치의제조방법
KR100245249B1 (ko) 반도체장치의 제조방법
KR970003730B1 (ko) 반도체 장치 및 그의 제조방법
KR970007841B1 (ko) 요철형 칩 패드 구조
JPH0595048A (ja) 半導体集積回路装置の製造方法
KR0140729B1 (ko) 미세콘택 형성방법
JPH02192134A (ja) 半導体集積回路
KR100286291B1 (ko) 이층구조소자의 본딩패드 형성방법
KR100195279B1 (ko) Teg용 전극 패드
JPS61296722A (ja) 半導体装置の製造方法
JPH06163688A (ja) 半導体集積回路装置
KR20020007444A (ko) 반도체 장치의 패드 형성방법
JPS60201634A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid