KR100195279B1 - Teg용 전극 패드 - Google Patents
Teg용 전극 패드 Download PDFInfo
- Publication number
- KR100195279B1 KR100195279B1 KR1019950069749A KR19950069749A KR100195279B1 KR 100195279 B1 KR100195279 B1 KR 100195279B1 KR 1019950069749 A KR1019950069749 A KR 1019950069749A KR 19950069749 A KR19950069749 A KR 19950069749A KR 100195279 B1 KR100195279 B1 KR 100195279B1
- Authority
- KR
- South Korea
- Prior art keywords
- teg
- electrode pad
- metal film
- electrode
- present
- Prior art date
Links
- 239000002184 metal Substances 0.000 abstract description 31
- 229910052751 metal Inorganic materials 0.000 abstract description 31
- 238000000034 method Methods 0.000 abstract description 24
- 238000005530 etching Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 description 8
- 238000012360 testing method Methods 0.000 description 8
- 239000010953 base metal Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
다수개의 사각형으로 분할된 TEG용 전극 패드에 대해 기재되어 있다. 이는, 스크라이브 라인내에 형성된 TEG용 범프 전극의 전극 패드에 있어서, 전극 패드는 다수개의 사각형으로 분할한 구조로 형성된 것을 특징으로 한다. 따라서, 범프전극의 형성공정 후 진행하는 금속막의 식각시 스크라이브 라인내에 최소한의 금속막만이 잔존하게 되며, 이에 따라 패키지의 핀간 단락을 방지할 수 있다.
Description
제1a도 내지 제1d도는 통상적인 범프 전극의 제조방법을 나타낸 공정순서도이다.
제2도는 종래 TEG용 전극 패턴을 도시한 평면도이다.
제3도는 본 발명에 따른 TEG용 전극 패턴을 도시한 평면도이다.
제4도는 본 발명에 따른 TEG용 전극 패드를 각 칩에 형성된 반도체 개별소자와 연결시킨 모습을 나타낸 평면도이다.
본 발명은 반도체 장치에 관한 것으로, 특히 TEG용 전극 패드에 관한 것이다.
디바이스(device)가 고밀도화, 고집적화, 다기능화 됨에 따라 웨이퍼 프로세스(wafer process)도 점차 복잡하게 되어, 컨트롤(control)해야 할 파라미터(parameter)들도 많아지게 되었다. 이에 따라, 웨이퍼 프로세스가 이뤄지는 현장에서는 여러 가지 프로세스에 대한 컨트롤이 행해져 최종적으로 디바이스의 성능을 충족시킬 뿐만 아니라, 제품의 수율 및 신뢰성을 향상시키기 위한 노력이 계속되고 있다.
최근, 웨이퍼 프로세스의 최적화를 위해 컴퓨터를 사용해서 프로세스의 결과를 예측하는 웨이퍼 프로세스 시뮬레이션(simulation) 기술이 활용되고 있는데, 이를 하드웨어적인 측면에서 확인하는 방법이 테스트 패턴(test pattern)에 의한 프로세스 평가이다. 이 테스트 패턴을 사용하는 평가는, 디바이스의 전공정, 또는 부분적인 공정으로 완성되는, 이른바 TEG(Test Element Group)에 대하여 여러 가지 전기적 측정을 실시해서 실제의 디바이스 특성을 모니터하는 것이다.
상기 테스트 패턴은 그 내용에 따라서 다음과 같이 웨이퍼 내에 배치되는데, ① 웨이퍼 전면(全面)에 테스트 패턴을 수용한 것과(TEG 웨이퍼), ② 디바이스 제작용 웨이퍼 내 여러 개소에 테스트 패턴용 칩을 배치한 것과, ③ 디바이스 제작용 웨이퍼 내의 칩 일렬분을 테스트 패턴용 칩으로 한 것과(라인 TEG), ④ 디바이스 칩마다 테스트 패턴을 그 내부에 배치한 것이다. 이 중에서 신기술 개발을 위해서는 상기의 ①의 구성이, 컨트롤용에는 ②∼④의 구성 각각이 해당되는 목적에 대응해서 사용된다. 그러나, 디바이스용 웨이퍼 내에 배치한 TEG용 칩의 수가 많은 경우에는, 당연히 칩의 유효수(有效數)가 감소하게 되어 생산성 측면에서 문제가 된다.
이에 따라, 생산성의 향상을 위하여 상기 TEG를 스크라이브라인(scribe line)내에 삽입시키는 방법을 사용하고 있는데, 이 방법은 반도체소자의 전극 패드(pad)와 범프(bump) 전극을 접속시키기 위한 공정 후에 상기 TEG내의 전극 패드의 금속층이 남게 되고, 이 금속층이 TAB 공정을 진행함에 따라 패키지 핀(pin)간의 단락을 유발하는 문제점이 있다.
여기서, 이해를 돕기 위하여 통상적인 범프 전극의 제조방법을 제1a도 내지 제1d도를 참조하면서 살펴보기로 한다.
제1a도를 참조하면, 먼저 반도체 웨이퍼(100)상에는 알루미늄 또는 알루미늄 합금으로 형성된 전극 패드(10)가 형성되어 있는데, 이 전극 패드(10)는 상기 반도체 웨이퍼(100)에 형성된 반도체소자(도시되지 않음)의 게이트전극 등과 같은 내부전극과 접속되어 있다. 계속해서, 상기 전극 패드(10)가 형성된 결과물 전면에 산화막 혹은 질화막과 같은 패시베이션막(passivation film:12)을 형성시킨 후, 선택적으로 식각하여 상기 전극 패드(12)를 노출시킨다.
제1b도를 참조하면, 상기 패시베이션막(12)의 형성 후 결과물 전면에 침적 또는 스퍼터링(sputtering)으로 밑바탕금속막(14)을 형성시킨다. 여기서, 상기 밑바탕금속막(14)은 통상 장벽금속막과 접착금속막의 이중구조로 형성된다.
제1c도를 참조하면, 먼저 상기 밑바탕금속막(14)위에 포토레지스트 도포, 마스크노광 및 현상등의 공정을 거쳐 상기 전극 패드(10)에 대응하는 상기 밑바탕금속을 노출시키기 위한 포토레지스트 패턴(16)을 형성한 후, 상기 밑바탕금속막(14)을 음극으로 전기도금을 해서 노출되는 밑바탕금속막(14) 부분을 포함한 주위에 금속돌기물, 즉 범프전극(18)을 선택적으로 형성시킨다.
제1d도를 참조하면, 먼저 상기 포토레지스트 패턴을 제거한 후 노출된 밑바탕 금속막을 상기 범프전극(18)을 식각마스크로 사용하여 제거한다.
상술한 바와 같은 범프전극의 형성시 제2도의 도시된 바와 같은 TEG용의 범프전극 패턴(이중구조로)도 동일하게 제작되는데, 이때 상기 범프전극 및 상기 스크라이브 라인내에 형성되는 TEG용의 범프전극 패턴에 있어서 상기 제1d도와 동일한 공정인 밑바탕금속막의 제거시, 이 금속막이 완전히 제거되지 못하고 상기 TEG내에 남아 있게 됨으로써 후속되는 공정인 범프전극과 TAB용 테이프(tape)상의 인너 리드(inner lead)를 열압착시켜 패키지를 완성시키는 공정에서, 이 패키지의 핀간에 단락이 일어나는 문제점이 발생된다.
따라서, 본 발명의 목적은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 스크라이브 라인내에 삽입되는 TEG내 패드 금속막을 본 공정에 사용되는 금속막의 수의 관계없이 최종적으로 사용되는 금속막만으로 전극 패드를 다수개의 사각형으로 분할한 구조로 형성함으로써, 범프전극 형성 후 금속막의 제거시 상기 스크라이브 라인내에 금속이 잔존하는 것을 최대한 억제할 수 있는 TEG용 전극 패드를 제공하는데 있다.
상기한 목적을 달성하기 위한, 본 발명에 의한 TEG용 전극 패드는,
스크라이브 라인내에 형성된 TEG용 범프전극의 전극 패드에 있어서,
상기 전극 패드는 다수개의 사각형으로 분할한 구조로 형성된 것을 특징으로 한다.
따라서, 본 발명에 의한 TEG용 전극 패드에 의하면, 스크라이브 라인내에 삽입되는 TEG내 패드 금속막을 본 공정에 사용되는 금속막의 수에 관계없이 최종금속으로만 형성되되 다수개의 사각형으로 분할한 구조로 형성함으로써, 범프 전극의 형성공정 후 진행하는 금속막의 식각시 상기 스크라이브 라인내의 최소한의 금속막만이 잔존하게 되며, 이에 따라 패키지의 핀간 단락을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.
제3도는 본 발명에 따른 TEG용 전극 패드를 나타낸 도면으로, 상기 제2도에 도시한 종래 전극 패드와는 달리, TEG용 전극 패드의 형성을 위한 금속층은 실제 소자의 제조공정에서 사용되는 금속막에 관계없이 최종적으로 사용되는 금속으로만 전극 패드를 형성하는 한편, 도시된 바와 같이 전극 패드를 다수개의 사각형으로 분할한 구조를 채용하였다.
제4도는 본 발명에 따른 TEG용 전극 패드를 각 칩에 형성된 반도체 개별소자와 연결시킨 모습을 나타낸 평면도로, 상기 반도체 개별소자(MOS 소자)의 게이트 폴리와 연결된 전극 패드(10)와 TEG용 전극 패드(20)가 서로 연결되어 있으며, 후속되는 금속막의 제거공정에서 종래에는 도면부호 30으로 표시된 부분에 금속막이 잔존했음에 비하여, 본 발명에서는 상기 TEG 패턴의 전극 패드(40)를 다수개의 사각형으로 분할한 구조로 형성함으로써 금속층이 식각공정중에 쉽게 제거되어, 잔존하지 않게 된다. 도면에서 참조부호 12는 절연막으로 패시베이션층(passivation layer)을 가리킨다.
따라서, 본 발명에 의한 TEG용 전극 패드에 의하면, 스크라이브 라인내에 삽입되는 TEG내 금속막을 본 공정에 사용되는 금속막의 수에 관계없이 최종금속으로만 형성되게 레이아웃(layout)을 하며, 그 구조도 다수개의 사각형으로 분할한 모양으로 형성함으로써, 범프 전극의 형성 공정 후 진행하는 금속막의 식각시 상기 스크라이브 라인내에 최소한의 금속막만이 잔존하게 되며, 이에 따라 패키징(packaging)공정에서 단락 결함(short defect)이 발생하는 것을 방지할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
Claims (1)
- 스크라이브 라이내에 형성된 TEG용 범프 전극의 전극 패드에 있어서, 상기 전극 패드는 다수개의 사각형으로 분할한 구조로 형성된 것을 특징으로 하는 TEG용 범프전극의 전극 패드.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069749A KR100195279B1 (ko) | 1995-12-30 | 1995-12-30 | Teg용 전극 패드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069749A KR100195279B1 (ko) | 1995-12-30 | 1995-12-30 | Teg용 전극 패드 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053204A KR970053204A (ko) | 1997-07-29 |
| KR100195279B1 true KR100195279B1 (ko) | 1999-06-15 |
Family
ID=19448575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069749A KR100195279B1 (ko) | 1995-12-30 | 1995-12-30 | Teg용 전극 패드 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100195279B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950069749A patent/KR100195279B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053204A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080277659A1 (en) | Test structure for semiconductor chip | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
| KR100195279B1 (ko) | Teg용 전극 패드 | |
| JP4150604B2 (ja) | 半導体装置 | |
| US20060076159A1 (en) | Contour structures to highlight inspection regions | |
| KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
| JP2842430B2 (ja) | Ｔａｂテープ | |
| CN109830459B (zh) | 一种熔丝结构的形成方法 | |
| KR100224716B1 (ko) | 반도체장치의 제조방법 | |
| KR960011855B1 (ko) | 반도체장치의 범프 형성방법 | |
| KR100267775B1 (ko) | 반도체소자의 제조방법 | |
| KR100261178B1 (ko) | 파인드타겟 감도향상방법 | |
| KR0155837B1 (ko) | 반도체 장치의 패드 및 그 제조방법 | |
| KR100480590B1 (ko) | 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법 | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| KR0151224B1 (ko) | 반도체 소자의 전도층간 연결방법 | |
| KR20050047298A (ko) | 반도체 소자의 패드부 구조 및 그 제조 방법 | |
| US20090081875A1 (en) | Chemical removal of oxide layer from chip pads | |
| KR100196421B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR20020091939A (ko) | 반도체 소자 | |
| KR100219412B1 (ko) | 이중패드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| KR19980030400A (ko) | 이상범프의 본딩패드를 제거하는 범프 형성방법 | |
| KR970003730B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| KR0182163B1 (ko) | 반도체 장치의 범프 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080201 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |