KR100734250B1 - 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법 - Google Patents

단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법 Download PDF

Info

Publication number
KR100734250B1
KR100734250B1 KR1020010001131A KR20010001131A KR100734250B1 KR 100734250 B1 KR100734250 B1 KR 100734250B1 KR 1020010001131 A KR1020010001131 A KR 1020010001131A KR 20010001131 A KR20010001131 A KR 20010001131A KR 100734250 B1 KR100734250 B1 KR 100734250B1
Authority
KR
South Korea
Prior art keywords
pad
bonding
bonding pad
contact hole
manufacturing
Prior art date
Application number
KR1020010001131A
Other languages
English (en)
Other versions
KR20020059952A (ko
Inventor
류재현
김영대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010001131A priority Critical patent/KR100734250B1/ko
Publication of KR20020059952A publication Critical patent/KR20020059952A/ko
Application granted granted Critical
Publication of KR100734250B1 publication Critical patent/KR100734250B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

와이어 본딩 공정 시 와이어와의 본딩 패드의 접착력을 증가시키는 반도체 장치의 패드 및 이를 제조하는 방법이 제공된다. 상기 패드는 패드가 형성될 소정의 위치에 사진 식각 기술을 이용하여 절연막을 패터닝하여 형성되는 콘택 홀 및 상기 콘택 홀 및 상기 절연막 상에 형성되는 도전체를 구비하며, 상기 패드의 표면에 단차가 형성된다. 상기 패드는 상기 콘택 홀과 상기 패드 사이에 소정의 콘택 물질을 더 구비하며, 바람직하게는 상기 단차는 상기 콘택 홀에 의하여 생성된다.

Description

단차를 구비하는 반도체 장치의 본딩 패드 및 이를 제조하는 방법{Bonding pad of semiconductor memory device for improving adhesive strength bonding pad and bonding wire and method of manufacturing the same}
도 1은 종래의 반도체 장치의 본딩 패드의 구조를 나타내는 수직 단면도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 반도체 장치의 본딩 패드를 제조하는 방법을 나타내는 도면이다.
6은 본 발명의 다른 실시예에 따른 반도체 장치의 본딩 패드를 나타내는 도면이다.
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 장치의 본딩 패드에 단차를 만들어 와이어 본딩 시 본딩 패드와 본딩 와이어와의 접착력을 증가시키는 반도체 장치의 패드 및 이를 제조하는 방법에 관한 것이다.
반도체 장치에 있어서, 패드(pad)는 반도체 장치(device)의 동작 시 반도체 장치에 바이어스를 인가하기 위한 목적으로 사용된다. 또한, 상기 패드는 패키지(package) 시에 본딩을 위한 본딩 와이어(bonding wire)가 접속되는 곳으로 사용되고, 반도체 소자를 테스트(test)하는 경우에는 프로빙(probing)을 위한 곳으로 사용된다.
도 1은 종래의 반도체 장치의 본딩 패드의 구조를 나타내는 수직 단면도이다. 도 1을 참조하면, 반도체 장치의 본딩 패드 구조는 반도체 기판(1), 절연막(예컨대 inter- metal dielectric; 이하 'IMD'라 한다.), 콘택 물질(5), 본딩 패드(7) 및 본딩 와이어(9)를 구비하며, 도 1의 수직 단면도와 같이 차례로 적층된다.
종래의 본딩 패드는 절연막(3) 및 콘택 물질(5)의 상부에 본딩 패드(7)가 평면 형태로 형성되므로, 본딩 패드(7)의 상부면의 본딩 와이어(9)도 평면형태로 형성된다. 따라서 와이어 본딩을 하는 경우 본딩 패드(7)와 본딩 와이어(9)의 접착력이 약하여 본딩 패드(7)와 본딩 와이어(9)가 분리되는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는 본딩 패드와 본딩 와이어의 접착면적을 증가시켜 본딩 패드와 본딩 와이어의 접착력을 증가시키는 반도체 장치의 패드 및 이를 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 이루기 위한 본 발명에 의한 반도체 장치의 패드 제조 방법은 패드가 형성될 소정의 위치에 사진 식각 기술을 이용하여 절연막을 패터닝하여 콘택 홀을 형성하는 단계 및 상기 콘택 홀 및 상기 절연막 상에 상기 패드를 형성할 도체를 도포하여, 상기 패드의 표면에 단차를 형성하는 것을 특징으로 한 다.
상기 패드 제조 방법은 상기 콘택 홀에 소정의 콘택 물질을 채워 넣는 단계를 더 구비하며, 바람직하게는 상기 단차는 상기 콘택 홀에 의하여 생성된다.
상기 다른 기술적 과제를 이루기 위한 본 발명에 의한 반도체 장치의 패드는 콘택홀 및 도전체를 구비한다. 상기 콘택홀은 패드가 형성될 소정의 위치에 사진 식각 기술을 이용하여 절연막을 패터닝하여 형성되며, 상기 도전체는 상기 콘택 홀 및 상기 절연막 상에 형성되고, 상기 패드의 표면에 상기 콘택 홀에 의하여 상기 단차가 형성된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 반도체 장치의 본딩 패드를 제조하는 방법을 나타내는 도면이다. 도 2를 참조하면, 절연막(13)은 본딩 패드(17)가 형성될 메탈층이나, 실리콘 기판과 같은 도체(11)의 위에 형성된다.
도 3은 실리콘 기판(11)위에 콘택 홀이 형성된 도면을 나타낸다. 콘텍 홀(contact hole)은 포토 레지스트(photo resist)를 절연막(13) 위에 도포하고, 회로의 패턴이 그려져 있는 마스크(mask) 또는 레티클(reticle)을 절연막(13) 위에 놓고 노광(expose)하고, 현상(develop)한 뒤 절연막(13)을 식각(etch)한 후 포토 레지스트를 제거하고 세정하는 과정을 통하여 형성된다.
도 4는 소정의 콘택 물질(15)이 도 3의 공정으로 만들어진 콘택 홀에 채워진 도면을 나타낸다. 도 4를 참조하면, 콘택 홀에 콘택 물질(15), 예컨대 텅스텐을 채워넣는 경우 콘택 홀을 종래의 콘택 홀보다 넓게 만들어 콘택 홀이 콘택 물질(15)에 의하여 완전히 채워지지 않게 하는 것이 바람직하다.
도 5는 본 발명의 실시예에 따른 반도체 장치의 본딩 패드를 나타내는 도면이다. 도 5를 참조하면, 본딩 패드(17)는 산화막(13)과 도 2 내지 4의 공정으로 만들어진 콘택물질(15)의 표면에 본딩 패드(17)를 형성할 도전체를 도포하여 생성된다. 그리고 본딩 와이어(19)는 본딩 패드(17)의 위에 적층된다.
콘택 홀이 콘택 물질(15)에 의하여 완전히 채워지지 않았기 때문에, 절연막(13) 및 콘택 물질(15) 위에 본딩 패드(17)를 형성할 도체를 덮으면, 본딩 패드(17)의 표면에 콘택 물질(15)로 부분적으로 채워진 부분과 절연막(13)에 의한 부분으로 인하여 소정의 요철을 갖는 단차(20)가 자연스럽게 형성된다.
따라서 소정의 단차(20)를 갖는 본딩 패드(17)가 형성되면, 와이어 본딩을 하는 경우에 본딩 와이어(19)와의 접촉 면적이 도 1의 본딩 패드(7)의 접촉면적보다 넓어져 본딩 패드(17)와 본딩 와이어와(19)의 접착력이 증가한다.
도 6은 본 발명의 다른 실시예에 따른 반도체 장치의 본딩 패드를 나타내는 도면이다. 도 6을 참조하면, 본딩 패드는 콘택 물질(15)이 없는 것을 제외하면 도 5의 본딩 패드 및 이를 제조하는 방법과 유사하다.
도 6의 본딩 패드(19)는 도 2 및 도 3의 공정에 의하여 콘택 홀을 형성한다. 콘택 홀이 형성된 후 콘택 물질(15)을 콘택홀에 채워 넣지 않고, 직접 콘택 홀 및 절연막(13)의 표면에 본딩 패드(17)를 형성할 도체를 덮으면, 본딩 패드(17)의 표면에 소정의 단차(20)가 자연스럽게 형성된다.
따라서 소정의 단차(20)를 갖는 본딩 패드가 형성되면, 와이어 본딩 공정을 하는 경우 본딩 와이어(19)와의 접촉 면적이 도 1의 본딩 패드(7)의 접촉면적보다 넓어져 본딩 패드(17)와 본딩 와이어와(19)의 접착력이 증가한다. 따라서 본 발명의 실시에와 같이 본딩 패드의 구조를 변경하면, 패키지의 질을 향상시킬 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 의한 단차를 구비하는 반도체 장치의 본딩 패드를 제조하는 방법 및 이 방법에 의하여 제조된 본딩 패드는 와이어 본딩을 하는 경우 본딩 와이어와의 접착력을 증가시키는 장점이 있다.

Claims (6)

  1. 패드가 형성될 소정의 위치에 식각 기술을 이용하여 절연막을 패터닝하여 콘택 홀을 형성하는 단계;
    상기 콘택 홀 및 상기 절연막 상에 상기 패드를 형성할 도전체를 도포하여 상기 패드의 표면에 상기 콘택 홀에 의하여 단차가 형성되는 것을 특징으로 하는 반도체 장치의 패드 제조방법.
  2. 제 1항에 있어서, 상기 패드 제조 방법은,
    상기 콘택 홀에 소정의 콘택 물질을 채워 넣는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 패드 제조방법.
  3. 삭제
  4. 패드가 형성될 소정의 위치에 식각 기술을 이용하여 절연막을 패터닝하여 형성되는 콘택 홀; 및
    상기 콘택 홀 및 상기 절연막 상에 형성되는 도전체를 구비하며,
    상기 패드의 표면에 상기 콘택 홀에 의하여 단차가 형성하는 것을 특징으로 하는 반도체 장치의 패드.
  5. 제 4항에 있어서, 상기 반도체 장치의 패드는,
    상기 콘택 홀과 상기 패드 사이에 소정의 콘택 물질을 더 구비하는 것을 특징으로 하는 반도체 장치의 패드.
  6. 삭제
KR1020010001131A 2001-01-09 2001-01-09 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법 KR100734250B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010001131A KR100734250B1 (ko) 2001-01-09 2001-01-09 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010001131A KR100734250B1 (ko) 2001-01-09 2001-01-09 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법

Publications (2)

Publication Number Publication Date
KR20020059952A KR20020059952A (ko) 2002-07-16
KR100734250B1 true KR100734250B1 (ko) 2007-07-02

Family

ID=27691154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010001131A KR100734250B1 (ko) 2001-01-09 2001-01-09 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법

Country Status (1)

Country Link
KR (1) KR100734250B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202794B2 (en) 2012-04-19 2015-12-01 Samsung Electronics Co., Ltd. Pad structure of a semiconductor device, method of manufacturing the pad structure and semiconductor package including the pad structure
US11672158B2 (en) 2019-04-01 2023-06-06 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034538B1 (ko) * 2010-06-01 2011-05-12 여흥레이저텍(주) 빗물이 유입되는 일체형 가로수보호판
KR101960686B1 (ko) 2012-08-10 2019-03-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055634A (ja) * 1983-09-07 1985-03-30 Nec Corp 半導体集積回路装置
US4984061A (en) * 1987-05-15 1991-01-08 Kabushiki Kaisha Toshiba Semiconductor device in which wiring layer is formed below bonding pad
JPH04288843A (ja) * 1991-03-07 1992-10-13 Mitsubishi Electric Corp 半導体装置
KR20000065487A (ko) * 1999-04-06 2000-11-15 윤종용 칩 스케일 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055634A (ja) * 1983-09-07 1985-03-30 Nec Corp 半導体集積回路装置
US4984061A (en) * 1987-05-15 1991-01-08 Kabushiki Kaisha Toshiba Semiconductor device in which wiring layer is formed below bonding pad
JPH04288843A (ja) * 1991-03-07 1992-10-13 Mitsubishi Electric Corp 半導体装置
KR20000065487A (ko) * 1999-04-06 2000-11-15 윤종용 칩 스케일 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202794B2 (en) 2012-04-19 2015-12-01 Samsung Electronics Co., Ltd. Pad structure of a semiconductor device, method of manufacturing the pad structure and semiconductor package including the pad structure
US11672158B2 (en) 2019-04-01 2023-06-06 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20020059952A (ko) 2002-07-16

Similar Documents

Publication Publication Date Title
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
JPH07183325A (ja) 円形の被露出領域を有するボンディング・パッドとその方法
KR100734250B1 (ko) 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법
KR20020073260A (ko) 반도체 장치 제조 방법
CN111834317A (zh) 半导体器件及其制造方法
CN111834316A (zh) 半导体器件及其制造方法
US8168526B2 (en) Semiconductor chip package and method for manufacturing thereof
KR100542721B1 (ko) 감광성 폴리이미드 패턴 형성방법 및 이를 이용한 반도체 소자의보호막 형성 방법
KR100480590B1 (ko) 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법
JPH0661233A (ja) 半導体装置の製造方法
KR100245249B1 (ko) 반도체장치의 제조방법
KR100278990B1 (ko) 반도체장치의제조방법
US20210233822A1 (en) Semiconductor device, pad structure and fabrication method thereof
JP2002064177A (ja) 半導体素子およびその製造方法
JP2001313365A (ja) 半導体装置
KR100286291B1 (ko) 이층구조소자의 본딩패드 형성방법
KR970003730B1 (ko) 반도체 장치 및 그의 제조방법
KR20000001881A (ko) 반도체장치의 패드 및 이의 제조방법
KR100275949B1 (ko) 반도체장치의제조방법
KR100591128B1 (ko) 반도체 소자 및 그 제조 방법
KR100242634B1 (ko) 반도체 장치의 패드 구조 및 그 제조방법
KR970007841B1 (ko) 요철형 칩 패드 구조
KR19980045163A (ko) 반도체장치의 제조방법
KR19980057582A (ko) 패드 형성방법
JPS60201634A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee