KR19980057582A - 패드 형성방법 - Google Patents
패드 형성방법 Download PDFInfo
- Publication number
- KR19980057582A KR19980057582A KR1019960076879A KR19960076879A KR19980057582A KR 19980057582 A KR19980057582 A KR 19980057582A KR 1019960076879 A KR1019960076879 A KR 1019960076879A KR 19960076879 A KR19960076879 A KR 19960076879A KR 19980057582 A KR19980057582 A KR 19980057582A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- pattern layer
- forming
- pad pattern
- contact hole
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 패드 형성방법에 관한 것으로, 특히 프로브 콘택(Probe Contact)을 용이하게 하기 위한 패드 형성방법에 관한 것이다.
본 발명의 패드 형성방법은 기판에 제1 금속 패드 패턴층을 형성하는 공정과, 상기 제 1 금속 패드 패턴층상에 절연막을 형성하는 공정과, 상기 절연막을 선택적으로 식각하여 상기 제 1 금속 패드 패턴층에 콘택홀을 형성하는 공정과, 상기 콘택홀을 통해 상기 제 1 금속 패드 패턴층에 연결되도록 콘택홀 인접부의 절연막상에 제 2 금속 패드 패턴층에 연결되도록 콘택홀 인접부의 절연막상에 제 2 금속 패드 패턴층을 형성하는 공정과, 상기 콘택홀상에 형성된 제 2 금속 패드 패턴층을 요철모양으로 건식식각하는 공정을 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 패드 형성방법에 관한 것으로, 특히 프로브 콘택(Probe Contact)을 용이하게 하기 위한 패드 형성방법에 관한 것이다.
일반적으로 반도체 소자 제조시 FAB(FAB-rication Process) 공정이 완료된 다음 웨이퍼의 각 칩(Chip)이 전기적으로 양호한지 또는 불량한지를 측정하는 선별작업인 소팅(Sorting) 작업을 실시하게 된다.
이하, 첨부된 도면을 참조하여 종래의 패드 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 1d는 종래의 패드 형성방법을 나타낸 공정 단면도이다.
먼저, 도 1a에 도시한 바와같이 반도체 기판(1)상에 제 1, 제 2 절연층(2)(3)을 차례로 형성하고, 상기 제 2 절연층(3)상에 제 1 금속층, 제 2 금속층, 제 3 금속층(4a)(5a)(4b)을 차례로 형성한다.
이때, 상기 제 1, 제 3 금속층(4a)(4b)은 Ti/TiN을 사용하고, 제 2 금속층(5a)은 A1을 사용한다.
그리고 상기 제 3 금속층(4b)상에 포트레지스트를 증착하고 제 1 금속 패드패턴을 정의하여 노광 및 현상공정으로 패터닝하여 제 1포토레지스트 패턴(6)을 형성한다.
이어, 도 1b에 도시한 바와같이 상기 제 1 포토레지스트 패턴(6)을 마스크로 하여 제 1, 제 2, 제 3 금속층(4a)(5a)(4b)을 식각한 후, 상기 제 3 금속층 (4b)을 포함한 제 2 절연층(3)상에 제 1, 제 2 TEOS(7a)(7b)을 형성한다. 이때, 상기 제 1, 제 2, 제 3 금속층(4a)(5a)(4b)은 건식식각을 이용하여 식각한다.
그리고 상기 제 2 TEOS(7b)상에 포토레지스트를 증착하고, 현상 및 노광공정을 이용하여 콘택홀을 정의한 후 패턴닝하여 제 2 포토레지스트 패턴(8)을 형성한다.
이어서, 도 1c에 도시한 바와같이 상기 제 2 포토레지스트 패턴(8)을 마스크로 하여 상기 제 1, 제 2 TEOS(7a)(7b) 및 제 3 금속층(4b)을 제거하여 콘택홀(9)을 형성한다.
이어,도 1d에 도시한 바와같이 상기 콘택홀(9)을 포함한 제 2 TEOS(7b)상에 제 4, 제 5 금속층(4c)(5b)을 형성하고, 상기 제 5 금속층(5b)상에 포토레지스트(도면에 도시하지 않았음)을 증착하고 제 2 금속 패드 패턴을 정의한다. 그리고 상기 포토레지스트를 마스크로 하여 상기 제 4, 제 5 금속층(4c)(5b)을 식각하여 제 2 금속 패드 패턴을 형성한다.
이때, 상기 제 4 금속층(4c)은 Ti/TiN을 사용하고, 제 5 금속층(5b)은 A1을 사용한다.
여기서, 제 5 금속층(5b)을 PAD면이라 하고, 소자의 특성을 측정할 수 있도록 상기 제 5 금속층(5b)과 프로브 핀(Probe Pin : 10)과의 콘택(Contact)을 통해 필요한 전압, 전류등 각종 전기적인 스트레스(Stress)을 가한다.
그러나 상기와 같은 종래의 패드 형성방법에 있어서는 다음과 같은 문제점이 있었다.
패드 제작에 있어서, 패드 패턴을 평면으로 형성하므로 프로브 핀이 마모되어있거나 구부러져 있을 경우, 측정 콘택 불량으로 인한 측정 특성의 비신뢰성이 높았다. 또한 패드 패턴과 프로브 핀이 콘택을 잘하기 위해 프로브 핀에 무리한 힘을 가하다 보니 프로브 핀의 파손도 상당히 많아 핀을 자주 갈아 주어야 했다.
본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로 패드 면과 프로브 핀간 콘택율을 향상 사킴으로서 측정시 난-콘택(Non-Contact)에 의한 측정의 비신뢰성을 크게 개선할 수 있는 패드 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 패드 형성방법을 나타낸 공정 단면도
도 2a 내지 도 2f는 본 발명의 패드 형성방법을 나타낸 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명
30 : 기판, 31 : 제 1 절연층, 32 : 제 2 절연층, 33a : 제 1 금속층, 33b : 제 3 금속층 33c : 제 4 금속층, 34a : 제 2 금속층, 34b : 제 5 금속층, 35 : 제 1 포토레지스트 패턴, 36a : 제 1 TEOS, 36b : 제 2 TEOS, 37 : 제 2 포토레지스트 패턴, 38 : 콘택홀, 39 : 제 3 포토레지스트 패턴, 40 : 프로브
상기와 같은 목적을 달성하기 위한 본 발명의 패드 형성방법은 기판에 제1금속 패드 패턴층을 형성하는 공정과, 상기 제 1 금속 패드 패턴층상에 절연막을 형성하는 공정과, 상기 절연막을 선택적으로 식각하여 상기 제 1 금속 패드 패턴층에 콘택홀을 형성하는 공정과, 상기 콘택홀을 통해 상기 제 1 금속 패드 패턴층에 연결되도록 콘택홀 인접부의 절연막상에 제 2 금속 패드 패턴층을 형성하는 공정과, 상기 콘택홀 상에 형성된 제 2 금속패드 패턴층을 요철모양으로 건식식각하는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 패드 형성방법에 대하여 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명의 패드 형성방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와같이 반도체 기판(30)상에 제 1, 제 2 절연층(31)(32)을 형성하고, 상기 제 2 절연층(32)상에 제 1, 제 2, 제 3 금속층(33a)(34a)(33b)을 차례로 형성한다. 이때, 제 1, 제 3 금속층(33a)(33b)은 Ti/TiN을 사용하고, 상기 제 2 금속층(34a)은 A1을 사용한다.
이어, 도 2b에 도시한 바와같이 제 3 금속층(33b)상에 포토레지스트을 증착하고 노광 및 현상공정을 이용하여 제 1 금속 패드 패턴을 정의한 후, 제 1 포토레지스트 패턴(35)을 형성한다.
그리고 상기 제 1 포토레지스트 패턴(35)을 마스크로 하여 상기 제 1, 제 2, 제 3 금속층(33a)(34a)(33b)을 식각한다. 이때, 상기 제 1, 제 2, 제 3 금속층(33a)(34a)(33b)은 건식식각을 이용한다.
이어서, 도 2c에 도시한 바와같이 상기 제 1 포토레지스트 패턴(35)을 제거하고, 상기 제 3 금속층(33b)상에 제 1, 제 2 TEOS(Tetra Ethyl Ortho silicate : 36a)(36b)을 차례로 형성한다.
이어, 도 2d에 도시한 바와같이 제 2 TEOS(36b)상에 포토레지스트를 증착하고 현상 및 노광공정을 이용하여 제 2 금속 패드 패턴을 정의한 후, 제 2 포토레지스트 패턴(37)을 형성한다.
그리고 상기 제 2 포토레지스트 패턴(37)을 마스크로 하여 상기 제 1, 제 2 TEOS(36a)(36b)을 식각으로 콘택홀(38)을 형성한다. 이때, 상기 제 1, 제 2 TEOS(36a)(36b)은 건식식각을 이용한다.
이어서, 도 2e에 도시한 바와같이 제 2 포토레지스트 패턴(37)을 제거하고, 상기 콘택홀(38)을 포함한 전면에 제 4, 제 5 금속층(33c)(34b)을 형성한다.
그리고 상기 제 5 금속층(34b)상에 포토레지스트를 증착하고 상기 콘택홀(38)을 제외한 부분에 제 3 포토레지스트 패턴(39)을 형성한 후, 노출된 상기 제 5 금속층(34b)을 건식식각한다. 이때 상기 제 5 금속층(34b)은 1/3만 Time-건식식각하여 요철모양으로 형성한다.
이어 도 2f에 도시한 바와같이 제 3 포토레지스트 패턴(39)을 제거하고, 상기 제 5 금속층(34b)상에 포토레지스트를 증착한 후, 제 2 금속 패드 패턴을 정의하여 노광 및 현상공정으로 제 4 포토레지스트 패턴(도면에 도시하지 않았음)을 형성한다.
그리고 상기 제 4 포토레지스트 패턴을 마스크로 제 4, 제 5 금속층(33c)(34b)을 식각한 후, 제 4 포토레지스트 패턴을 제거한다. 이때, 제 4, 제 5 금속층(33c)(34b)은 건식식각을 이용한다.
여기서, 제 5 금속층(34b)을 PAD면이라 하고, 소자의 특성을 측정할 수 있도록 상기 제 5 금속층(34b)과 프로브 핀(40)과의 콘택(contact)을 통해 필요한 전압, 전류등 각종 전기적인 스트레스(stress)을 가한다.
이상에서 설명한 바와같이 본 발명의 패드 제조방법에 있어서는 다음과 같은 효과가 있다.
웨이퍼 측정시 사용할 경우 프로브 핀과 측정 패드간의 콘택율이 크게 향상되어 난-콘택에 의한 측정의 비신뢰성을 크게 개선할 수 있다. 또한 프로브 핀이 마모되거나 구부러져 있어도 패드 표면이 요철모양이므로 접촉이 기존 패드보다 훨씬 용이하여 측정의 신뢰도를 높일 수 있으며 무리하게 힘을 가하지 않아도 콘택을 쉽게 할 수 있다.
Claims (5)
- 기판에 제 1 금속 패드 패턴층을 형성하는 공정과;상기 제 1 금속 패드 패턴층상에 절연막을 형성하는 공정과;상기 절연막을 선택적으로 식각하여 제 1 금속 패드 패턴층에 콘택홀을 형성하는 공정과;상기 콘택홀을 통해 상기 제 1 금속 패드 패턴층에 연결되도록 콘택홀 인접부의 절연막상에 제 2 금속 패드 패턴층을 형성하는 공정과;상기 콘택홀상에 형성된 제 2 금속 패드 패턴층을 요철모양으로 건식식각하는 공정을 포함하여 이루어짐을 특징으로 하는 패드 형성방법.
- 제1항에 있어서,상기 제 1 금속 패드 패턴층은 제 1, 제 2, 제 3 금속층이 차례로 적층하고, 상기 제 1, 제 3 금속층은 Ti/TiN을 사용하며, 상기 제 2 금속층은 A1을 사용하는 특징으로 패드 형성방법.
- 제 1항에 있어서,상기 절연막은 TEOS을 사용하는 것을 특징으로 하는 패드 형성방법.
- 제 1항에 있어서,상기 제 2 금속 패드 패턴층은 제 4, 제 5 금속층을 차례로 적층하여 형성하고, 상기 제 4 금속층은 Ti/TiN을 사용하며, 상기 제 5 금속층은 A1을 사용하는 것을 특징으로 하는 패드 형성방법.
- 제 4항에 있어서,상기 제 5 금속층을 건식식각시 전체의 1/3만 식각하는 것을 특징으로 하는 패드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076879A KR19980057582A (ko) | 1996-12-30 | 1996-12-30 | 패드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076879A KR19980057582A (ko) | 1996-12-30 | 1996-12-30 | 패드 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980057582A true KR19980057582A (ko) | 1998-09-25 |
Family
ID=66396293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960076879A KR19980057582A (ko) | 1996-12-30 | 1996-12-30 | 패드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980057582A (ko) |
-
1996
- 1996-12-30 KR KR1019960076879A patent/KR19980057582A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0618555A (ja) | マイクロスプリングコンタクト、マイクロスプリングコンタクトの集合体、該マイクロスプリングコンタクトの集合体からなる電気的接続用端子及びマイクロスプリングコンタクトの製造方法 | |
| KR19980057582A (ko) | 패드 형성방법 | |
| KR100734250B1 (ko) | 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법 | |
| KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
| KR100745907B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100480590B1 (ko) | 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법 | |
| KR100365746B1 (ko) | 콘택저항개선을위한반도체소자제조방법 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| KR100195279B1 (ko) | Teg용 전극 패드 | |
| KR100218730B1 (ko) | 반도체 소자 제조방법 | |
| KR100245249B1 (ko) | 반도체장치의 제조방법 | |
| KR0140729B1 (ko) | 미세콘택 형성방법 | |
| KR0137981B1 (ko) | 반도체 소자 제조방법 | |
| JPH0245955A (ja) | 半導体装置 | |
| KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
| KR100275949B1 (ko) | 반도체장치의제조방법 | |
| KR0172553B1 (ko) | 반도체 소자 제조방법 | |
| KR100244794B1 (ko) | 반도체 소자의 제조방법 | |
| KR100850148B1 (ko) | 이중 다마신 공정에서의 오버레이 측정 방법 | |
| KR100252761B1 (ko) | 게이트선폭 측정방법 | |
| KR100232216B1 (ko) | 정렬도 측정용 오버레이 패턴을 이용한 커패시터의 제조방법 | |
| KR20010094211A (ko) | 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법 | |
| KR19990005876A (ko) | 반도체 소자의 테스트 패드 형성 방법 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH03262147A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |