KR0137981B1 - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법

Info

Publication number
KR0137981B1
KR0137981B1 KR1019940028646A KR19940028646A KR0137981B1 KR 0137981 B1 KR0137981 B1 KR 0137981B1 KR 1019940028646 A KR1019940028646 A KR 1019940028646A KR 19940028646 A KR19940028646 A KR 19940028646A KR 0137981 B1 KR0137981 B1 KR 0137981B1
Authority
KR
South Korea
Prior art keywords
forming
film
insulating layer
entire surface
metal pattern
Prior art date
Application number
KR1019940028646A
Other languages
English (en)
Other versions
KR960019569A (ko
Inventor
준 황
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940028646A priority Critical patent/KR0137981B1/ko
Publication of KR960019569A publication Critical patent/KR960019569A/ko
Application granted granted Critical
Publication of KR0137981B1 publication Critical patent/KR0137981B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 반도체기판 상부에 형성된 하부절연층 상부에 제1금속패턴을 형성하고 전체표면상부에 절연막을 일정두께 형성한 다음, 상기 하부절연층 일측 상부의 제1금속패턴 상부에 제2금속패턴을 콘택시킨 다음, 전체표면상부에 제1내부금속 절연막을 형성하고 SOG 막과 감광막을 이용한 평탄화공정으로 전체표면 상부를 평탄화시킨 다음, 그 상부에 제2내부금속절연막을 형성함으로써 후공정을 용이하게 하여 반도체소자의 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자 제조방법
제 1a 도 내지 제 1c 도는 본 발명의 제1실시에에 따른 반도체소자 제조공정을 도시한 단면도,
제 2a 도 내지 제 2b 도는 본 발명의 제2실시예에 따른 반도체소자 제조공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,31:반도체기판 13,33:하부절연층
15,35:제1금속패턴 17,37:산화막
19,39:제2금속패턴 21,41:제1내부금속산화막
23:감광막 25,43:SOG 막
27,49:제2내부금속산화막 45:제1감광막
47:제2감광막
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 반도체소자가 고집적화됨에 따라 전체 단차를 완화시켜 상부고조를 평탄화시킴으로써 후공정을 용이하게 하여 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
종래에는 에치백(etch back) 방법이나 에스.오.지.(SOG :Spin On Glass, 이하에서 SOG라 함) 막을 이용하여 평탄화공정을 실시하였다. 그러나, 이러한 방법을 사용하여 형성한 반도체기판은 부분적으로 평탄성이 양호하지만 본도체기판 전체면적의 평탄화에는 큰 영향을 주지 못한다. 또한, 전체 평탄화를 위한 공지의 기술은 공정이 복잡하고 많은 어려움이 있다. 그로인하여, 종래기술에 따른 반도체소자는 반도체소자의 신뢰성을 저하시키고 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
이하에서 종래기술의 두가지 방법중에서 SOG 막을 이용하여 평탄화시키는 방법을 설명한다.
반도체기판 상부에 하부절연층을 형성한다. 그리고, 하부절연층 상부에 제1금속패턴을 형성한다. 그리고, 전체표면상부에 얇은 두께로 내부금속산화막을 형성한다. 그리고, 전체표면상부를 에스.오.지.(SOG :Spin On Glass, 이하에서 SOG라 함) 막을 형성하여 평탄화시킨다. 그리고, 그 상부에 다른 내부금속산화막을 형성한다. 그리고, 콘택마스크를 이용하여 제2금속을 제1금속패턴에 콘택시킨다.
그러나, SOG 막이 제2금속과 접촉함으로써 SOG 막으로부터의 아웃개싱(outgasing)으로 인장응력이 발생하여 SOG 막을 수축시킨다. 그리고, SOG 막에 접촉되는 제2금속패턴에 크랙(crack)을 발생시킨다. 또한, 쓰루우-홀(through-hole)성 열화로 SOG 막의 잔류수분, 도통불량, 힐록(hillock)의 발생촉진 및 누설전류를 발생시킨다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 제1금속패턴이 형성된 반도체기판의 전체표면상부에 절연막을 일정두께 형성하고 큰택마스크를 이용하여 제2금속패턴을 형성한 다음, 제1내부금속절연막을 일정두께 형성하고 전체표면에 감광막을 형성한 다음, 단차가 낮은 부분에 감광막패턴을 형성하고 SOG 막과 제2금속패턴이 접촉하지 않도록 일정부분 에치백한 다음, 제2내부금속절연막을 일정두께 형성함으로써 후속공정을 용이하게하는 반도체소자 제조방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기위한 본 발명의 특징은, 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1금속패턴을 형성하는 공정과, 전체표면상부에 절연막을 일정두께 형성하는 공정과, 상기 하부절연층 상부 일측 형성된 상기 제1금속패턴에 제2금속패턴을 콘택시키는 공정과, 전체표면상부에 제1내부금속절연막을 일정두께 형성하는 공정과, 전체표면상부에 감광막을 형성하는 공정과, 노광마스크를 이용하여 감광막패턴을 형성하는 공정과, 전체표면상부를 평탄화시키는 SOG 막을 형성하는 공정과, 상기 반도체기판 상부에 형성된 구조물을 일정부분까지 에치백하는 공정과, 상기 감광막패탠을 제거하는 공정과, 전체구조상부에 제2내부금속절연막을 형성하는 공정을 포함하는 반도체소자 제조방법에 있어서, 상기 감광막패턴은 상기 하부절연층 상부에형성된 상기 금속패턴 사이의 단차가 낮은 부분에 형성하고, 상기 에치백공정은 상기 제2금속패턴의 바로 상부까지 실시하되, 상기 SOG 막과 접촉되지 않게 하는 것이다.
이상의 목적을 달성하기 위한 본 발명의 다른 특징은, 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1금속패턴을 형성하는 공정과, 전체표면상부에 절연막을 형성하는 공정과, 상기 하부절연층 상부 일측에 형성된 제1금속패턴 상부에 제2금속패턴을 콘택시키는 공정과, 전체표면상부에 제1내부금속절연막을 형성하는 공정과, 전체표면상부에 SOG 막을 형성하는 제1차평탄화공정을 실시하는공정과, 전체표면상부에 제1감광막을 일정두께 형성하는 제2차평탄화공정을 실시하는 공정과, 전체표면상부에 제2감광막을 일정두께 형성하는 제3차 평탄화공정을 실시하는 공정과, 상기 반도체기판 상부의 일정부분까지 에치백공정을 실시하는 제4차 평탄화공정을 실시하는 공정과, 전체표면상부에 제2내부금속절연막을 형성하는 제5차평탄화공정을 포함하는 반도체소자 제조방법에 있어서, 상기 제2평탄화공정은 점도가 낮은 감광막을 0.4 내지 0.6 μm의 두께로 형성하는 것을 특징으로하는 반도체소자 제조방법에 있어서, 상기 제3평탄화공정은 제1감광막보다 점도가 높은 감광막을 1.0 내지 3.0μm의 두께로 형서하고, 상기 제4평탄화공정은 상기 제2금속패턴의 바로 상부까지 에치백공정을 실시하되, 상기 SOG 막과 제2금속패턴이 접촉하지 않도록 실시하는 것이다.
이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.
제1a도 내지 제1c도는 본 발명의 제1실시예에 따라 반도체소자 제조공정을 도시한 단면도이다.
제1a도를 참조하면, 반도체기판(11) 상부에 하부절연층(13)을 형성한다. 그리고, 하부절연층(13) 상부에 제1금속패턴(15)을 형성한다. 그리고, 전체표면상부에 산화막(17)을 형성한다. 그리고, 반도체기판(11)의 일측에 형성된 제1금속패턴(15) 상부에 제2금속패턴(19)을 콘택시킨다. 그리고, 제1내부금속산화막(21)을 형성한다. 그리고, 전체표면상에 감광막(23)을 형성한다. 이때, 감광막(23)은 평탄화를 위하여 형성한 것이다. 그러나, 일반적으로 반도체기판(11) 상부의 감광막(23)은 스핀코팅(spin coating) 방법으로 형성한다. 그리고, 그로인하여 발생되는 원심력으로 경사지게 형성된다.
제1b도를 참조하면, 노광마스크를 이용하여 감광막(23)을 노광 및 현상하므로써 단차가 낮은부분의 제1내부금속산화막(21) 상부에만 감광막(23) 패턴을 형성한다. 그리고, 전체표면상부를 평탄화시키는 SOG 막(25)을 형성한다.
제1c도를 참조하면, 제1b도의 공정후에 일정부분 에치백을 실시하여 평탄화시킨다. 에치백공정은 제2금속패턴(19)이 형성된 바로 윗부분까지 실시한다. 이때, SOG 막(25)은 굴곡진 부분의 단차를 완화시키는 역할을 한다. 그리고, 남아있는 감광막(23)패턴을 제거한다. 그리하여, 반도체기판(11)과 거의 평행하게 상부표면을 형성한다. 그 다음에, 전체표면상부에 제2내부금속산화막(27)을 형성한다.
제2a도 및 제 2b도는 본 발명의 제2실시예에 따른 반도체소자 제조공정을 도시한 단면도이다.제2a도를 참조하면, 반도체기판(31) 상부에 하부절연층(33)을 형성한다. 그리고, 하부절연층(33) 상부에 제1금속패턴(35)을 형성한다. 그리고, 전체표면상부에 산화막(37)을 형성한다. 그리고, 반도체기판(31)의 일측에 형성된 제1금속패턴(35) 상부에 제2금속패턴(39)을 콘택시킨다. 그리고, 제1내부금속산화막(1)을 형성한다. 그리고, 전체표면상부를 평탄화시키는 SOG 막(43)을형성한다. 이때, SOG 막(43)은 스핀코팅 방법으로 형성하여 경사지게 형성된다. 그 다음에, SOG 막(43) 상부에 제1감광막(45)을 형성한다. 이때, 제1감광막(45)은 스핀코팅 방법으로 형성하여 경사지게 형성된다. 그리고, SOG 막(43)보다 평탄화된 상태이다. 또한, 제1감광막(45)은 제2감광막의 평탄화를 위한 완충역할을 하기위하여 점도가 낮은 감광막을 0.4 내지 0.6 μm 의 두께로 형성한 것이다. 그 후에, 제1감광막(45) 상부에 제2감광막(47)을형성한다. 이때, 제2감광막(47)은 스핀코팅 방법으로 형성하여 경사지게 형성된다. 그리고, 제1감광막(45)보다 평탄화된 상태이다. 또한 제2감광막(47)은 제1감광막(45)보다 점도가 높은 감광막으로 1.0 내지 3μm 의 두께로 형성한다.
제2b도를 참조하면, 제2금속패턴(39)의 바로 윗부분까지 에치백을 실시하여 평탄화시킨다. 이때, 감광막(45,47)은 모두 제거된다. 그리고, SOG 막(43)이 제2금속패턴(39)와 접촉하지 않도록 형성한다. 그 다음에, 제2내부금속산화막(49)을 형성한다. 이때, 제2내부금속산화막(49)을 형성함으로써 제2감광막(47)을 형성했을 때보다 평탄화된 상태를 얻어 반도체기판(31)과 평행하도록 형성된다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자 제조방법은, 하부절연층 상부의 제1금속패턴에 제2금속패턴을 콘택시키고 전체표면상부에 절연막을 형성한 다음, 제1내부금속절연막, SOG 막과 감광막을 이용하여 평탄화공정을 실시하고 에치백공정을 실시한 다음, 제2내부금속절연막을 형성하되, SOG 막과 금속패턴의 접촉되지 않게 평탄화시킴으로써 후속공정을 용이하게 하여 반도체소자의 신뢰성 향상 및 고집적화를 가능하게 하는 잇점이 있다.

Claims (7)

  1. 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1금속패턴을 형성하는 공정과, 전체표면상부에 절연막을 일정두께 형성하는 공정과, 상기 하부절연층 상부 일측에 형성된 상기 제1금속패턴에 제2금속패턴을 콘택시키는 공정과, 전체표면상부에 제1내부금속절연막을 일정두께 형성하는 공정과, 전체표면상부에 감광막을 형성하는 공정과, 노광마스크를 이용하여 감광막패턴을 형성하는 공정과, 전체표면상부를 평탄화시키는 SOG 막을 형성하는 공정과, 상기 반도체기판 상부에 형성된 구조물을 일정부분까지 에치백하는 공정과, 상기 감광막패턴을 제거하는 공정과, 전체구조상부에 제2내부금속절연막을 형성하는 공정을 포함하는 반도체소자 제조방법.
  2. 제 1 항에 있어서, 상기 감광막패턴을 상기 하부절연층 상부에 형성된 상기 금속패턴 사이의 단차가 낮은 부분에 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제 1 항에 있어서, 상기 에치백공정은 상기 제2금속패턴의 바로 상부까지 실시하되, 상기 SOG 막과 접촉되지 않게 하는 것을 특징으로 하는 반도체소자 제조방법.
  4. 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1금속패턴을 형성하는 공정과, 전체표면상부에 절연막을 형성하는 공정과, 상기 하부절연층 상부 일측에 형성된 제1금속패턴 상부에 제2금속패턴을 콘택시키는 공정과, 전체표면상부에 제2내부금속절연막을 형성하는 공정과, 전체표면상부에 SOG 막을 형성하는 제1차평탄화공정을 실시하는 공정과, 전체표면상부에 제1감광막을 일정두께 형성하는 제2차평탄화공정을 실시하는 공정과, 전체표면상부에 제2감광막을 일정두께 형성하는 제3차 평탄화공정을 실시하는 공정과, 상기 반도체기판 상부의 일정부분까지 에치백공정을 실시하는 제4차 평탄화공정을 실시하는 공정과, 전체표면상부에 제2내부금속절연막을 형성하는 제5차평탄화공정을 표함하는 반도체소자 제조방법.
  5. 제 4 항에 있어서, 상기 제2평탄화공정은 점도가 낮은 감광막을 0.4 내지 0.6 μm 의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  6. 제 5 항에 있어서, 상기 제3평탄화공정은 제1감광막보다 점도가 높은 감광막을 1.0 내지 3μm 의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  7. 제 4 항에 있어서, 상기 제4평탄화공정은 상기 제2금속패턴의 바로 상부까지 에치백공정을 실시하되, 상기 SOG 막과 제2금속패턴이 접촉하지않도록 실시하는 것을 특징으로 하는 반도체소자 제조방법.
KR1019940028646A 1994-11-02 1994-11-02 반도체 소자 제조방법 KR0137981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940028646A KR0137981B1 (ko) 1994-11-02 1994-11-02 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028646A KR0137981B1 (ko) 1994-11-02 1994-11-02 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR960019569A KR960019569A (ko) 1996-06-17
KR0137981B1 true KR0137981B1 (ko) 1998-06-15

Family

ID=19396914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028646A KR0137981B1 (ko) 1994-11-02 1994-11-02 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR0137981B1 (ko)

Also Published As

Publication number Publication date
KR960019569A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
US5384483A (en) Planarizing glass layer spaced from via holes
JPH06204347A (ja) コンタクトホールを形成する方法
KR0137981B1 (ko) 반도체 소자 제조방법
KR100197538B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100499399B1 (ko) 스택형 비아콘택의 제조방법
KR100191709B1 (ko) 미세 콘택홀의 형성방법
KR0147488B1 (ko) 접촉창 형성방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR100368979B1 (ko) 반도체소자의다층금속배선형성방법
KR910000277B1 (ko) 반도체 장치의 제조방법
KR0140726B1 (ko) 반도체 소자의 제조방법
KR20000015122A (ko) 반도체 소자의 바이어 컨택 형성 방법
KR100214082B1 (ko) 반도체소자의 금속 배선 형성 방법
KR19990043724A (ko) 반도체소자의 제조방법
KR20020002932A (ko) 반도체소자의 게이트전극 형성방법
KR100307488B1 (ko) 반도체디바이스의콘택홀형성방법
KR100702801B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
KR100256231B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100200302B1 (ko) 레이저 다이오드 제조방법
KR20050071031A (ko) 반도체 소자의 금속 배선 형성 방법
KR20030002714A (ko) 반도체 소자의 콘택홀 형성 방법
KR19980030405A (ko) 반도체 장치의 콘택홀 형성방법
KR19990000026A (ko) 반도체장치의 단차부에 금속배선을 형성하는 방법
KR19990057826A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee