KR100256231B1 - 반도체 장치의 콘택홀 형성 방법 - Google Patents

반도체 장치의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR100256231B1
KR100256231B1 KR1019970029032A KR19970029032A KR100256231B1 KR 100256231 B1 KR100256231 B1 KR 100256231B1 KR 1019970029032 A KR1019970029032 A KR 1019970029032A KR 19970029032 A KR19970029032 A KR 19970029032A KR 100256231 B1 KR100256231 B1 KR 100256231B1
Authority
KR
South Korea
Prior art keywords
contact hole
forming
interlayer insulating
bpsg
etching
Prior art date
Application number
KR1019970029032A
Other languages
English (en)
Other versions
KR19990004872A (ko
Inventor
로이 제이.비. 호샴
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970029032A priority Critical patent/KR100256231B1/ko
Publication of KR19990004872A publication Critical patent/KR19990004872A/ko
Application granted granted Critical
Publication of KR100256231B1 publication Critical patent/KR100256231B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야.
반도체 장치 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제.
와인 글래스형 금속 콘택홀 형성시 습식 식각의 언터컷으로 얻은 형상을 건식 식각을 이용해 얻음으로 해서, 습식 식각시의 문제점을 극복하고자 함.
3. 발명의 해결 방법의 요지.
습식 식각시의 형상을 얻기 위해 절연막에 소정의 깊이는 갖는 절연막에 홈을 형성한후 동종의 절연막을 전면 도포후 플로우 공정한 다음, 전면성 식각과정을 거치면서, 종래 기술의 문제점을 극복할 수 있다.
4. 발명이 중요한 용도.
반도체 장치 제조 공정에 이용됨.

Description

반도체 장치의 콘택홀 형성 방법{METHOD FOR FORMING CONTACT HOLE OF SEMICONDUCTOR DEVICE}
본 발명은 습식 식각 공정을 이용하는 반도체 장치의 제조 공정에 관한 것으로, 특히 반도체 제조 공정의 마지막 단계인 전도막 형성 공정시에 발생하는 매립취약지역에 관한 문제점을 개선하기 위한 반도체 장치의 콘택홀의 매립 특성을 향상시킨 와인 글래스형 콘택홀 형성 방법에 관한 것이다.
일반적으로, 전도막은 소자들간의 전기 소통이나 소자들의 상호 연결의 기능을 갖는다. 따라서 전도막 형성 공정은 집적회로의 수율(yield)과 신뢰도 (reliability)에 가장 큰 영향을 주는 결정적인 공정이다.
이에 알룸미늄(Al)은 실리콘(Si)과 실리콘 산화막(SiO2)에 대한 집착력이 우수하고, 고농도로 도핑된 확산층(N+,P+)과의 접촉시 음성 저항 특성을 나타냄으로해서, 반도체 장치 제조 공정에서 전도막 형성을 위한 콘택의 매립 재료로서 가장 널리 사용된다.
현추세에 따라, 집적회로 제조시 소자가 고집적화되어 가면서 소자들간의 전기적 연결을 위한 콘택홀(contact hole)의 크기가 작아지고 이에 따라 콘택홀에 매립되는 물질의 매립 불량이 야기되고 있다.
이에 좀더 개선된 방안으로, 콘택홀에 매립되는 물질의 단차피복성(step coverage)을 향상시키기 위하여 콘택홀의 형상을 입구가 넓은 와인 글래스(wine glass)형으로 형성한다.
도 1a 내지 도 1f는 종래 기술을 이용한 와인글래스형 콘택홀 형성 방법을 나타내는 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 소정 공정이 완료된 하부층을 구비하는 실리콘 기판(10)위에 소자들의 절연을 위한 층간절연막(11)으로 예를 들면 BPSG(BoroPhospho Silicate Glass)막(11)을 형성한다. 그 위에 제1포도레지스트(12)를 전체 구조 상부에 형성한다.
다음으로 도 1b에 도시된 바와 같이, 제1콘택홀용 식각 마스크를 이용하여 위의 제1포토레지스트(12)를 부분 식각하여 제1콘택홀 영역을 지정하는 제1포토레지스트 패턴(12)을 형성한다.
다음으로 도1c에 도시된 바와 같이, 위의 제1포토레지스트 패넌(12)을 습식식각 장벽으로 하여 등방성 습식 식각으로 절연막(11)을 부분 식각하여, 소정 깊이의 반구형 흠을 갖는 제1콘택홀을 형성한다. 그리고, 잔류 제1포토레지스트 패턴(12)을 제거한다.
다음으로 도 1d에 도시된 바와 같이, 위의 제1포토레지스트 패턴(12)을 습식 식각 장벽으로 하여 등방성 습식 식각으로 절연막(11)을 부분 식각하여, 소정 깊이의 반구형 흠을 갖는 제1콘택홀을 형성한다. 그리고, 잔류 제1포토레지스트 패턴(12)을 제거한다.
다음으로 도 1d에 도시된 바와 같이, 전체 구조 상부에 제2 포토레지스트막 (12')을 형성하고, 제2콘택홀용 식각 마스크를 이용하여 제2 포토레지스트 패턴(12')을 형성하되, 제1콘택홀의 끝부분을 덮도록 하는 제2포토레지스트 패턴(12')을 형성한다.
다음으로 도 1e에 도시된 바와 같이, 위의 제2포토레지스트 패턴(12')을 식각 장벽으로 하여 기 형성된 제1콘택홀 하부의 층간절연막(110을 식각하여, 실리콘 기판(10)의 일부가 노출되도록 식각하는 제2콘택홀을 형성한다. 이때 식각방법은 비등방성 건식식각으로 한다.
마지막으로, 도 1f에 도시된 바와 같이, 잔류 제2 포토레지스트 패턴(12')을 제거하여 와인 글래스형 콘택홀을 완성한다.
전술한 바와 같이, 와인 글래스형콘택홀을 형성할 때, 등방성 습식 식각의 언더컷을 유도하는데, 습식 식각은 여러 가지 문제점을 가지고 있다. 즉, 습식 식각의 경우 포토레지스트의 상호 충돌이나 포토레지스트의 이동을 유발시킬 수가 있고, 콘택홀의 여유 공간의 부족으로 인해 사진 식각 공정시 소자의 함몰 등 소자의 신뢰도에 영향을 준다. 또한 습식 식각을 위한 공정 분위기를 유지하기도 어렵고, 식각 과정도 건식식각 공정보다 느리다. 등방성 식각일 경우 과도한 절연막의 식각도 문제된다. 이런 문제점으로 인해 습식 식각방법을 이용하지 않는 콘택홀 형성기술 개발이 필요하게 되었다.
전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 입구가 넓은 콘택홀인 와인 글래스형 콘택홀 형성시, 습식 식각의 언더컷 현상을 유도하지 않고도, 같은 효과를 얻을 수 있는 와인 글래스형 콘택홀 형성 방법을 제공함을 그 목적으로 한다.
도 1a 내지 도 1f는 종래의 와인 글래스형 콘택홀 형성 방법을 나타내는 공적 단면도,
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 와인 글래스형 콘택홀 형성 방법을 나타내는 공정 단면도.
*도면 부호의 간단한 설명.
20 : 실리콘 기판
21 : 제 1 BPSG막
21' : 제 2 BPSG막
22 : 포토레지스트
상기와 같은 목적을 달성하기위하여 본 발명의반도체 장치의 콘택홀 형성 방법은, 소정의 하부층을 구비하는 반도체 기판 상에 제1 트렌치가 형성된 제1층간 절연막을 형성하는 단계; 전체 구조 상부에 제2층간저연막을 형성하고, 열공정을 실시하여 플로우 시키는 단계; 상기 제2층간절연막을 전면성 식각하여 상기 제1트렌치에 제2트렌치를 형성하는 단계; 및 상기 제2트렌치의 끝부분을 덮는 식각마스크를 사용하여 상기 제2트렌치의 제2층간절연막 및 상기 제1트렌치의 제1층간절연막을 차례로 건식 식각하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 와인 글래스형 콘택홀 형성공성도를 나타낸다.
먼저, 도 2a에 도시된 바와 같이, 소정 공정이 완료된 하부층을 구비하는 실리콘 기판(20)상에 소자들의 절연을 위한 제1 BPSG막(21)을 형성한다. 콘택홀용 제1식각 마스크를 이용하여 제1 BPSG막(21)을 부분 식각하여, CxFy타입의 가스로 건식 식각하여 소정 깊이의 흠을 형성한다. 이 때 형성되는 흠의 깊이는 소정 목적을 달성할 제1콘택홀의 깊이보다 깊게 식각한다.
이어서, 도 2b에 도시된 바와 같이, 전체 구조 상부에 제1 BPSG막(21)과 같은 물질의 제2 BPSG(21')을 형성하되, 기 형성된 흠내부에 완전히 매립은 되지 않도록 한다. 그리고 플로우 열공정을 실시하여 제2 BPSG막(21')을 플로우 시킨다.
여기서, 제1 BPSG(21)과 제2 BPSG(21')은 플로우 특성이 우수한 물질로 경우에 따라서, 인유리막(PSG)을 이용하여, 위의 형성된 홈부분의 측벽을 따라 증착되도록 한다.
다음으로, 도 2c에 도시된 바와 같이, 제2 BPSG(21')을 전면성 블랭킷 식각하여 기 형성된 트렌치 내부에만 잔류되도록 하여, 소정 깊이를 갖는 반구형홈형상의 제1 콘택홀을 형성한다.
다음으로, 도d에 도시된 바와 같이, 전체 구조 상부에 포토레지스트(22)를 형성하고, 콘택홀용 제2 마스크를 이용하여 포토레지스트 패턴(22)을 형성하되, 기형성된 제1콘택홀의 끝부분을 덮도록 형성한다.
다음으로 도 2e에 도시된 바와 같이, 위의 포토레지스트 패턴(22)을 식각 장벽으로 하여 식각 공정을 실시하되, 제1콘택홀 하부의 제1 BPSG(21)을 선택 식각하여 실리콘 기판(20)의 일부가 노출되도록 하는 제2콘택홀을 형성한다. 이때 식각방법은 비등방성 건식식각으로 한다.
마지막으로, 도2f에 도시된 바와 같이, 잔류 포토레지스트 패턴(2@)을 제거하여 와인 글래스형 콘택홀을 완성한다.
전술한 바와 같은 방법으로 형성된 반도체 장치의 콘택홀의 형성 방법의 개선점을 보면, 와인 글래스형 콘택홀 형성시 습식 식각 공정을 거치지 않았다는 점이다. 습식 식각의 언더컷 효과를 이용하여 입구가 넓은 콘택홀을 형성한 종래 기술에서의 습식 식각이 갖는 단점들로 인해 소자의 신뢰성에 영향을 주었다. 그로나 본 발명에서는 건식식각 공정으로 블랭킷 식각 과정을 통해 입구가 넓은 콘택홀을 형성하여, 습식 식각의 단점을 충분히 극복할 수 있는 반도체 장치의와인 글래스형 콘택홀 형성 방법을 제시한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 습식 식각의 과정을 거치지 않고도 입구가 넓은 콘택홀을 얻을 수 있고, 이로 인해 습식 식각시의여러 가지 문제점을 향상시키고 따라서 소자의신뢰성을 향상시킬 수 있다.

Claims (5)

  1. 소정의 하부층을 구비하는 반도체 기판 상에 제1층간 절연막을 형성하는 단계;
    제1식각마스크를 사용하여 상기 제1층간 절연막을 부분 건식식각하는 단계;
    전체 구조 상부에 제2층간 절연막을 형성하고, 열공정을 실시하여 플로우 시키는 단계;
    상기 제2층간 절연막을 전면성 건식식각하는 단계; 및
    제2식각마스크를 사용하여 상기 제2층간 절연막 및 상기 제1층간 절연막을 차례로 건식식각하는 단계
    를 포함하여 이루어진 반도체 장치의 콘택홀 형성 방법.
  2. 제1항에 있어서,
    상기 제1층간 절연막과 상기 제2층간 절연막은 동종물질로 형성하는 반도체 장치의 콘택홀 형성 방법.
  3. 제1항에 있어서,
    상기 각 단계의 건식 식각은
    CF계열의 가스를 포함하는 공정분위기에서 실시하는 반도체 장치의 콘택홀 형성 방법.
  4. 제1항에 있어서,
    상기 제1 식각마스크의 크기는
    상기 제2 시각마스크의 크기보다 상대적으로 크게 형성되는 반도체 장치의 콘택홀 형성 방법.
  5. 제2항에 있어서,
    상기 제 1 층간절연막 및 제2층간절연막은
    BPSG막 또는 인유리막을 포함하여 이루어지는 반도체 장치의 콘택홀 형성 방법.
KR1019970029032A 1997-06-30 1997-06-30 반도체 장치의 콘택홀 형성 방법 KR100256231B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029032A KR100256231B1 (ko) 1997-06-30 1997-06-30 반도체 장치의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029032A KR100256231B1 (ko) 1997-06-30 1997-06-30 반도체 장치의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR19990004872A KR19990004872A (ko) 1999-01-25
KR100256231B1 true KR100256231B1 (ko) 2000-05-15

Family

ID=19512253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029032A KR100256231B1 (ko) 1997-06-30 1997-06-30 반도체 장치의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100256231B1 (ko)

Also Published As

Publication number Publication date
KR19990004872A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JPH05267209A (ja) 集積回路におけるコンタクトビア製造方法
JPH06318578A (ja) 半導体素子のコンタクトホール形成方法
KR100256231B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100382438B1 (ko) 콘택트 구조의 제조 방법
KR19980057108A (ko) 반도체 장치의 금속 배선 형성방법
KR100223756B1 (ko) 반도체 장치의 금속 콘택방법
KR100265828B1 (ko) 반도체소자 제조방법
KR100457407B1 (ko) 반도체소자의금속배선형성방법
KR100290466B1 (ko) 반도체소자의 제조방법
KR100367490B1 (ko) 반도체소자의콘택홀형성방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR100505442B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100524928B1 (ko) 다마신 공정을 이용한 금속배선 형성방법
KR100248799B1 (ko) 반도체 소자의 금속 콘택 방법
KR20000015122A (ko) 반도체 소자의 바이어 컨택 형성 방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100216271B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100745057B1 (ko) 반도체 소자의 제조 방법
KR20030055802A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
KR100223283B1 (ko) 반도체 소자의 금속층 형성방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR0140729B1 (ko) 미세콘택 형성방법
KR20000003232A (ko) 반도체 소자 제조 방법
KR20010094000A (ko) 저유전 층간절연막을 이용한 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee