KR19980057108A - 반도체 장치의 금속 배선 형성방법 - Google Patents
반도체 장치의 금속 배선 형성방법 Download PDFInfo
- Publication number
- KR19980057108A KR19980057108A KR1019960076378A KR19960076378A KR19980057108A KR 19980057108 A KR19980057108 A KR 19980057108A KR 1019960076378 A KR1019960076378 A KR 1019960076378A KR 19960076378 A KR19960076378 A KR 19960076378A KR 19980057108 A KR19980057108 A KR 19980057108A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- film
- interlayer insulating
- tungsten plug
- tungsten
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 38
- 239000010937 tungsten Substances 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000010410 layer Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 텅스텐 플러그 형성시 발생한 깊은 키홀로 인하여 이후의 알루미늄막 증착시 매립이 어려운 문제점이 있었음.
3. 발명의 해결방법의 요지
본 발명은 텅스텐막 에치백시 층간 절연막을 노출시키고, 이후 층간 절연막 및 텅스텐 플러그를 동시에 식각하여 라운드한 키홀을 형성함으로써 알루미늄막의 효과적인 매립을 확보할 수 있는 반도체 장치의 텅스텐 플러그 형성방법을 제공하고자함.
4. 발명의 중요한 용도
반도체 장치의 금속 배선 형성에 이용됨
Description
본 발명은 반도체 장치의 텅스텐막 헝성방법에 관한 것이다.
일반적으로, 반도체 장치의 금속 배선은 알루미늄을 사용하여 스퍼터링(sputtering)하는 방법을 사용하여 왔다. 그러나, 반도체 장치의 고집적화에 따라 금속 콘택홀의 크기가 점점 감소하게 되고, 이에 따라, 알루미늄 배선의 단차 피복성을 확보하기가 힘들게 되었다.
또한, 이러한 문제점을 해결하기 위하여 접촉 저항 특성이 우수한 텅스텐 플러그를 사용하여 단차 피복성을 개선하는 방법이 사용되고 있다. 텅스텐은 고융점의의 내열 금속으로 실리콘과의 열적 안정성이 우수하며, 비저항이 5 내지 10μΩcm로 낮기 때문에 플러그로 사용되고 있다.
그러나, 도 1a에 도시된 바와 같이 콘택홀 내에 텅스텐막(13)이 완전히 매립되지 못하고, 보이드(14)를 유발게 된다. 이러한 보이드(14)는 도 1B에 도시된 바와 같이 텅스텐막(13) 에치백시 보이드(14)가 열리면서 식각이 더욱 활발하게 이루어져 키홀(15)이 발생하고, 이러한 키홀(15)은 이후의 알루미늄막 증착시 매립을 어렵게하는 요인이 된다. 이때, 층간 절연막(11) 상부에 장벽 금속막(12)이 남게된다. 미설명 도면 부호 10은 실리콘 기판, 13a는 텅스텐 플러그를 각각 나타낸 것이다.
본 발명은 텅스텐막 에치백시 층간 절연막을 노출시키고, 이후 층간 절연막 및 텅스텐 플러그를 동시에 식각하여 라운드한 키홀을 형성함으로써 알루미늄막의 효과적인 매립을 획보할 수 있는 반도체 장치의 텅스테 플러그 형성방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 장치의 텅스텐 플러그 헝성 공정도, 도 2a 및 도 2b는 본 발명의 일실시예에 따른 반도체 장치의 텅스텐 플러그형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 실리콘 기판 11 : 층간 절연막
12,22 : 장벽 금속막 13 : 텅스텐막
13a,23 : 텅스텐 플러그 14 : 보이드
15 : 키홀 21 : BPSG막
상기와 같은 목적을 달성하기 위하여 본 발명은 도전층 상부에 형성된 소정의 층간 절연막을 선택적 식각하여 콘택홀을 형성하는 단계, 전체구조 상부에 장벽금속막을 형성하는 단계, 상기 장벽 금속막 상부에 텅스텐막을 형성하는 단계, 상기 텅스텐막을 전면성 식각하여 텅스텐 플러그를 상기 층간 절연막을 노출시키는 단계 및 상기 층간 절연막 및 상기 텅스텐 플러그를 동시에 부분 식각하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 2a 밋 도 2b를 참조하여 본 발명의 일실시예를 상술한다.
먼저, 도 2a2a 도시된 바와 같이 소정의 하부층이 형성된 실리콘 기판(20)상에 BPSG(BoroPhopho Silicate Glass)막(21)을 증착하고, 실리콘 기판(20) 상의 하부층에 접촉되는 콘택홀을 형성한 다음, 전체구조 상부에 장벽 금속막(22)을 증착한다. 계속하여, 장벽 금속막(22) 상부에 텅스텐막을 중착한다. 이어서, 불소계가스를 사용하여 텅스텐막을 에치백(etch back)하여 텅스텐 플러그(23)를 형성한다. 이때, 에치백은 전면성 건식 식각으로 수행되며, 계속하여, 염소계 가스를 사용하여 장벽 금속막(22)을 전면성 식각함으로써 BPSG막(21)을 노출시킨다. 이는 텅스텐막 에치백시 발생한 키홀이 장벽 금속막(22) 식각시 타격을 입지 않도록하기 위함이다.
다음으로, 도 2b에 도시된 바와 같이 GxFy가스와 CxHy가스의 혼합 가스를 사용하여, BPSG막(21) 및 텅스텐 플러그(23)를 동시에 부분 식각한다. 즉. CxFy가스에서 F기가, CxFy가스에서 H기가 형성되어 HF 를 형성하고, 이러한 HF가 산화막인 BPSG막(21)을 식각함과 동시에 F기가 텅스텐 플러그(23)를 식각하게 된다. 이러한 식각을 고려하여 BPSG막(21) 증착시 약 10% 정도 더 두껍게 증착한다. 상기한 식각현상은 습식 식각시와 동일한 원리로 현재 생산 라인에서 사용되고 있는 불산 용액또는 BOE(Bufferd Oxide Echant) 용액을 사용한 산화막 습식 식각과 비슷하며, 와인 글래스형 콘택홀 형성시의 습식 식각에서 볼 수 있는 것처럼 텅스텐 플러그(23)의 키홀 부위가 라운드하게 형성되어 이후의 알루미늄막 증착시 매립 특성을 개선하게 된다. 도면 상의 점선은 식각 전의 단면을 나타낸 것이다.
상기한 CxFy가스는 CF4가스, C2F6가스 등의 F기가 풍부한 가스를 사용하며, CxHy가스는 C2H4가스 등의 H기가 풍부한 가스를 사용한다. 또한, CxFy가스 CxFy가스와 CxHy가스의 혼합 가스에 SF6가스를 더 포함시켜 F기를 풍부하게 함으로써 텅스텐 플러그(23)의 식각 효과를 높일 수 있다.
상기와 같은 본 발명의 일실시예에 나타난 본 발명의 기술적 원리는 비아홀식각시에도 적용 가능하며, 텅스텐막 에치백시 충간 절연막을 노출시키고, 이후 층간 절연막 및 텅스텐 플러그를 동시에 식각하여 라운드한 키홀을 형성함으로써 알루미늄막의 효과적인 매립을 확보할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 본 발명은 텅스텐막 에치백시 장벽 금속막이 드러나지 않도록 부분 식각하고, 이후의 금속 배선 형성을 위한 선택적 식각시 알루미늄막, 텅스텐막 및 장벽 금속막을 차례로 선택 식각함으로써 식각시의 균일성을 유지하고, 장벽 금속막의 손상을 방지하는 효과가 있으며, 잔류하는 텅스텐막으로 인한 금속배선간의 브릿지를 방지하며, 전자 이동/스트레스 이동 특성의 개선으로 반도체 장치의 신뢰도 및 공정 수율을 향상시키는 효과가 있다.
Claims (5)
- 도전층 상부에 형성된 소정의 층간 절연막을 선택적 식각하여 콘택홀을 형성하는 단계, 전체구조 상부에 장벽 금속막을 형성하는 단계, 상기 장벽 금속막 상부에 텅스텐막을 형성하는 단계, 상기 텅스텐막을 전면성 식각하여 텅스텐 플러그를 상기 층간 절연막을 노출시키는 단계 및 상기 층간 절연막 및 상기 텅스텐 플러그를 동시에 부분 식각하는 단계를 포함하여 이루어진 반도체 장치의 텅스텐 플러그 형성방법.
- 제 1항에 있어서, 상기 층간 절연막 및 상기 텅스텐 플러그를 동시에 부분 식각하는 단계는 CxFy가스와 CxHy가스의 혼합 가스를 사용하여 수행하는 것을 특징으로하는 반도체 장치의 텅스텐 플러그 형성방법.
- 제 2 항에 있어서, 상기 층간 절연막 및 상기 텅스텐 플러그를 동시에 부분 식각하는 단계는CxFy가스와 CxHy가스의 혼합 가스 외에 SF6가스를 더 포함하는 혼합 가스를 사용하여 수행하는 것을 특징으로하는 반도체 장치의 텅스텐 플러그 형성방법.
- 제 2 항 또는 제 3 항에 있어서, 상기 CxFy가스는 CF4가스 또는 C2F6가스인 것을 특징으로하는 반도체 장치의 텅스텐 플러그 형성방법.
- 제 2 항 또는 제 3 항에 있어서, 상기 CxHy가스는 CH2가스 또는 C2H4가스인 것을 특징으로하는 반도체 장치의 텅스텐 플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076378A KR100252760B1 (ko) | 1996-12-30 | 1996-12-30 | 텅스텐 플러그를 사용한 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076378A KR100252760B1 (ko) | 1996-12-30 | 1996-12-30 | 텅스텐 플러그를 사용한 반도체 소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980057108A true KR19980057108A (ko) | 1998-09-25 |
| KR100252760B1 KR100252760B1 (ko) | 2000-05-01 |
Family
ID=19492179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960076378A KR100252760B1 (ko) | 1996-12-30 | 1996-12-30 | 텅스텐 플러그를 사용한 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252760B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396697B1 (ko) * | 2000-12-20 | 2003-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100720517B1 (ko) * | 2005-12-28 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| CN110574153A (zh) * | 2017-11-13 | 2019-12-13 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100762877B1 (ko) | 2005-12-29 | 2007-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택플러그 형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3450038B2 (ja) * | 1993-12-14 | 2003-09-22 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
-
1996
- 1996-12-30 KR KR1019960076378A patent/KR100252760B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396697B1 (ko) * | 2000-12-20 | 2003-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100720517B1 (ko) * | 2005-12-28 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| CN110574153A (zh) * | 2017-11-13 | 2019-12-13 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN110574153B (zh) * | 2017-11-13 | 2024-02-23 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100252760B1 (ko) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030047075A (ko) | 반도체 소자의 듀얼 다마신 구조 형성방법 | |
| KR19980057108A (ko) | 반도체 장치의 금속 배선 형성방법 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| KR20080092557A (ko) | 반도체소자의 배선 형성방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| KR100248799B1 (ko) | 반도체 소자의 금속 콘택 방법 | |
| JP4236805B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100458078B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100223756B1 (ko) | 반도체 장치의 금속 콘택방법 | |
| KR100256231B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR19980057089A (ko) | 반도체 장치의 금속 배선 형성방법 | |
| KR100223872B1 (ko) | 금속 배선 구조 및 그 형성방법 | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100458476B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100783637B1 (ko) | 반도체장치의 제조 방법 | |
| KR100443242B1 (ko) | 반도체 소자의 콘택 플러그용 콘택홀 제조방법 | |
| KR100591717B1 (ko) | 반도체 장치의 금속층 형성 방법 | |
| KR19980055910A (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100849773B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990004881A (ko) | 반도체 장치의 플러그 형성 방법 | |
| KR19990057891A (ko) | 반도체 장치의 스택 콘택 형성방법 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| KR19980038846A (ko) | 반도체 장치의 금속 콘택방법 | |
| KR20040001481A (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| KR19980057020A (ko) | 반도체 장치의 비아홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |