KR100223756B1 - 반도체 장치의 금속 콘택방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

반도체 장치 제조방법

2. 발명이 해결하려고 하는 기술적 과제

종래 방법에 따라 형성된 반도체 장치의 금속 콘택은 보이드를 포함하는 관계로 콘택의 저항이 증가하고, 반도체 장치의 동작 특성이 우수하지 못한 문제점이 있었음.

3. 발명의 해결방법의 요지

본 발명은 하부 금속배선에 콘택 되는 콘택용 금속 패턴을 먼저 형성하고, 이후 층간 절연막 및 상부 금속막을 형성하는 반도체 장치의 금속 콘택방법을 제공하고자 함.

4. 발명의 중요한 용도

반도체 장치의 금속 콘택 형성에 이용됨.

Description

반도체 장치의 금속 콘택방법

본 발명은 반도체 장치 제조 공정중 금속배선 간의 전기적 연결을 위한 금속 콘택방법에 관한 것으로, 특히 보이드를 방지하는 반도체 장치의 금속 콘택방법에 관한 것이다.

이하, 첨부된 도면 도 1을 참조하여 종래 기술을 설명한다.

우선, 실리콘 기판 상에 형성된 소정의 하부층(10) 상부에 하부 금속 배선(11)을 형성하고, IMO(InterMetal Oxide)(12), SOG(Spin On Glass)막(13), IMO(14)를 차례로 형성하여 층간 절연을 이룬다. 계속하여, 습식 및 건식 식각을 사용하여 비아홀을 형성하고, 전체구조 상부에 알루미늄막(15)을 증착한다. 이때, 알루미늄막(15)이 충분히 매립되지 못하고, 비아홀 내부에 보이드(16)가 유발된다.

상기와 같이 스퍼터링 방식의 알루미늄막을 사용하는 반도체 장치의 금속 콘택 형성 방법은 반도체 장치의 고집적화에 따라 콘택홀 크기가 감소하고, 그 깊이가 깊어짐에 따라 콘택홀 내부를 충분히 매립하지 못하여 콘택 내부에 보이드를 유발하게 된다.

이러한 보이드는 콘택의 저항 증가를 유발하여 반도체 장치의 신뢰도를 떨어뜨리는 요인으로 작용하게 된다.

본 발명은 하부 금속배선에 콘택 되는 콘택용 금속 패턴을 먼저 형성하고, 이후 층간 절연막 및 상부 금속막을 형성하는 반도체 장치의 금속 콘택방법을 제공하는데 그 목적이 있다.

도 1은 종래 기술에 따라 형성된 반도체 장치의 금속 콘택 단면도,

도 2A 내지 도 2F는 본 발명의 일실시예에 따라 형성된 반도체 장치의 금속 콘택 형성 공정도.

* 도면의 주요 부분에 대한 부호의 설명

10, 20 : 하부층11 : 하부 금속 배선

12,14,25,27 : IMO13,26 : SOG막

15 : 알루미늄막16 : 보이드

21 : 하부 금속막21a : 하부 금속배선

22 : 산화막 패턴23 : 콘택 금속막

23a : 금속 콘택24,28 : 포토레지스트 패턴

29 : 상부 금속막

상기와 같은 목적을 달성하기 위하여 본 발명은 반도체 기판 상에 형성된 소정의 하부층 상부에 하부 금속배선 형성을 위한 제1 금속막을 형성하는 단계; 상기 제1 금속막 상부에 하부 금속배선 형성을 위한 제1 마스크를 형성하는 단계; 전체구조 상부에 금속 콘택 형성을 위한 제2 금속막을 형성하는 단계; 상기 제2 금속막 상부에 상기 제1 마스크의 일부분에 오버랩되는 콘택 형성을 위한 제2 마스크를 형성하는 단계; 상기 제1 마스크 및 상기 제2 마스크를 식각 장벽으로하여 상기 제2 금속막을 선택적 식각하는 단계; 상기 제2 마스크를 제거하고, 전체구조 상부에 층간 절연막을 형성하는 단계; 상기 층간 절연막을 선택적 식각하여 상기 제2 금속막을 노출시키는 단계, 및 전체구조 상부에 상부 금속배선 형성을 위한 제3 금속막을 형성하는 단계를 포함하여 이루어진다.

이하, 첨부된 도면 도 2A 내지 도 2F를 참조하여 본 발명의 일실시예를 상술한다.

먼저, 도 2A에 도시된 바와 같이 실리콘 기판 상에 형성된 하부층(20) 상부에 하부 금속막(21)을 형성하고, 그 상부에 산화막을 증착한 다음, 선택적 식각하여 하부 금속막(21)을 패터닝하기 위한 하드 마스크인 산화막 패턴(22)을 형성한다.

다음으로, 도 2B에 도시된 바와 같이 전체구조 상부에 콘택 금속막(23)을 콘택의 깊이 만큼 두껍게 형성하고, 그 상부에 포토레지스트를 도포한후, 이를 패터닝하여 콘택 형성을 위한 포토레지스트 패턴(24)을 형성한다. 이때, 포토레지스트 패턴(24)은 콘택이 형성될 하부 금속막(21) 상부의 산화막 패턴(22)에 오버랩되도록 한다.

이어서, 도 2C에 도시된 바와 같이 포토레지스트 패턴(24) 및 산화막 패턴(22)을 식각 장벽으로하여 콘택 금속막(23) 및 하부 금속막(21)을 선택적 식각하여 하부 금속 배선(21a) 및 금속 콘택(23a)을 형성하고, 포토레지스트 패턴(24)을 제거한 다음, 전체구조 상부에 층간 절연막인 IMO(25)를 증착한다.

계속하여, 도 2D에 도시된 바와 같이 평탄화를 위하여 IMO(25) 상부에 SOG막(26)을 형성하고, 그 상부에 IMO(27)를 증착한다.

다음으로, 도 2E에 도시된 바와 같이 전체구조 상부에 포토레지스트를 도포하고, 이를 패터닝하여 금속 콘택(23a)에 오버랩되는 콘택홀 형성을 위한 포토레지스트 패턴(28)을 형성한 다음 이를 식각 장벽으로하여.

끝으로, 도 2F에 도시된 바와 같이 포토레지스트 패턴(28)을 제거하고, 전체구조 상부에 금속 콘택(23a)에 접촉되는 상부 금속막(29)을 형성한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기한 바와 같이 본 발명은 반도체 장치의 금속 콘택 형성시 콘택용 금속 패턴을 먼저 형성한 다음, 층간 절연막 및 상부 금속막을 형성함으로써 보이드 발생을 방지하는 효과가 있으며, 이로 인하여 반도체 장치의 신뢰도 향상을 기대할 수 있다.

Claims (3)

1. 반도체 기판 상에 형성된 소정의 하부층 상부에 하부 금속배선 형성을 위한 제1 금속막을 형성하는 단계;

   상기 제1 금속막 상부에 하부 금속배선 형성을 위한 제1 마스크를 형성하는 단계;

   전체구조 상부에 금속 콘택 형성을 위한 제2 금속막을 형성하는 단계;

   상기 제2 금속막 상부에 상기 제1 마스크의 일부분에 오버랩되는 콘택 형성을 위한 제2 마스크를 형성하는 단계;

   상기 제1 마스크 및 상기 제2 마스크를 식각 장벽으로하여 상기 제2 금속막을 선택적 식각하는 단계;

   상기 제2 마스크를 제거하고, 전체구조 상부에 층간 절연막을 형성하는 단계;

   상기 층간 절연막을 선택적 식각하여 상기 제2 금속막을 노출시키는 단계, 및

   전체구조 상부에 상부 금속배선 형성을 위한 제3 금속막을 형성하는 단계를 포함하여 이루어진 반도체 장치의 금속 콘택방법.
2. 제 1 항에 있어서,

   상기 제1 마스크는

   산화막 패턴인 것을 특징으로하는 반도체 장치의 금속 콘택방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 제2 금속막을 노출시키는 단계는

   상기 층간 절연막 상부에 포토레지스트를 도포하고, 이를 패터닝하여 상기 제2 금속막에 오버랩되는 부위가 열리는 포토레지스트 패턴을 형성하는 단계와

   상기 포토레지스트 패턴을 식각 장벽으로하여 상기 절연막을 습식 식각하는 단계를 포함하여 이루어진 것을 특징으로하는 반도체 장치의 금속 콘택방법.