KR0172756B1 - 평탄화된 비트라인 형성방법 - Google Patents

Abstract

본 발명은 반도체 기판(1)에 트랜지스터를 형성하고 전체구조 상부를 평탄화하는 산화막(3)을 형성한 후 상기 반도체 기판(1)의 일부영역을 노출시키는 콘택홀(4)을 형성하는 제1단계; 상기 콘택홀(4) 상부의 산화막(3) 일부를 식각하여 상기 콘택홀(4)의 상부에 넓은 개구부를 형성하는 제2단계; 실리콘 기판(1)과 전기적으로 접속되도록 전체구조 상부에 폴리실리콘막을 증착하는 제3단계; 감광막을 전체구조 상부에 도포한 후 상기 산화막(3) 상의 폴리실리콘막(6)이 노출될 때까지 상기 감광막을 에치백하여 상기 감광막 패턴(7)을 형성하는 제4단계; 상기 감광막 패턴(7)을 식각장벽으로 노출된 상기 폴리실리콘막(6)을 식각하는 제5단계; 및 상기 감광막 패턴(7)을 제거한 후 선택적 금속막을 상기 폴리실리콘막(6) 상에 형성하는 제6단계를 포함하여 이루어지는 것을 특징으로 하는 평탄화된 비트라인 형성방법.

Description

반도체 소자의 비트라인 형성방법

제1도 내지 제6도는 본 발명의 일 실시예에 따른 비트라인 형성 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 게이트 전극

3 : CVD 산화막 4 : 콘택홀

5,7 : 감광막 패턴 6 : 폴리실리콘막

8 : 선택적 텅스텐막

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 비트라인 형성방법에 관한 것이다.

반도체 소자의 고집적화에 따라 대부분의 반도체 소자는 다층의 적층 구조를 취하게 되었으며, 이에 따라 각층의 적층시 평탄화가 중요한 이슈(issue)로 대두되고 있다. 이는 소정의 층을 적층한 후 평탄도가 열악해질 경우, 후속 공정시 패턴 형성을 위한 리소그래피(lithography) 공정이 어려워지기 때문이다. 평탄도가 낮은 하지층 상에서 리소그래피 공정을 수행하는데 있어서 가장 문제가 되는 것은 초점심도(depth of focus) 마진 확보가 어렵고, 경사진 부분에서 노광원의 난반사에 의해 원하는 패턴을 얻을 수 없다는 것이다.

이와 같은 평탄화의 문제는 비트라인 형성시에도 나타나고 있는데, 비트라인 공정은 비교적 초기 공정에 해당하므로 비트라인 형성 공정시의 평탄화가 소자 전체에 미치는 영향이 작지 않다 할 것이다.

종래에는 비트라인 형성후 전체 평탄화를 위하여 평탄도가 우수한 BPSG (borophospho silicate glass)막을 증착하고 이를 플로우(flow) 시키는 방법을 사용하여 왔다. 그러나, 평탄화된 BPSG막을 얻기 위하여 필수적으로 거쳐야 하는 플로우 공정은 고온에서 이루어지기 때문에 이미 형성된 확산 영역의 불순물 분포를 변화시키고 결함(defect)을 유발할 가능성이 크다. 근래에는 고온 공정이 필요없는 CMP (chemical mechanical polishing) 기술을 도입하여 평탄화를 이루려는 시도가 있으나, 연마후 디싱 효과(dishing effect)를 유발하는 문제점이 있으며, 아직까지 이를 양산에 적용할 수가 없는 문제점이 있었다.

상기 문제점을 해결하기 위하여 본 발명은 비트라인 형성 후 유발되는 평탄화 불량을 손쉽게 해결할 수 있는 반도체 소자의 비트라인 형성방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명의 비트라인 형성방법은, 트랜지스터가 형성된 반도체 기판 전체구조 상부에 절연막을 형성하는 제1단계; 상기 절연막을 패터닝하여 상기 반도체 기판의 일부영역을 노출시키는 콘택홀을 형성하되, 상기 콘택홀 상부에 상대적으로 넓은 개구부가 형성되도록 하는 제2단계; 상기 콘택홀 내에 전도층을 매립하되, 상기 넓은 개구부가 완전히 매립되지 않도록 하는 제3단계; 및 상기 전도층 상에 선택적 금속막을 증착하여 상기 넓은 개구부를 매립하는 제4단계를 포함하여 이루어진다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 소개하기로 한다.

첨부된 도면 제1도 내지 제6도는 본 발명의 일 실시예에 따른 비트라인 형성 공정을 도시한 단면도로서, 이하 이를 참조하여 그 공정을 살펴본다.

우선 제1도에 도시된 바와 같이 실리콘 기판(1)에 게이트 전극(2)을 비롯한 하부 구조를 형성한 후 평탄화용 CVD(chemical vapor deposition) 산화막(3)을 전체 구조 상부에 증착하고, 비트라인 콘택 마스크 및 건식 식각 공정을 이용하여 실리콘 기판(1)을 노출시키는 콘택홀(4)을 형성한다.

이어서 제2도에 도시된 바와 같이 CVD 산화막(3) 상에 감광막 패턴(5)을 형성한다. 이때 감광막 패턴(5)은 콘택홀(4)을 포함하되 그 보다 넓은 면적을 오픈시키도록 형성한다. 이어서 감광막 패턴(5)을 식각 마스크로 사용하여 CVD 산화막(3) 상부의 일부를 식각하면 콘택홀(4)의 상부에 넓은 개구부가 형성된다. 이때 감광막 패턴(5) 대신 CVD 산화막(3)에 대해 큰 식각 선택비를 가지는 SOG(spin on glass), PSG (phospho silicate glass) 등을 마스크로 사용할 수도 있다.

물론, 제1도 및 제2도에서 넓은 개구부의 형성과 콘택홀의 형성 공정의 순서를 바꾸어 수행할 수도 있다.

그리고, 제3도에 도시된 바와 같이 폴리실리콘막(6)을 전체구조 상부에 증착한다. 이때 폴리실리콘막(6)이 콘택홀(4)의 넓은 개구부를 완전히 매립하지 않도록 한다.

이어서, 제4도에 도시된 바와 같이 전체구조 상부에 감광막(7)을 도포한 후 산화막(3) 상의 폴리실리콘막(6)이 노출될 때까지 블랑킷 에치백(blanket etch back)을 하여 콘택홀(4)의 상부의 넓은 개구부에만 매립되는 감광막 패턴(7)을 형성한다.

계속하여, 제5도에 도시된 바와 같이 감광막 패턴(7)을 식각 마스크로 사용하여 노출된 폴리실리콘막(6)을 식각한 후 감광막 패턴(7)을 제거한다. 이때 감광막 패턴(7)의 측벽에 위치하는 폴리실리콘막까지 식각되도록 과도 식각을 수행한다. 폴리실리콘막(6)을 충분히 하여 드러난 부분은 모두 제거한다.

끝으로, 제6도에 도시된 바와 같이 폴리실리콘막(6) 상에 선택적 텅스텐막(8)을 증착한다. 이때 텅스텐막(8)이 산화막(3)과 동일한 토폴로지(topology)를 가지도록 한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 전체구조가 평탄화 되면서 비트라인을 형성함으로 고집적 소자에서 비트라인 형서에 의해 유발되는 평탄화 불량을 손쉽게 해결할 수 있는 효과가 있다.

Claims (8)

1. 트랜지스터가 형성된 반도체 기판 전체구조 상부에 절연막을 형성하는 제1단계; 상기 절연막을 패터닝하여 상기 반도체 기판의 일부영역을 노출시키는 콘택홀을 형성하되, 상기 콘택홀 상부에 상대적으로 넓은 개구부가 형성되도록 하는 제2단계; 상기 콘택홀 내에 전도층을 매립하되, 상기 넓은 개구부가 완전히 매립되지 않도록 하는 제3단계; 및 상기 전도층 상에 선택적 금속막을 증착하여 상기 넓은 개구부를 매립하는 제4단계를 포함하여 이루어진 반도체 소자의 비트라인 형성방법.
2. 제1항에 있어서, 상기 제2단계가, 상기 절연막을 선택 식각하여 콘택홀을 형성하는 제5단계와, 상기 콘택홀 상부의 개구부를 확장시키는 제6단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
3. 제1항에 있어서, 상기 제2단계가, 콘택홀 형성 영역의 상기 절연막의 일부 두께를 선택 식각하여 홈을 형성하는 제5단계와, 상기 홈 내부의 상기 절연막을 선택 식각하여 콘택홀을 형성하는 제6단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
4. 제2항 또는 제3항에 있어서, 상기 제3단계가, 상기 제2단계 수행후, 전체구조 상부에 상기 전도층을 형성하되, 상기 콘택홀 상부의 넓은 개구부의 일부가 매립되지 않도록 하는 제7단계; 상기 제7단계 수행후, 상기 넓은 개구부에 식각 마스크층을 매립하는 제8단계; 상기 제8단계 수행후, 노출된 상기 전도층을 식각하는 제9단계; 및 상기 식각 마스크층을 제거하는 제10단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
5. 제4항에 있어서, 상기 전도층이 폴리실리콘막인 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
6. 제4항에 있어서, 상기 선택적 금속막이 텅스텐막인 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
7. 제4항에 있어서, 절연막이 CVD 산화막인 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.
8. 제4항에 있어서, 상기 식각 마스크층이 감광막, SOG(spin on glass)막, PSG (phospho silicate glass)막 중 어느 하나인 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.