KR20040002239A - 반도체소자의 형성방법 - Google Patents

반도체소자의 형성방법 Download PDF

Info

Publication number
KR20040002239A
KR20040002239A KR1020020037686A KR20020037686A KR20040002239A KR 20040002239 A KR20040002239 A KR 20040002239A KR 1020020037686 A KR1020020037686 A KR 1020020037686A KR 20020037686 A KR20020037686 A KR 20020037686A KR 20040002239 A KR20040002239 A KR 20040002239A
Authority
KR
South Korea
Prior art keywords
layer
landing plug
forming
semiconductor device
photoresist
Prior art date
Application number
KR1020020037686A
Other languages
English (en)
Inventor
황창선
이병철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037686A priority Critical patent/KR20040002239A/ko
Publication of KR20040002239A publication Critical patent/KR20040002239A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 형성방법에 관한 것으로,
랜딩 플러그 폴리 형성공정시 실시되는 CMP 공정시 하부층의 손상을 최소화하여 예정된 랜딩 플러그 폴리를 용이하게 형성할 수 있도록 제1감광막, 식각장벽층 및 제2감광막의 적층구조를 이용하여 랜딩 플러그 콘택홀을 형성함으로써 소자의 특성 열화없이 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 형성방법{A method for forming a semiconductor device}
본 발명은 반도체소자의 형성방법에 관한 것으로, 특히 반도체소자의 고집적화에 따른 소자의 제조공정을 용이하게 실시할 수 있도록 하는 랜딩 플러그 폴리 형성방법에 관한 것이다.
일반적으로,
반도체 메모리 소자인 디램은 하나의 트랜지스터와 캐패시터로 형성되고 이들을 구동하기 위하여 비트라인이나 금속배선 등을 필요로 하게 된다.
그러나, 반도체소자가 고집적화됨에 따라 높은 에스펙트비 (aspect ratio)를 갖는 콘택 공정을 실시하여야 하는 경유가 생기고 그에 따른 소자의 제조 공정이 어렵게 된다.
이를 극복하기 위하여, 비트라인과 캐패시터의 콘택 깊이를 감소시켜 소자의 제조 공정을 용이하게 실시할 수 있는 랜딩 플러그 폴리를 형성하는 공정을 사용하였다.
도시되지 않았으나, 종래기술에 따른 반도체소자의 형성 공정을 설명하면 다음과 같다.
먼저, 반도체기판 상에 활성영역을 정의하는 소자분리막을 형성한다. 이때, 상기 소자분리막은 트렌치형으로 형성한 것이다.
그 다음, 상기 반도체기판 상부에 게이트산화막 및 게이트전극을 형성한다.
이때, 상기 게이트전극은 상부에 하드마스크층(도시안됨)이 형성되고, 측벽에 절연막 스페이서가 구비된 것이다.
그 다음, 전체표면상부에 하부절연층을 형성한다. 이때, 상기 하부절연층(21) BPSG (boro phospho silicate glass) 와 같이 유동성이 우수한 절연물질로 형성한다.
이때, 상기 하부절연층은 반도체소자의 고집적화에 따른 공정 마진 확보 특히 포토 공정에 대한 마진을 확보하기 위하여 평탄화식각공정을 실시한다.
이로 인하여, 포토 마진을 확보할 수 있지만 CMP (chemical mechanicalpolishing) 공정의 불균일성 때문에 후속 랜딩 플러그 콘택 식각 공정시 영향을 주게 되어 게이트전극의 하드마스층인 질화막이 손상되거나 반도체기판이 손상된다.
후속 공정으로 상기 하부절연층 상부에 감광막패턴을 형성한다. 이때, 상기 감광막패턴은 전체표면상부에 감광막을 도포하고 랜딩 플러그 콘택마스크를 이용한 노광 및 현상 공정으로 형성한다.
그 다음, 상기 감광막패턴을 마스크로 하여 상기 하부절연층을 식각함으로써 상기 반도체기판의 활성영역을 노출시키는 랜딩 플러그 폴리 콘택홀을 형성한다.
그리고, 이를 매립하는 플러그 폴리를 전체표면상부에 형성하고 이를 평탄화식각하여 캐패시터 및 비트라인용 랜딩 플러그 폴리를 각각 형성한다.
상기한 바와 같이 종래기술에 따른 반도체소자의 형성방법은, 랜딩 플러그 폴리 형성공정시 실시되는 CMP 공정시 게이트전극 상부의 하드마스크층이나 절연막 스페이서가 손상되어 소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 랜딩 플러그 폴리 형성공정시 실시되는 CMP 공정시 하부층의 손상을 최소화하여 예정된 랜딩 플러그 폴리를 형성하되, 소자의 특성 열화없이 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11 : 반도체기판13 : 소자분리막
15 : 게이트전극17 : 소오스/드레인 접합영역
19 : 하부절연층21 : 제1감광막
23 : 식각장벽층25 : 제2감광막패턴
27 : 랜딩 플러그 콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,
반도체기판 상에 게이트전극이 형성된 하부절연층을 형성하는 공정과,
상기 하부절연층 상부에 제1감광막을 도포하고 그 상부에 식각장벽층을 증착하여 평탄화시키는 공정과,
랜딩 플러그 콘택마스크를 이용한 사진식각공정으로 상기 식각장벽층, 제1감광막 및 하부절연층을 식각하여 상기 반도체기판을 노출시키는 랜딩 플러그 콘택홀을 형성하는 공정을 포함하는 것과,
상기 식각장벽층은 상온 ∼ 150 ℃ 온도에서 형성하는 것과,
상기 식각장벽층은 PECVD (plasma enhanced chmical vapor deposition) 절연막이나 SOG (spin on glass) 절연막으로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체기판(11)에 활성영역을 정의하는 소자분리막(13)을 형성한다.
그리고, 상기 반도체기판(11) 상에 게이트전극(15)을 형성하는 동시에 소오스/드레인 접합영역(17)을 형성한다.
이때, 상기 게이트전극(15)은 측벽에 절연막 스페이서가 구비되고, 상측에 하드마스크층이 구비되되, 이들은 질화막으로 형성된 것이다.
그 다음, 전체표면상부에 하부절연층(19)을 형성한다. 이때, 상기 하부절연층(19)은 구조물에 따른 단차가 반영되어 단차가 구비된다.
도 1b를 참조하면, 상기 하부절연층(19) 상부에 제1감광막(21)을 도포하고 그 상부에 PECVD 절연막(23)을 형성하여 평탄화시킨다.
이때, 상기 PECVD 절연막(23)은 제1감광막(21)의 버링 ( buring )을 막기 위하여 실온 ∼ 150 ℃ 온도에서 증착한 것이다.
또한, 상기 PECVD 절연막(23)은 SOG ( spin on glass ) 절연막으로 대신 형성할 수 있다.
도 1c를 참조하면, 상기 PECVD 절연막(23) 상부에 제4감광막패턴(25)을 형성한다.
이때, 상기 제2감광막패턴(25)은 랜딩 플러그 콘택마스크(도시안됨)를 이용한 노광 및 현상 공정으로 형성한다.
도 1d를 참조하면, 상기 제2감광막패턴(25)을 마스크로 하여 하부층들을 식각하여 상기 반도체기판(11)의 소오스/드레인 접합영역(17)을 노출시키는 랜딩 플러그 콘택홀(27)을 형성한다.
이때, 상기 식각공정은 상기 PECVD 절연막(23)과 제1감광막(21)을 식각 장벽으로 하여 실시함으로써 식각 마진을 확보할 수 있다.
후속공정으로 상기 랜딩 플러그 콘택홀(27)을 매립하는 플러그 폴리를 전체표면상부에 증착하고 후속 평탄화식각공정으로 랜딩 플러그 폴리를 완성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 형성방법은, 하부절연층 형성공정후 제1감광막, PECVD 절연막 및 제2감광막패턴의 적층구조를 이용하여 게이트전극의 하드마스크층이나 절연막 스페이서의 손상없이 랜딩 플러그 콘택 공정을 용이하게 실시함으로써 반도체소자의 고집적화에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 효과를 제공한다.
또한, 콘택식각공정시 사용되는 감광막의 두께를 얇게 형성할 수 있어 사진식각공정의 마진을 개선할 수 있는 효과를 제공한다.

Claims (3)

  1. 반도체기판 상에 게이트전극이 형성된 하부절연층을 형성하는 공정과,
    상기 하부절연층 상부에 제1감광막을 도포하고 그 상부에 식각장벽층을 증착하여 평탄화시키는 공정과,
    랜딩 플러그 콘택 마스크를 이용한 사진식각공정으로 상기 식각장벽층, 제1감광막 및 하부절연층을 식각하여 상기 반도체기판을 노출시키는 랜딩 플러그 콘택홀을 형성하는 공정을 포함하는 반도체소자의 형성방법.
  2. 제 1 항에 있어서,
    상기 식각장벽층은 상온 ∼ 150 ℃ 온도에서 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  3. 제 1 항에 있어서,
    상기 식각장벽층은 PECVD 절연막이나 SOG 절연막으로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
KR1020020037686A 2002-06-29 2002-06-29 반도체소자의 형성방법 KR20040002239A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037686A KR20040002239A (ko) 2002-06-29 2002-06-29 반도체소자의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037686A KR20040002239A (ko) 2002-06-29 2002-06-29 반도체소자의 형성방법

Publications (1)

Publication Number Publication Date
KR20040002239A true KR20040002239A (ko) 2004-01-07

Family

ID=37313945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037686A KR20040002239A (ko) 2002-06-29 2002-06-29 반도체소자의 형성방법

Country Status (1)

Country Link
KR (1) KR20040002239A (ko)

Similar Documents

Publication Publication Date Title
KR100314648B1 (ko) 반도체소자의제조방법
KR100790816B1 (ko) 반도체 메모리 디바이스의 배선 제조방법
KR20040002239A (ko) 반도체소자의 형성방법
KR100524806B1 (ko) 반도체 소자의 스토리지노드콘택 형성 방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100525088B1 (ko) 이중 다마신 공정을 이용한 배선 형성 방법
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
US6673719B2 (en) Method for etching using a multilevel hard mask
KR0172756B1 (ko) 평탄화된 비트라인 형성방법
KR100524928B1 (ko) 다마신 공정을 이용한 금속배선 형성방법
KR100668723B1 (ko) 반도체 메모리 소자 형성방법
KR19980083674A (ko) 반도체 소자의 미세 콘택 및 전하저장전극 형성방법
US20080194101A1 (en) Method of manufacturing a contact structure to avoid open issue
US20050158972A1 (en) Method for manufacturing bit line contact structure of semiconductor memory
CN118610160A (zh) 半导体工艺中接触孔的制作方法
KR100524812B1 (ko) 불화아르곤 전사법을 이용한 비트라인 형성 방법
KR20030002623A (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
KR20030003306A (ko) 반도체 장치의 랜딩 플러그 제조 방법
KR20060108319A (ko) 플래쉬 메모리 소자의 제조방법
KR20010019139A (ko) 반도체 소자의 층간 절연막 제조 방법
KR20050069575A (ko) 반도체 소자의 게이트 전극 형성방법
KR19980026089A (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR20050066190A (ko) 반도체소자의 콘택 형성방법
KR20040002228A (ko) 반도체소자의 형성방법
KR20050106875A (ko) 반도체소자의 랜딩플러그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid