KR960019569A - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR960019569A
KR960019569A KR1019940028646A KR19940028646A KR960019569A KR 960019569 A KR960019569 A KR 960019569A KR 1019940028646 A KR1019940028646 A KR 1019940028646A KR 19940028646 A KR19940028646 A KR 19940028646A KR 960019569 A KR960019569 A KR 960019569A
Authority
KR
South Korea
Prior art keywords
forming
insulating layer
entire surface
film
lower insulating
Prior art date
Application number
KR1019940028646A
Other languages
English (en)
Other versions
KR0137981B1 (ko
Inventor
황준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940028646A priority Critical patent/KR0137981B1/ko
Publication of KR960019569A publication Critical patent/KR960019569A/ko
Application granted granted Critical
Publication of KR0137981B1 publication Critical patent/KR0137981B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 반도체기판 상부에 형성된 하부절연층 상부에 제1금속패턴을 형성하고 전체표면상부에 절연막을 일정두께 형성한 다음, 상기 하부절연층 일측 상부의 제1금속패턴 상부에 제2금속패턴을 콘택시킨 다음, 전체표면상부에 제1내부금속절연막을 형성하고 SOG 막과 감광막을 이용한 평탄화공정으로 전체표면 상부를 평탄화시킨 다음, 그 상부에 제2내부금속절연막을 형성함으로써 후공정을 용이하게 하여 반도체소자의 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1C도는 본 발명의 제1실시예에 따른 반도체소자 제조공정을 도시한 단면도.

Claims (7)

  1. 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1금속패턴을 형성하는 공정과, 전체표면상부에 절연막을 일정두께 형성하는 공정과, 상기 하부절연층 상부 일측에 형성된 상기 제1금속패턴상부에 제2금속패턴을 콘택시키는 공정과, 전체표면상부에 제1내부금속절연막을 일정두께 형성하는 공정과, 전체표면상부에 감광막을 형성하는 공정과, 노광마스크를 이용하여 감광막패턴을 형성하는 공정과, 전체표면상부를 평탄화시키는 SOG 막을 형성하는 공정과, 상기 반도체기판 상부에 형성된 구조물을 일정부분까지 에치백하는 공정과, 상기 감광막패턴을 제거하는 공정과, 전체구조상부에 제2내부금속절연막을 형성하는 공정을 포함하는 반도체소자 제조방법.
  2. 제1항에 있어서, 상기 감광막패턴은 상기 하부절연층 상부에 형성된 상기 금속패턴 사이의 단차가 낮은 부분에 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제1항에 있어서, 상기 에치백공정은 상기 제2금속패턴의 바로 상부까지 실시하되, 상기 SOG 막과 접촉되지 않게 하는 것을 특징으로 하는 반도체소자 제조방법.
  4. 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1금속패턴을 형성하는 공정과, 전체표면상부에 절연막을 형성하는 공정과, 상기 하부절연층 상부 일측에 형성된 상기 제1금속패턴에 제2금속패턴을 콘택시키는 공정과, 전체표면상부에 제1내부금속절연막을 형성하는 공정과, 전체표면상부에 SOG 막을 형성하는 제1평탄화공정을 실시하는 공정과, 전체표면상부에 제1감광막을 일정두께 형성하는 2차평탄화공정을 실시하는 공정과, 전체표면상부에 제2감광막을 일정두께 형성하는 제3차평탄화공정을 실시하는 공정과, 상기 반도체기판 상부의 일정부분까지 에치백공정을 실시하는 제4평차탄화공정을 실시하는 공정과, 전체표면상부에 제2내부금속절연막을 형성하는 제5차평탄화공정을 포함하는 반도체소자 제조방법.
  5. 제4항에 있어서, 상기 제2평탄화공정은 점도가 낮은 감광막을 0.4 내지 0.6㎛의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  6. 제5항에 있어서, 상기 제3평탄화공정은 제1감광막보다 점도가 높은 감광막을 1.0 내지 3.0㎛의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  7. 제4항에 있어서, 상기 제4평탄화공정은 상기 제2금속패턴의 바로 상부까지 에치백공정을 실시하되, 상기 SOG 막과 제2금속패턴이 접촉하지 않도록 실시하는 것을 특징으로 하는 반도체소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940028646A 1994-11-02 1994-11-02 반도체 소자 제조방법 KR0137981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940028646A KR0137981B1 (ko) 1994-11-02 1994-11-02 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028646A KR0137981B1 (ko) 1994-11-02 1994-11-02 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR960019569A true KR960019569A (ko) 1996-06-17
KR0137981B1 KR0137981B1 (ko) 1998-06-15

Family

ID=19396914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028646A KR0137981B1 (ko) 1994-11-02 1994-11-02 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR0137981B1 (ko)

Also Published As

Publication number Publication date
KR0137981B1 (ko) 1998-06-15

Similar Documents

Publication Publication Date Title
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR930014785A (ko) 다층금속 배선구조의 콘택제조방법
KR960019569A (ko) 반도체소자 제조방법
KR970052570A (ko) 반도체 장치의 평탄화방법
KR960002671A (ko) 반도체 소자의 금속층간 절연막 형성방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR930014802A (ko) 상, 하부 도전층 사이의 층간절연층 제조방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR970052780A (ko) 반도체 소자 제조 방법
KR960015750A (ko) 반도체소자 제조방법
KR970049007A (ko) 2층 감광막 패턴 형성방법
KR20020002932A (ko) 반도체소자의 게이트전극 형성방법
KR970053558A (ko) 반도체 소자의 금속층간 절연막 형성 방법
KR970030639A (ko) 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR960012363A (ko) 반도체장치의 제조방법
KR970053587A (ko) 다층의 금속층을 포함하는 반도체 소자 제조 방법
KR980005475A (ko) 반도체 소자의 비아콘택홀 형성방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법
KR960026791A (ko) 반도체소자의 캐패시터 제조방법
KR970053836A (ko) 반도체장치의 제조방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR960043116A (ko) 반도체 소자의 평탄화 방법
KR970003621A (ko) 반도체 소자의 층간 절연막 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee