KR100252761B1 - 게이트선폭 측정방법 - Google Patents
게이트선폭 측정방법 Download PDFInfo
- Publication number
- KR100252761B1 KR100252761B1 KR1019960025407A KR19960025407A KR100252761B1 KR 100252761 B1 KR100252761 B1 KR 100252761B1 KR 1019960025407 A KR1019960025407 A KR 1019960025407A KR 19960025407 A KR19960025407 A KR 19960025407A KR 100252761 B1 KR100252761 B1 KR 100252761B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- ohmic contact
- gate electrode
- resistance
- line width
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000000691 measurement method Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
전계효과 트랜지스터
2. 발명이 해결하려고 하는 기술적 과제
전계효과 트랜지스터 게이트선폭 측정방법, 특히 고집적 소자의 추세에 게이트 선폭 측정방법의 복잡화 및 비용증대로 제조수율이 저하되는 문제점이 있다.
3. 발명이 해결방법의 요지
게이트 전극의 양쪽에 옴접촉 패드를 각각 형성하여 게이트 전극의 면저항과 옵접촉패드간의 저항을 측정하여 게이트선폭을 측정하고자 하는 방법을 제공하고자 함.
Description
제1a도 및 제1b도는 본 발명에 따른 전계효과트랜지스터의 제조 공정도.
제2도는 상기 제1b도에 도시된 전계효과트랜지스터의 구조의 평면도.
제3도는 상기 제1b도에 도시된 전계효과트랜지스터의구조의 측단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 필드산화막
3 : 게이트산화막 4 : 게이트전극
5 : 층간절연막 6, 6a, 6b : 전극
7, 8 : 게이트 옴접촉 영역 9 : 활성영역
9A : 소오스 9B : 드레인
P : 패드
본 발명은 반도체 장치의 제조 분야에 관한 것으로서, 특히 모스트랜지스터의 게이트 선폭 측정방법에 관한 것이다.
일반적으로, 고집적 회로설계를 위하여 소정의 모델 파라메터인 모스트랜지스터(MOS Transistor)를 선정한 후, 상기 트랜지스터 제조완료시 전기적 특성이 용이하게 구현됨을 측정하여, 고집적 회로를 구성하는 모스트랜지스터 간의 전기적 신호가 정확해지도록 함으로써 전반적인 회로의 신뢰성을 알아보고 있다.
상기 모델 파라메터의 전기적 특성 측정 방법은, 모스트랜지스터의 구동전압이 인가되는 게이트 전극에 의해 소자의 전기적 특성이 좌우됨에 따라, 제조 공정이 완료된 피측정 모스트랜지스터의 게이트 전극 선폭(게이트 길이)을 측정하는 과정으로 이루어진다.
통상적으로, 상기 게이트 선폭 측정 기술은 광학현미경과 전자현미경에 의해 의존해 왔으나, 광학현미경은 분해능의 한계로 서브마이크론(Sub-micron) 이하로 형성된 고집적 트랜지스터의 선폭 측정이 불가능하다.
그리고, 전자현미경은 측정장치의 고단가와 소자의 특성을 측정할 경우 각각의 게이트 전극에 대하여 측정하여야 하기 때문에 측정속도가 느리고 측정의 신속화를 위한 자동화가 불가능한 문제점이 있다.
또한, 게이트층 상부에 메모리 소자를 구성하는 소정의 다른 소자가 적층되었을 때, 비파괴적인 측정방법으로는 불가능하게 되어 측정 비용(Cost)의 증가와 제조수율이 감소되는 문제점이 있었다.
상기한 문제점을 해결하기 위하여 안출된 본 발명은 측정비용의 절감과 측정수율을 향상시킬 수 있는 모스트랜지스터의 게이트 선폭 측정방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 모스트랜지스터의 게이트 선폭 LG측정방법에 있어서, 길이가 WG이며 면저항이 RS, 저항이 R인 게이트를 형성하면서, 상기 길이 방향의 상기 게이트 양단부에 각각 연결되는 옴 접촉 패드를 형성하는 제1단계; 상기 제1단계가 완료된 전체 구조 상에 층간절연막을 형성하고, 상기 층간절연막을 선택적으로 식각하여, 상기 게이트의 양단부에 각각 연결된 상기 옴 접촉패드를 각각 노출시키는 콘택홀을 형성하는 제2단계; 상기 콘택홀을 통하여 상기 옴접촉 패드와 각각 연결되며 상기 옴접촉 패드와 옴접촉 저항이 Rc인 전극을 형성하는 제3단계; 및 상기 게이트의 길이 WG, 상기 게이트의 면저항 Rs, 상기 게이트의 저항 R 및 상기 전극과 옴접촉 패드 사이의 옴접촉 저항 Rc를 하기식에 대입하여 상기 게이트의 선폭 LG를 측정하는 제4단계를 포함하는 게이트 선폭 측정 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1a도 및 제1b도, 그리고 제2도 및 제3도를 참조하여 본 발명의 일실시예에 따른 모스트랜지스터의 게이트 선폭 측정 방법을 상세히 설명한다. 참고적으로 첨부된 제2도는 상기 제1b도에 도시된 모스트랜지스터 구조의 평면도를 도시한 것이고, 제3도는 상기 제1b도에 도시된 모스트랜지스터 구조의 측단면도를 도시한 것으로, 제1b도는 제2도의 A-A 선을 따른 단면도에 대응하고, 제3도는 제2도의 B-B선을 따른 단면도에 대응한다.
먼저, 제1A도 및 제2도에 도시한 바와 같이 필드산화막(2)을 갖춘 실리콘 기판(1)상에 게이트산화막(3), 게이트 전극용 폴리실리콘막을 차례로 형성하고, 상기 폴리실리콘막을 소정크기로 패터닝하여 게이트 전극(4)을 형성한 후, 실리콘 기판(1) 내에 소오스/드레인(9A, 9B) 형성용 불순물을 이온주입하고 열처리하여 활성화시킨다. 상기 게이트 전극(4) 형성을 위한 패터닝시 제2도에 도시한 바와 같이 길이 방향의 게이트 전극(4) 양단부와 연결되는 패드(P)를 형성한다.
이어서, 제1b도 및 제3도에 도시한 바와 같이 상기 게이트 전극(4) 형성시 완료된 전체 구조 상부에 소정의 층간절연막(5)을 형성하고, 콘택마스크인 포토레지스트 패턴(도시하지 않음)을 층간절연막(5) 상에 형성한 후, 층간절연막(5)을 콘택식각하여 게이트 전극(4)의 양단부와 연결되는 패드(P)를 노출시키는 콘택홀과 소오스/드레인 (9A, 9B)을 노출시키는 콘택홀을 형성한 다음, 실리콘 기판(1) 전체 구조 상에 소정의 금속막을 형성하고 소정크기로 패터닝하여 상기 패드(P)와 연결되는 전극(6a, 6b) 및 소오스/드레인(9A, 9B)과 연결되는 전극(6)을 형성한다.
일반적으로 저항은 다음의 수학식1과 같이 고유저항(Resistivity; 비저항), 구조 및 크기에 따라 달라진다는 사실로부터 구한다.
[수학식 1]
저항 = 고유저항 × (길이/단면적)
또한, 게이트 선폭 LG는 게이트 전극 길이 WG, 게이트의 면저항 Rs,
게이트 전극의 저항 R과 다음과 같은 수학식2와 같은 관계에 있다.
[수학식 2]
예를 들어, WG=500㎛, Rc=100Ω, R=5500Ω, Rs=50Ω/□ 일 경우, 상기 수학식2로부터 LG는 0.472㎛ 임을 알 수 있다. 이러한 방법으로 게이트 선폭을 알 수 있다.
따라서, 트랜지스터의 전기적 특성을 측정함에 있어서 전계효과트랜지스터의 게이트 양쪽에 옴 접촉 패드를 형성함과 동시에 기형성된 게이트 전극의 면저항과 접촉 저항값을 사용하여 게이트의 선폭을 손쉽게 계산하고 있다.
따라서, 상기한 본 발명은 PCM(Process Control Module) 측정으로 반도체의 전기적 특성의 전수검사가 가능하며 상기 소자특성의 측정에 대한 정확도가 매우 높아 게이트 선폭의 측정으로 정확한 모델 파라메터를 추출 가능하여 컴퓨터 모의실험의 데이터가 통상적인 실제공정과 적합하며 제조 수율을 증대시킬 수 있는 효과가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에 서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (1)
- 모스트랜지스터의 게이트 선폭 LG측정방법에 있어서,길이가 WG이며 면저항이 RS, 저항이 R인 게이트를 형성하면서, 상기 길이 방향의 상기 게이트 양단부에 각각 연결되는 옴 접촉 패드를 형성하는 제1단계;상기 제1단계가 완료된 전체 구조 상에 층간절연막을 형성하고, 상기 층간절연막을 선택적으로 식각하여, 상기 게이트의 양단부에 각각 연결된 상기 옴 접촉패드를 각각 노출시키는 콘택홀을 형성하는 제2단계;상기 콘택홀을 통하여 상기 옴접촉 패드와 각각 연결되며 상기 옴접촉 패드와 옴접촉 저항이 Rc인 전극을 형성하는 제3단계; 및상기 게이트의 길이 WG, 상기 게이트의 면저항 Rs, 상기 게이트의 저항 R 및 상기 전극과 옴접촉 패드 사이의 옴접촉 저항 Rc를 하기식를 포함하는 게이트 선폭 측정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025407A KR100252761B1 (ko) | 1996-06-28 | 1996-06-28 | 게이트선폭 측정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025407A KR100252761B1 (ko) | 1996-06-28 | 1996-06-28 | 게이트선폭 측정방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005974A KR980005974A (ko) | 1998-03-30 |
| KR100252761B1 true KR100252761B1 (ko) | 2000-04-15 |
Family
ID=19464489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960025407A KR100252761B1 (ko) | 1996-06-28 | 1996-06-28 | 게이트선폭 측정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252761B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191437A (ja) * | 1988-01-27 | 1989-08-01 | Fujitsu Ltd | ショットキゲートのゲート長または位置合せ精度の測定方法 |
-
1996
- 1996-06-28 KR KR1019960025407A patent/KR100252761B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191437A (ja) * | 1988-01-27 | 1989-08-01 | Fujitsu Ltd | ショットキゲートのゲート長または位置合せ精度の測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005974A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4212667B2 (ja) | 圧力センサおよび電気化学的センサを組み合わせたセンサの製造方法 | |
| JP4111282B2 (ja) | 薄膜トランジスタ液晶表示装置及びその製造方法 | |
| US7688083B2 (en) | Analogue measurement of alignment between layers of a semiconductor device | |
| KR101330084B1 (ko) | 반도체 장치의 테스트 구조물, 그 형성 방법, 반도체 장치및 이의 제조 방법 | |
| US7626402B2 (en) | Semiconductor device and method of measuring sheet resistance of lower layer conductive pattern thereof | |
| KR100252761B1 (ko) | 게이트선폭 측정방법 | |
| KR100223941B1 (ko) | 반도체 소자의 테스트용 트랜지스터의 주변 더미 게이트 제조방법 | |
| KR19990005876A (ko) | 반도체 소자의 테스트 패드 형성 방법 | |
| KR100958625B1 (ko) | 반도체 소자의 모니터링 패턴 및 그의 제조방법 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| KR100293711B1 (ko) | 미세 게이트 선폭을 갖는 모스트랜지스터의 특성검사를 위한 모스트랜지스터 테스트 패턴을 구비하는 반도체 장치 | |
| JP2933394B2 (ja) | 半導体素子の特性測定方法 | |
| KR20030042079A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100440071B1 (ko) | 반도체 소자의 테스트 패턴 | |
| KR0149889B1 (ko) | 전계효과 소자의 전극 형성 방법 | |
| JP2630231B2 (ja) | チェック用パターンを有する半導体装置 | |
| KR940000312B1 (ko) | 고부하 저항체를 갖는 sram 및 그 제조방법 | |
| JPS63313866A (ja) | 半導体装置の製造方法 | |
| JP2839469B2 (ja) | マスク合わせずれ測定用パターン及びその測定方法 | |
| JPS61139701A (ja) | パタ−ン寸法測定回路 | |
| KR20040002273A (ko) | 반도체소자의 테스트 패턴 및 중첩 마진 측정 방법 | |
| JPH11214457A (ja) | エピタキシャル膜の検査素子及びその製造方法 | |
| JP2008060213A (ja) | 半導体装置の製造方法 | |
| JPS59127866A (ja) | 半導体装置の製造方法 | |
| KR19990079521A (ko) | 반도체소자의 배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |