KR100850148B1 - 이중 다마신 공정에서의 오버레이 측정 방법 - Google Patents
이중 다마신 공정에서의 오버레이 측정 방법 Download PDFInfo
- Publication number
- KR100850148B1 KR100850148B1 KR1020050132766A KR20050132766A KR100850148B1 KR 100850148 B1 KR100850148 B1 KR 100850148B1 KR 1020050132766 A KR1020050132766 A KR 1020050132766A KR 20050132766 A KR20050132766 A KR 20050132766A KR 100850148 B1 KR100850148 B1 KR 100850148B1
- Authority
- KR
- South Korea
- Prior art keywords
- overlay
- interlayer insulating
- overlay mark
- insulating film
- dual damascene
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 230000009977 dual effect Effects 0.000 title claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005259 measurement Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000007796 conventional method Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004091 panning Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 이중 다마신 공정에서 오버레이 마크를 형성한다는 것으로, 이를 위하여 본 발명은, 층간 절연막 상에 형성된 콘택홀 영역에 오버레이 마크를 형성하는 종래 방법과는 달리, 콘택홀 및 금속 배선용 트렌치를 동시에 매립하는 이중 다마신 공정에서 반도체 기판 상부에 형성된 제 1 층간 절연막을 패터닝하여 콘택홀을 형성하고, 콘택홀을 임의의 포토레지스트로 매립한 후 제 1 리세스 공정을 수행하여 제 1 오버레이 마크를 형성한 후에, 제 1 오버레이 마크가 형성된 반도체 기판 상부에 제 2 층간 절연막을 형성하고, 제 2 층간 절연막을 패터닝하고, 임의의 포토레지스트를 매립하며, 포토레지스트가 매립된 제 2 층간 절연막 상부에 대해 제 2 리세스 공정을 수행하여 제 2 오버레이 마크를 형성함으로써, 이중 다마신 공정에서 제 1 오버레이 마크 및 제 2 오버레이 마크를 이용하여 정확한 콘택홀 및 트렌치의 오버레이 측정을 수행할 수 있는 것이다.
이중 다마신 (Dual Damascene) 공정, 리세스(recess) 공정, 오버레이 마크(overlay mark)
Description
도 1a 내지 도 1h는 종래 방법에 따라 이중 다마신 공정을 이용하여 금속 배선을 형성하는 과정을 나타내는 공정 순서도,
도 2는 종래의 일 실시 예에 따라 듀얼 다마신 공정에서 트렌치의 오버레이 마크가 형성된 단면도를 나타낸 도면,
도 3은 종래의 다른 실시 예에 다라 듀얼 다마신 공정에서 트렌치의 오버레이 마크가 형성된 단면도를 나타낸 도면,
도 4는 종래에 트렌치의 오버레이 마크가 형성된 평면도를 나타낸 도면,
도 5는 본 발명의 일 실시 예에 따라 이중 다마신 공정에서 콘택홀의 오버레이 마크가 형성된 단면도를 나타낸 도면,
도 6은 본 발명에 따라 콘택홀의 오버레이 마크가 형성된 평면도를 나타낸 도면,
도 7은 본 발명의 다른 실시 예에 따라 이중 다마신 공정에서 트렌치의 오버레이 마크가 형성된 단면도를 나타낸 도면,
도 8은 본 발명에 따라 제 1 오버레이 마크 및 제 2 오버레이 마크가 형성된 평면도를 나타낸 도면.
본 발명은 이중 다마신 공정에서 오버레이 마크를 형성하는 방법에 관한 것으로, 더욱 상세하게는 이중 다마신 공정 중에 콘택홀 및 트렌치의 오버레이를 측정하는데 적합한 이중 다마신 공정의 오버레이 마크 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 다마신 공정을 이용하여 금속 배선을 형성하는 방법은, 제 1 층간 절연막의 일부분을 식각, 제거하여 콘택홀을 형성한 후, 형성된 콘택홀 내에 전도성 물질을 매립시켜 플러그를 형성하고, 상부에 제 2 층간 절연막을 형성하며, 제 2 층간 절연막을 식각하여 플러그를 노출시킨 후에 이러한 영역에 플러그와 콘택되는 금속 배선을 형성하게 된다.
이러한 금속 배선 형성 방법에서 자기 정렬 콘택(self aligned contact) 방식을 이용하여 하부 소자를 금속 배선층에 접촉하는 콘택홀을 형성하고, 콘택홀 및 금속 배선용 트렌치를 동시에 매립하여 플러그 및 금속 배선층을 형성하는 방법을 이중 다마신 (Dual Damascene) 공정이라고 한다.
그리고, 이중 다마신 공정은 반도체 소자의 제조 공정이 단축되어 비용을 감소시킬 수 있으며, 플러그 및 금속 배선 트렌치의 노출 시 발생되는 패턴의 오정렬로 인한 오류를 감소시킬 수 있는 효과가 있다.
이에 따라, 집적도가 증가하는 반도체 소자를 제조함에 있어서 소자와 소자간의 공정 마진이 극도로 줄어듬에 따라 전도층 간의 단락이 발생하여 전기적 특성 이 악화되는 문제점을 방지하기 위해 다마신 공정을 이용한 금속 배선 형성 방법이 많이 사용되고 있는 실정이다.
도 1a 내지 도 1h는 종래 방법에 따라 이중 다마신 공정을 이용하여 금속 배선을 형성하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 종래 방법에 따른 이중 다마신 공정에 대해 설명한다.
도 1a를 참조하면, 산화막(102)을 포함하는 반도체 기판 상부에 식각 장벽막(104) 및 층간 절연막(106)을 순차 형성하고, 그 상부에 제 1 반사 방지막(108)을 형성한 후에 도 1b에 도시한 바와 같이 제 1 포토레지스트 패턴(110)에 따라 제 1 반사 방지막(108)을 식각한다.
그리고, 제 1 반사 방지막(108) 및 제 1 포토레지스트 패턴(110)에 따라 층간 절연막(106)을 식각하여 콘택홀을 형성한 후에, 도 1c에 도시한 바와 같이 제 1 반사 방지막(108) 및 제 1 포토레지스트 패턴(110)을 제거한다.
다음에, 도 1d에 도시한 바와 같이 반도체 기판 상에 형성된 콘택홀을 포토레지스트(112)로 매립한 후에, 매립된 포토레지스트(112)를 층간 절연막(106)이 드러나도록 리세스(recess) 공정을 수행하고, 도 1e에 도시한 바와 같이 층간 절연막(106) 상부의 포토레지스트(112)를 제거한다. 이 때, 콘택홀에 잔류하는 포토레지스트(112)는 패턴의 오버레이 마크로 사용된다.
또한, 반도체 기판 상부에 제 2 반사 방지막(114)을 형성한 후에, 도 1f에 도시한 바와 같이 제 2 포토레지스트 패턴(116)에 따라 식각하고, 제 2 반사 방지막(114) 및 제 2 포토레지스트 패턴(116)에 따라 식각하여 트렌치를 형성한 후에 도 1 g에 도시한 바와 같이 제 2 반사 방지막(114) 및 제 2 포토레지스트 패턴(116)을 제거한다.
그리고, 도 1h에 도시한 바와 같이 식각 장벽막(104)을 제거하고, 이 후 금속 물질(예를 들면, 구리 등)을 매립한 후 CMP 방식으로 평탄화하여 금속 배선을 형성하게 된다.
한편, 상술한 이중 다마신 공정에서 트렌치의 오버레이(overlay) 측정은 리세스(recess) 공정 후 트렌치 식각 공정 전에 측정하게 되는데, 통상 리세스 공정 후에 리세스 양이 작은 경우의 오버레이 마크는 오버레이 신호가 약하여 오버레이 측정이 부정확하고, 리세스 양이 많은 경우의 오버레이 마크는 단차가 커져서 오버레이 신호는 좋으나 반사 방지막 코팅 중에 콘택 패턴으로 흘러 들어가게 되어 패터닝 수행이 어렵게 되는 문제점이 있었다.
일 예로서, 도 2는 종래의 일 실시 예에 따라 듀얼 다마신 공정에서 트렌치의 오버레이 마크가 형성된 단면도를 나타낸 도면으로, 도 2에 도시한 바와 같이 층간 절연막(202), 포토레지스트(204), 반사 방지막(206) 및 포토레지스트 패턴(208)이 형성되어 있는데, 이러한 구조에서 왼쪽의 오버레이 마크는 리세스 양이 작은 경우, 오른쪽의 오버레이 마크는 리세스 양이 많은 경우를 나타내며, 리세스 양이 많은 경우 반사 방지막(206)의 코팅 시 해당 물질이 콘택홀로 흘러들어가 패터닝에 어려움이 있었다.
한편, 도 3은 종래의 다른 실시 예에 다라 듀얼 다마신 공정에서 트렌치의 오버레이 마크가 형성된 단면도를 나타낸 도면으로, 도 3에 도시한 바와 같이 제 1 층간 절연막(302), 포토레지스트(304), 제 2 층간 절연막(306), 반사 방지막(308) 및 포토레지스트 패턴(310)이 형성되어 있는데, 이러한 구조에서는 리세스 공정의 불안정에 따른 오버레이 신호의 차이는 없으나 오버레이 마크의 측정에 있어서 층간 절연막을 하나 더 통과해야 하므로 신호 세기(signal intensity)의 손실(loss)이 발생하는 문제점이 있었다. 여기에서, 도 2 및 도 3에 도시한 바와 같은 구조에서 트렌치의 오버레이 마크가 형성된 평면도는 도 4에 도시한 바와 같다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 이중 다마신 공정 중에 형성되는 트렌치의 오버레이 측정을 위해 오버레이 마크를 이중으로 형성하여 오버레이 신호가 강하면서도 콘택 팬터닝을 정상 수행할 수 있는 이중 다마신 공정의 오버레이 마크 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 콘택홀 및 금속 배선용 트렌치를 동시에 매립하는 이중 다마신 공정에서 오버레이 측정을 위한 오버레이 마크를 형성하는 방법으로서, 반도체 기판 상부에 형성된 제 1 층간 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 임의의 포토레지스트로 매립한 후 제 1 리세스 공정을 수행하여 제 1 오버레이 마크를 형성하는 단계와, 상기 제 1 오버레이 마크가 형성된 반도체 기판 상부에 제 2 층간 절연막을 형성하는 단계와, 상기 제 2 층간 절연막을 패터닝하고, 임의의 포토레지스트를 매립하는 단계와, 상기 포토레지스트가 매립된 상기 제 2 층간 절연막 상부에 대해 제 2 리세스 공정을 수행하여 제 2 오버레이 마크를 형성하는 단계를 포함하는 이중 다마신 공정의 오버레이 마크 형성 방법을 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 콘택홀 및 금속 배선용 트렌치를 동시에 매립하는 이중 다마신 공정에서 반도체 기판 상부에 형성된 제 1 층간 절연막을 패터닝하여 콘택홀을 형성하고, 콘택홀을 임의의 포토레지스트로 매립한 후 제 1 리세스 공정을 수행하여 제 1 오버레이 마크를 형성한 후에, 제 1 오버레이 마크가 형성된 반도체 기판 상부에 제 2 층간 절연막을 형성하고, 제 2 층간 절연막을 패터닝하고, 임의의 포토레지스트를 매립하며, 포토레지스트가 매립된 제 2 층간 절연막 상부에 대해 제 2 리세스 공정을 수행하여 제 2 오버레이 마크를 형성한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 5는 본 발명의 일 실시 예에 따라 이중 다마신 공정에서 콘택홀의 오버레이 마크가 형성된 단면도를 나타낸 도면으로서, 이들 도면을 참조하여 본 발명의 일 실시 예에 따른 오버레이 마크 형성 방법에 대해 설명한다.
도 5를 참조하면, 반도체 기판(도시 생략됨) 상부에 형성된 제 1 층간 절연막(502)의 콘택홀 영역에 각각의 오버레이 마크(504)를 형성하고, 이러한 제 1 층 간 절연막(502) 상부에 제 2 층간 절연막(506)을 형성하며, 그 위에 반사 방지막(508)과 포토레지스트 패턴(510)이 형성되는 구조로 이루어진다. 이 때 반사 방지막(508)은 포토레지스트 패턴(510)에 따라 제 2 층간 절연막(506)이 드러나도록 식각된다.
이러한 구조를 형성하는 과정에 대해 설명하면, 제 1 층간 절연막(502) 상에 임의의 포토레지스트 패턴에 따른 식각 공정을 통해 콘택홀을 형성하고, 이를 포토레지스트로 매립한 후 리세스 공정을 수행하고, 그 위에 제 2 층간 절연막(506)을 형성한 후, 상부에 반사 방지막(508)을 형성하고, 이를 포토레지스트 패턴(510)에 따라 식각한다. 여기에서, 리세스 공정을 수행한 후에 콘택홀 영역에 매립된 포토레지스트는 콘택홀의 오버레이 마크(504)가 된다.
이러한 구조에서 오버레이 측정 장치를 이용하여 각각의 오버레이 마크(504)를 측정하게 된다. 이에 따른 오버레이 신호에는 제 2 층간 절연막의 통과에 따라 약간의 손실이 있지만, 반사 방지막 코팅 시 콘택홀에 해당 물질이 흘러들어 가는 것을 방지할 수 있다. 여기에서, 도 6은 본 발명에 따라 콘택홀의 오버레이 마크를 형성할 경우의 평면도를 나타낸다.
또한, 도 7은 본 발명의 다른 실시 예에 따라 이중 다마신 공정에서 트렌치의 오버레이 마크가 형성된 단면도를 나타낸 도면으로서, 이들 도면을 참조하여 본 발명의 다른 실시 예에 따른 오버레이 마크 형성 방법에 대해 설명한다.
도 7을 참조하면, 반도체 기판(도시 생략됨) 상부에 형성된 제 1 층간 절연막(702)의 콘택홀 영역에 각각의 제 1 오버레이 마크(704)를 형성하고, 이러한 제 1 층간 절연막(702) 상부에 제 2 층간 절연막(706)을 형성하며, 제 2 층간 절연막(706)에 트렌치에 대한 제 2 오버레이 마크(708)를 형성한 후에, 그 상부에 반사 방지막(710)과 포토레지스트 패턴(712)이 형성되는 구조로 이루어진다. 이 때 반사 방지막(710)은 포토레지스트 패턴(712)에 따라 제 2 층간 절연막(706)이 드러나도록 식각된다.
이러한 구조를 형성하는 과정에 대해 설명하면, 제 1 층간 절연막(702)을 소정의 포토레지스트 패턴에 따라 식각하여 콘택홀을 형성한 후, 포토레지스트를 매립하고, 이에 대한 리세스 공정을 수행하여 제 1 오버레이 마크(704)를 형성한 후에, 그 상부에 제 2 층간 절연막(706)을 형성한다. 여기에서, 제 1 오버레이 마크(704)는 콘택홀의 오버레이를 측정하는 마크로 이용될 수 있다.
그리고, 제 2 층간 절연막(706)을 소정의 포토레지스트 패턴에 따라 식각하고, 이에 대한 리세스 공정을 수행하여 제 2 오버레이 마크(708)를 형성하며, 그 상부에 반사 방지막(710)을 형성한다. 이 때, 반사 방지막(710)은 포토레지스트 패턴(712)에 따라 식각된다. 여기에서, 제 2 오버레이 마크(708)는 트렌치의 오버레이를 측정하는 마크로 이용될 수 있다.
이러한 구조에서 오버레이 측정 장치를 이용하여 각각의 제 1 오버레이 마크(704) 및 제 2 오버레이 마크(708)를 측정하게 된다. 이에 따른 각각의 오버레이 신호에 따라 제 1 오버레이 신호와 제 2 오버레이 신호의 평균값으로 오버레이 측정을 수행하고, 콘택홀에 반사 방지막 코팅 시 해당 물질이 흘러들어 가는 것을 방지할 수 있다. 여기에서, 도 8은 본 발명에 따라 제 1 오버레이 마크 및 제 2 오버레이 마크가 형성된 평면도를 나타낸다.
따라서, 듀얼 다마신 공정 중에 리세스 공정 후 제 1 오버레이 마크 및 제 2 오버레이 마크를 형성함으로써, 콘택홀 및 트렌치에 대한 정확한 오버레이 측정을 수행할 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
이상 설명한 바와 같이 본 발명은, 층간 절연막 상에 형성된 콘택홀 영역에 오버레이 마크를 형성하는 종래 방법과는 달리, 콘택홀 및 금속 배선용 트렌치를 동시에 매립하는 이중 다마신 공정에서 반도체 기판 상부에 형성된 제 1 층간 절연막을 패터닝하여 콘택홀을 형성하고, 콘택홀을 임의의 포토레지스트로 매립한 후 제 1 리세스 공정을 수행하여 제 1 오버레이 마크를 형성한 후에, 제 1 오버레이 마크가 형성된 반도체 기판 상부에 제 2 층간 절연막을 형성하고, 제 2 층간 절연막을 패터닝하고, 임의의 포토레지스트를 매립하며, 포토레지스트가 매립된 제 2 층간 절연막 상부에 대해 제 2 리세스 공정을 수행하여 제 2 오버레이 마크를 형성함으로써, 이중 다마신 공정에서 제 1 오버레이 마크 및 제 2 오버레이 마크를 이용하여 정확한 콘택홀 및 트렌치의 오버레이 측정을 수행할 수 있다.
Claims (4)
- 콘택홀 및 금속 배선용 트렌치를 동시에 매립하는 이중 다마신 공정에서 오버레이 측정을 위한 오버레이 마크를 형성하는 방법으로서,반도체 기판 상부에 형성된 제 1 층간 절연막을 패터닝하여 콘택홀을 형성하는 단계와,상기 콘택홀을 임의의 포토레지스트로 매립한 후 제 1 리세스 공정을 수행하여 제 1 오버레이 마크를 형성하는 단계와,상기 제 1 오버레이 마크가 형성된 반도체 기판 상부에 제 2 층간 절연막을 형성하는 단계와,상기 제 2 층간 절연막을 패터닝하고, 임의의 포토레지스트를 매립하는 단계와,상기 포토레지스트가 매립된 상기 제 2 층간 절연막 상부에 대해 제 2 리세스 공정을 수행하여 제 2 오버레이 마크를 형성하는 단계를 포함하는 이중 다마신 공정의 오버레이 마크 형성 방법.
- 제 1 항에 있어서,상기 제 1 오버레이 마크는, 상기 콘택홀의 오버레이를 측정하는데 이용되는 것을 특징으로 하는 이중 다마신 공정의 오버레이 마크 형성 방법.
- 제 1 항에 있어서,상기 제 2 오버레이 마크는, 금속 배선 형성을 위한 트렌치의 오버레이를 측정하는데 이용되는 것을 특징으로 하는 이중 다마신 공정의 오버레이 마크 형성 방법.
- 제 1 항에 있어서,상기 제 1 오버레이 마크 및 제 2 오버레이 마크에 대한 측정은, 오버레이 측정 시 각각의 마크에 대한 오버레이 신호의 평균값으로 하여 수행되는 것을 특징으로 하는 이중 다마신 공정의 오버레이 마크 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132766A KR100850148B1 (ko) | 2005-12-28 | 2005-12-28 | 이중 다마신 공정에서의 오버레이 측정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132766A KR100850148B1 (ko) | 2005-12-28 | 2005-12-28 | 이중 다마신 공정에서의 오버레이 측정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070096112A KR20070096112A (ko) | 2007-10-02 |
| KR100850148B1 true KR100850148B1 (ko) | 2008-08-04 |
Family
ID=38803001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132766A KR100850148B1 (ko) | 2005-12-28 | 2005-12-28 | 이중 다마신 공정에서의 오버레이 측정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100850148B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980052474A (ko) * | 1996-12-24 | 1998-09-25 | 문정환 | 정렬도 측정용 오버레이 패턴 형성방법 |
| KR20010066287A (ko) * | 1999-12-31 | 2001-07-11 | 황인길 | 반도체 제조 공정에서의 오버레이 측정 방법 |
-
2005
- 2005-12-28 KR KR1020050132766A patent/KR100850148B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980052474A (ko) * | 1996-12-24 | 1998-09-25 | 문정환 | 정렬도 측정용 오버레이 패턴 형성방법 |
| KR20010066287A (ko) * | 1999-12-31 | 2001-07-11 | 황인길 | 반도체 제조 공정에서의 오버레이 측정 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070096112A (ko) | 2007-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7785980B2 (en) | Method of manufacturing semiconductor device using alignment mark and mark hole | |
| US8697455B2 (en) | Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same | |
| KR100338850B1 (ko) | 매입배선구조 및 그 형성방법 | |
| KR100850148B1 (ko) | 이중 다마신 공정에서의 오버레이 측정 방법 | |
| KR20040005481A (ko) | 듀얼 다마신 오버레이 마크 형성 방법 | |
| US6391745B1 (en) | Method for forming overlay verniers for semiconductor devices | |
| KR100230730B1 (ko) | 반도체 소자의 다층금속배선 제조방법 | |
| KR100914450B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100680935B1 (ko) | 반도체 패드영역 및 퓨즈영역 형성방법 | |
| KR100745907B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100567053B1 (ko) | 반도체 소자의 오버레이 측정패턴 형성방법 | |
| KR100403351B1 (ko) | 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법 | |
| KR100854209B1 (ko) | 반도체 장치 제조 방법 | |
| KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| KR100680939B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR20030020324A (ko) | 구리 금속 배선용 비아 퍼스트 듀얼 다마신 프로세스 | |
| KR100356816B1 (ko) | 반도체장치의 콘택 및 배선 형성방법 | |
| KR100248809B1 (ko) | 반도체 장치 제조방법 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 | |
| KR101068142B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| JP2006245504A (ja) | 半導体装置及びその製造方法 | |
| KR20040057572A (ko) | 반도체 소자의 제조 방법 | |
| KR20000043039A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR19990012275A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR20080029668A (ko) | 반도체 소자의 ｓａｃ 마진 취약 지점 검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E801 | Decision on dismissal of amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070627 Effective date: 20080522 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |