KR20010094211A - 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법 - Google Patents
켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법 Download PDFInfo
- Publication number
- KR20010094211A KR20010094211A KR1020000017716A KR20000017716A KR20010094211A KR 20010094211 A KR20010094211 A KR 20010094211A KR 1020000017716 A KR1020000017716 A KR 1020000017716A KR 20000017716 A KR20000017716 A KR 20000017716A KR 20010094211 A KR20010094211 A KR 20010094211A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- kelvin
- opc
- active region
- etched layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법에 관한 것으로서 피식각층에 대한 사진식각공정 등으로 패터닝한 패턴의 프로파일 등을 켈빈형 저항측정 패턴을 이용하여 OPC가 적용되지 않은 테스트패턴과 OPC가 적용된 테스트패턴을 비교하여 전기적 저항값의 차이를 평가하여 식각된 패턴의 프로파일의 개선정도를 평가한다. 본 발명에 따른 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법은 활성영역과 상기 활성영역의 일측에 연결된 제 1 배선과 타측에 연결된 제 2 배선이 형성되고 상기 활성영역상에 콘택영역이 정의된 반도체기판상에 제 1 피식각층을 형성하고, 광학적접근보정효과가 고려되지 않은 제 1 노광마스크를 사용하는 포토리쏘그래피로 상기 피식각층을 패터닝하여 제 1 켈빈형 저항측정패턴을 형성하며, 상기 제 1 켈빈형 저항측정패턴의 콘택저항값을 측정하는 제 1 단계와, 활성영역과 상기 활성영역의 일측에 연결된 제 1 배선과 타측에 연결된 제 2 배선이 형성되고 상기 활성영역상에 콘택영역이 정의된 반도체기판상에 제 2 피식각층을 형성하고, 광학적접근보정효과를 고려한 제 2 노광마스크를 사용하는 포토리쏘그래피로 상기 피식각층을 패터닝하여 제 2 켈빈형 저항측정패턴을 형성하며, 상기 제 2 켈빈형 저항측정패턴의 콘택저항값을 측정하는 제 2 단계와, 상기 제 1 단계와 제 2 단계의 콘택저항값을 비교하여 상기 피식각층에 대한 식각프로파일 개선정도를 전기적으로 평가하는 제 3 단계를 포함하여 이루어진다.
Description
본 발명은 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법에 관한 것으로서 피식각층에 대한 사진식각공정 등으로 패터닝한 패턴의 프로파일 등을 켈빈형 저항측정 패턴을 이용하여 OPC가 적용되지 않은 테스트패턴과 OPC가 적용된 테스트패턴을 비교하여 전기적 저항값의 차이를 평가하여 식각된 패턴의 프로파일의 개선정도를 평가한다.
테스트 패턴은 소자등이 형성되는 웨이퍼의 하드웨어적인 평가를 위한 도구로서 사용된다. 테스트 패턴을 사용하는 평가는 소자의 전 공정 또는 부분적인 공정으로완성되는 이른바 TEG(Test Element Group)에 의한 여러가지 전기적 측정을 실시하여 실제의 소자특성을 모니터하는 것이 목적이다. 이러한 평가결과는 프로세스 시뮬레이션의 결과와 상보적으로 이용된다.
테스트 패턴은 소자 제작용 웨이퍼내 여러 장소에 테스트 패턴용 칩을 배치하거나 소자 제작용 웨이퍼내의 칩 일렬분을 테스트 패턴용 칩으로 사용하는 것 등이 있다.
종래 기술에 따른 테스트패턴 평가방법은 피식각층에 대한 사진식각공정 등으로 패터닝한 패턴의 프로파일을 검사하기 위하여 OPC(optical proximity correction)를 적용한 후 개선된 포토 및 프로파일을 확인하기 위하여 인라인 전자주사현미경(inline SEM)이나 브로큰 전자주사현미경(broken SEM)을 사용하여 물리적방법으로 검사한다.
그러나, 상술한 바와 같이 종래 기술에 따라 피식각층에 대한 식각프로파일의 OPC적용공정에 대한 평가를 물리적인 방법으로 진행하므로 실제 전기적 개선정도를 평가하기 곤란하고, 또한, OPC적용 공정에 대한 물리적인 평가방법의 개선정도를 측정하기 곤란한 문제점이 있다.
본 발명의 목적은 피식각층에 대한 사진식각공정 등으로 패터닝한 패턴의 프로파일 등을 켈빈형 저항측정 패턴을 이용하여 OPC가 적용되지 않은 테스트패턴과 OPC가 적용된 테스트패턴을 비교하여 전기적 저항값의 차이를 평가하여 식각된 패턴의 프로파일의 개선정도를 평가하는 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법을 제공하는데 있다.
이를 위하여 본 발명에 따른 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법은 활성영역과 상기 활성영역의 일측에 연결된 제 1 배선과 타측에 연결된 제 2 배선이 형성되고 상기 활성영역상에 콘택영역이 정의된 반도체기판상에 제 1 피식각층을 형성하고, 광학적접근보정효과가 고려되지 않은 제 1 노광마스크를 사용하는 포토리쏘그래피로 상기 피식각층을 패터닝하여 제 1 켈빈형 저항측정패턴을 형성하며, 상기 제 1 켈빈형 저항측정패턴의 콘택저항값을 측정하는 제 1 단계와, 활성영역과 상기 활성영역의 일측에 연결된 제 1 배선과 타측에 연결된 제 2 배선이 형성되고 상기 활성영역상에 콘택영역이 정의된 반도체기판상에 제 2 피식각층을 형성하고, 광학적접근보정효과를 고려한 제 2 노광마스크를 사용하는 포토리쏘그래피로 상기 피식각층을 패터닝하여 제 2 켈빈형 저항측정패턴을 형성하며, 상기 제 2 켈빈형 저항측정패턴의 콘택저항값을 측정하는 제 2 단계와, 상기 제 1 단계와 제 2 단계의 콘택저항값을 비교하여 상기 피식각층에 대한 식각프로파일 개선정도를 전기적으로 평가하는 제 3 단계를 포함하여 이루어진다.
도 1a 내지 도 1b는 본 발명에 따른 OPC(optical proximity correction)를 적용하지 않은 노광 전단계와 노광 후 단계의 기판에 대한 레이아웃
도 2a 내지 도 2b는 본 발명에 따른 OPC를 적용한 노광 전단계와 노광 후 단계의 기판에 대한 레이아웃
본 발명은 OPC(optical proximity correction)를 적용한 피식각층에 대한 포토 및 식각 프로파일의 개선정도를 켈빈형 저항측정패턴을 이용하여 전기적인 측정값으로 평가하므로서 OPC적용 공정에 대한 평가를 용이하게 진행할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명의 동작은 OPC를 적용하지 않은 켈빈형 저항측정패턴과 OPC를 적용한 켈빈형 저항측정패턴을 이용하여 두 패턴간의 상대적인 저항값의 차이를 측정하여 OPC적용 효과를 판단한다.
도 1a 내지 도 1b는 본 발명에 따른 OPC(optical proximity correction)를 적용하지 않은 노광 전단계와 노광 후 단계의 기판에 대한 레이아웃이고, 도 2a 내지 도 2b는 본 발명에 따른 OPC를 적용한 노광 전단계와 노광 후 단계의 기판에 대한 레이아웃이다.
도 1a와 도 1b를 참조하면, 기판상에 형성된 활성영역(12)의 일측과 타측에 각각 연결된 제 1 배선(10)과 제 2 배선(11)이 각각 형성되어 있다.
OPC를 적용하지 않은 켈빈저항측정패턴의 경우 피식각층에 대한 노광용 마스크가 활성영역(12)에 중첩되는 형태로 레이아웃이 결정된다.
활성영역(13)이 꺾어지는 코너부에 콘택홀 형성영역(13)이 정의된다.
상기와 같이 OPC가 적용되지 않은 노광마스크로 피식각층에 대한 사진식각공정을 진행하면 도 1b에서와 같이, 콘택홀형성영역(13)에 인접한 활성영역(120)의 코너부는 식각마스크로 이용되는 포토레지스트에 대한 광학적근사(optical proximity)효과에 의하여 피식각층의 노출부위가 감소하여, 식각공정 후 잔류부(A1)만큼 피삭각층의 잔류부위가 증가한다.
따라서, 피식각층(120)의 전체적 잔류량이 'A1'만큼 증가하였으므로 코너부에서의 콘택(13)과 피식각층이 만난는 면적이 변화가 없으므로 켈빈저항값의 변화가 없다.
도 2a와 도 2b를 참조하면, 기판상에 형성된 활성영역의 일측과 타측에 각각 연결된 제 1 배선(20)과 제 2 배선(21)이 각각 형성되어 있다.
OPC를 적용한 켈빈저항측정패턴의 경우, 피식각층에 대한 노광용 마스크(22) 패턴은 코너부에서의 광학적근사효과를 고려하여 꺾인 마스크 코너부위(R)에서 소정 부위 만큼 빛이 통과하는 부위의 노출부위가 증가하는 형태를 갖는다.
따라서, 상기 와 같은 패턴을 갖는 노광마스크(22)를 이용하여 노광시, 콘택홀 형성영역(23)의 일부가 노출되는 형태를 갖는 레이아웃이 된다.
따라서, OPC가 적용된 노광마스크로 피식각층에 대한 사진식각공정을 진행하면 도 2b에서와 같이, 콘택홀형성영역(23)에 인접한 활성영역(220)의 코너부(A2)는 식각마스크로 이용되는 포토레지스트에 대한 광학적근사(optical proximity)효과에 의하여 피식각층의 노출부위가 감소하여, 식각공정 후 피식각층의 잔류부위가 증가한다.
그러나, 처음부터 노광마스크 패턴이 소정 면적 만큼 감소된 형태로 광학적근사에 대한 보정이 이루어졌으므로 피식각층(220)의 전체적 잔류량이 증가하였지만 코너부에서의 콘택(23)과 피식각층이 만난는 면적이 감소하여 켈빈저항값이 OPC를 적용하지 않은 경우보다 상대적으로 증가한다.
따라서, OPC를 적용하진 않은 도 1b의 저항값과 OPC를 적용한 도 2b의 저항값을 비교하여 OPC효과에 대한 검증이 가능하다.
본 발명에 따른 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법은 피식각층에 대한 사진식각공정 등으로 패터닝한 패턴의 프로파일 등을 켈빈형 저항측정 패턴을 이용하여 OPC가 적용되지 않은 테스트패턴과 OPC가 적용된 테스트패턴을 비교하여 전기적 저항값의 차이를 비교하여 식각된 패턴의 프로파일의 개선정도를 전기적인 측정방법으로 용이하게 평가할 수 있는 장점이 있다.
Claims (4)
- 활성영역과 상기 활성영역의 일측에 연결된 제 1 배선과 타측에 연결된 제 2 배선이 형성되고 상기 활성영역상에 콘택영역이 정의된 반도체기판상에 제 1 피식각층을 형성하고, 광학적접근보정효과가 고려되지 않은 제 1 노광마스크를 사용하는 포토리쏘그래피로 상기 피식각층을 패터닝하여 제 1 켈빈형 저항측정패턴을 형성하며, 상기 제 1 켈빈형 저항측정패턴의 콘택저항값을 측정하는 제 1 단계와,활성영역과 상기 활성영역의 일측에 연결된 제 1 배선과 타측에 연결된 제 2 배선이 형성되고 상기 활성영역상에 콘택영역이 정의된 반도체기판상에 제 2 피식각층을 형성하고, 광학적접근보정효과를 고려한 제 2 노광마스크를 사용하는 포토리쏘그래피로 상기 피식각층을 패터닝하여 제 2 켈빈형 저항측정패턴을 형성하며, 상기 제 2 켈빈형 저항측정패턴의 콘택저항값을 측정하는 제 2 단계와,상기 제 1 단계와 제 2 단계의 콘택저항값을 비교하여 상기 피식각층에 대한 식각프로파일 개선정도를 전기적으로 평가하는 제 3 단계로 이루어진 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법.
- 청구항 1 에 있어서,상기 제 1 노광마스크 ??자로 구부러진 형태를 갖는 것이 특징인 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법.
- 청구항 1 에 있어서,상기 제 2 노광마스크는 상기 제 1 노광마스크와 동일한 형태를 갖고 다만 상기 제 2 노광마스크의 구부러진 부위의 내측이 상기 광학적접근보정효과를 고려하여 내측으로 소정부위만큼 만입된 것이 특징인 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법.
- 청구항 1 에 있어서,상기 제 3 단계는 상기 제 1 단계와 상기 제 2 단계에서의 상기 콘택영역과 상기 피식각층의 콘택저항을 측정하여 실시하는 것이 특징인 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000017716A KR20010094211A (ko) | 2000-04-04 | 2000-04-04 | 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000017716A KR20010094211A (ko) | 2000-04-04 | 2000-04-04 | 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010094211A true KR20010094211A (ko) | 2001-10-31 |
Family
ID=19661859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000017716A KR20010094211A (ko) | 2000-04-04 | 2000-04-04 | 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010094211A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456717A (zh) * | 2012-05-28 | 2013-12-18 | 上海华虹Nec电子有限公司 | 一种半导体器件有源区或多晶硅折角处电阻的测量结构及测量方法 |
-
2000
- 2000-04-04 KR KR1020000017716A patent/KR20010094211A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456717A (zh) * | 2012-05-28 | 2013-12-18 | 上海华虹Nec电子有限公司 | 一种半导体器件有源区或多晶硅折角处电阻的测量结构及测量方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7282422B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| JPH11317435A (ja) | 装置能力測定による近接効果測定方法及び装置 | |
| US7432605B2 (en) | Overlay mark, method for forming the same and application thereof | |
| US6350994B1 (en) | Structure of critical dimension bar | |
| JPH05259152A (ja) | 加工された基板上の整列を測定するための機器の正確さを特に分析するための計測学的構造を製造するための方法 | |
| KR20010094211A (ko) | 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법 | |
| US9535319B2 (en) | Reticle, system comprising a plurality of reticles and method for the formation thereof | |
| US5780316A (en) | Linewidth control apparatus and method | |
| US7294440B2 (en) | Method to selectively correct critical dimension errors in the semiconductor industry | |
| JP2008058961A (ja) | リソグラフィプロセスにおけるレジストの限界寸法の変動の修正 | |
| KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
| US20080076047A1 (en) | Method of forming image contour for predicting semiconductor device pattern | |
| KR960011469B1 (ko) | 감광막 두께 설정 방법 | |
| KR100261178B1 (ko) | 파인드타겟 감도향상방법 | |
| KR100232216B1 (ko) | 정렬도 측정용 오버레이 패턴을 이용한 커패시터의 제조방법 | |
| KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 | |
| JP2853471B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100780761B1 (ko) | 마스크 프로세스를 통한 위치 보정 제어 방법 | |
| KR100564579B1 (ko) | 레지스트 리플로우 측정 키 및 이를 이용한 반도체 소자의미세 패턴 형성 방법 | |
| KR100232236B1 (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| KR100223941B1 (ko) | 반도체 소자의 테스트용 트랜지스터의 주변 더미 게이트 제조방법 | |
| JP2003066588A (ja) | 半導体装置およびその製造方法ならびにレチクル | |
| KR19990073656A (ko) | 반도체 소자의 측정용 패턴 | |
| JPH04116948A (ja) | 絶縁層貫通孔の寸法測定法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |