JP3768932B2 - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP3768932B2 JP3768932B2 JP2002209611A JP2002209611A JP3768932B2 JP 3768932 B2 JP3768932 B2 JP 3768932B2 JP 2002209611 A JP2002209611 A JP 2002209611A JP 2002209611 A JP2002209611 A JP 2002209611A JP 3768932 B2 JP3768932 B2 JP 3768932B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- inspection
- film
- contact hole
- conductive portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子デバイスの製造方法に関し、特に電極および配線パターンを含む導電部とこれの側方に形成されるコンタクトプラグとの短絡発生の可能性の有無を検査するための技術に関する。
【０００２】
【従来の技術】
電子デバイスとしてのメモリ装置は、複数の電界効果トランジスタ（ＦＥＴ）が高い密度で基板上に実装された構成を有している。
この種の半導体装置では、基板上にソース領域およびドレイン領域が狭い間隔をあけて形成され、これら領域の間であって基板の表面上にゲート酸化膜を介してゲート電極が形成されている。そして、基板上におけるゲート電極が形成された部分からその周辺にかけての全領域は、絶縁膜で覆われている。
【０００３】
上記ソース領域およびドレイン領域には、絶縁膜の厚み方向に貫設されたコンタクトプラグによって絶縁膜の上に形成される配線と接続される。このコンタクトプラグは、隣り合うＦＥＴのゲート電極とゲート電極との間に開設されたコンタクト孔に低抵抗なタングステンが埋め込まれることにより、形成されている。ところで、このような半導体装置においては、高集積化の要望は止まることがなく、それに呼応するようゲート電極の幅およびピッチの縮小、コンタクトプラグの径の縮小などが進んできている。例えば、最近よく普及している２５６ＭＢタイプのＤＲＡＭなどでは、ゲート電極の幅が０．１８（μｍ）であるような微細構造を採用する必要がある。この微細構造を実現するための規格として、所謂、ゲート幅０．１８（μｍ）ルールが設けられている。
【０００４】
ゲート電極の幅が０．１８（μｍ）という微細なものになると、コンタクト孔は、レジスト膜が形成された絶縁膜に対して、エッチング処理することによって形成されることになる。
このような微細構造においては、通常、コンタクトプラグとゲート電極などとの間で短絡を生じ易いのであるが、これを防止するためにセルフアラインコンタクト構造が採用されている。セルフアラインコンタクト構造とは、シリコン窒化膜をエッチングストッパ層として用いるものであり、通常の方法でコンタクト孔を形成する場合に比べて、ゲート電極とコンタクト領域との重ねあわせマージンを確保し易く、結果として微細構造における短絡の発生を防止するものである。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記セルフアラインコンタクト構造を採用した場合にあっても、より一層の高密度化を実現しようとすると、コンタクトプラグとゲート電極との間における短絡発生という問題を生じることがある。これは、構造の微細化に伴う製造過程における各マスクの位置精度を確保することが困難になってきたことや、エッチングにおける時間などの条件を厳密に管理する必要が生じてきたことなどが原因であると考えられる。このようにコンタクトプラグと隣接するゲート電極とが不所望に短絡した場合には、ＦＥＴにおけるゲートとドレインあるいはゲートとソースとが常時接続状態となってしまい、その半導体装置は正常に動作しなくなってしまう。メモリ装置の場合においては、１のメモリセルにおいて短絡が発生した場合でも、装置全体が欠陥品となってしまう。
【０００６】
なお、このような不所望な短絡は、コンタクトプラグとゲート電極との間に限らず、コンタクトプラグと絶縁膜内に設けられた配線などとの間においても同様の問題を生じる。
以上のような問題に対して、現状では、拡散工程やその他の配線工程などを経た後の電気特性評価の段階において、初めて短絡検査を実施できるものである。つまり、コンタクトプラグとゲート電極などとの短絡の検出は、コンタクト孔を形成した直後に行うことができず、もし短絡が生じていてもその後の複数の工程を経た後でなければ検出を行うことができないので、その間の製造過程で投入される工数および材料などの面で多大なロスを生じることがあった。
【０００７】
また、仮に製造工程に異常が生じて上記のような短絡を生じている場合には、電気特性評価の段階での検査で短絡が発見された場合、コンタクト孔の形成工程から電気特性評価の段階に至るまでの製造過程中の全ての前駆体に短絡を生じている可能性が高くなり、その被害は甚大なものとなる。
本発明は、このような問題を解決するためになされたものであって、コンタクトプラグとこれに外縁が近接する導電部との短絡発生の可能性の有無を、コンタクト孔を形成した直後に検出することによって、電子デバイスを歩留まりよく製造することができる電子デバイスの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る電子デバイスの製造方法は、導電部が一方の主表面上に形成され、主表面上における導電部が形成された部分からその周辺にかけての領域が絶縁膜で覆われた基板に対して、導電部側方の絶縁膜にコンタクト孔を形成するステップと、コンタクト孔形成の後に、導電部を構成する材料に対して化学反応することで導電部を構成する材料を溶出する性質を有する材料を、コンタクト孔内に供給するステップと、導電部の供給材料による化学反応に基づく導電部を構成する材料の溶出の痕跡の有無を検査するステップとを有することを特徴とする。
【０００９】
この製造方法では、コンタクト孔内に導電部が露出している場合には、このコンタクト孔を用いて形成したコンタクトプラグと導電部との間に不所望の短絡を生じることになるが、上記製造方法によれば、コンタクト孔を開口した直後にこれらの間における短絡発生の可能性の有無を正確に検出することができる。よって、本発明の電子デバイスの製造方法では、コンタクト孔内に供給した材料と導電部を構成する材料との間における化学反応に基づく導電部を構成する材料の溶出の痕跡の有無を検査することにより、コンタクト孔内に導電部が露出しているか否かを正確に検査することができる。
【００１０】
なお、具体的な導電部としては、電極や配線パターンなどがあげられる。
また、上記製造方法では、コンタクト孔内に供給する材料が導電部の構成材料と選択的に化学反応して当該導電部を構成する材料を溶出する性質を有する材料であれば、供給した材料によって他の構成要素に対してダメージを与えることが無いので望ましい。
上記製造方法において、化学反応に基づく導電部を構成する材料の溶出の痕跡の有無を検査するステップでは、電子顕微鏡などを用いて絶縁膜を通して反応によって生じる空隙の有無を確認したり、供給するステップの後の供給材料中への導電部を構成する材料が混在しているか否かを確認したりすることで化学反応の痕跡の有無を検査することができる。
【００１１】
以上のように、本発明の製造方法では、コンタクト孔を開口した直後にコンタクトプラグと導電部との間における短絡発生の可能性の有無を検出できるので、電子デバイスを歩留まりよく製造することができる。
なお、上記コンタクト孔内に供給する材料は、導電部を構成する材料に対しては他の材料に対してよりも反応性が優れた材料である。
【００１２】
上記製造方法では、導電部を構成する材料がタングステンあるいはタングステン合金を含有し、且つ、供給材料が過酸化水素あるいはオゾンを含有する溶液であることが望ましい。
具体的には、基板が半導体特性を有する半導体基板であって、導電部が基板の主表面上に形成されたゲート電極であるような場合があげられる。
【００１３】
上記製造方法では、検査するステップにおいて、光学顕微鏡を用いて化学反応に基づくゲート電極を構成する材料の溶出の有無を検査できるように、大面積部をゲート電極中に形成しておくことが検査の容易性という面から望ましい。
また、検査用領域を基板上に形成しておき、この領域におけるコンタクト孔と導電部とを上記供給するステップおよび検査するステップの対象とすることが望ましい。この方法では、検査用領域を用いて短絡発生の可能性の有無を検査することができるので、コンタクト孔と導電部との短絡可能性を複数の水準により検査することができ、また、検査対象の電子デバイスの検査だけでなく、この製造工程の精度の検査についても行うことができる。
【００１４】
また、本発明に係る電子デバイスの製造方法は、コンタクト孔がセルフアラインコンタクト構造である場合に有効である。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置の製造方法について、図１〜図４を用いて説明する。本発明の実施の形態では、ＦＥＴとしての機能を有し、メモリなどの用途用のスイッチング素子としての機能を有する半導体装置を対象とするものであり、図１〜図４では、便宜上、一部領域を抜き出して示している。
【００１８】
図１（ａ）に示すように、表面にシリコン酸化膜（不図示）が形成されたシリコン基板１上には、膜厚１００（ｎｍ）のポリシリコン膜２、膜厚８０（ｎｍ）のタングステン膜３、膜厚２００（ｎｍ）のシリコン窒化膜４が順に積層されている。そして、シリコン窒化膜４の上には、フォトリソグラフィー法によりパターン形成されたレジスト膜１００が形成されている。各々のレジスト膜１００の幅は、形成しようとするゲート幅に対応して、約１３０（ｎｍ）に設定されている。そして、レジスト膜１００とレジスト膜１００との間隙は、例えば、１８０（ｎｍ）に設定されている。
【００１９】
このような状態のシリコン基板１に対し、ドライエッチングを行う。
図１（ｂ）には、ドライエッチング後、レジスト膜１００を除去した後のシリコン基板１を示している。
図１（ｂ）に示すように、エッチング後のシリコン基板１上には、パターン化されたポリシリコン膜２およびタングステン膜３およびシリコン窒化膜４により、ゲート電極（ポリメタル電極）８が形成される。
【００２０】
図１（ｂ）の状態から図１（ｃ）の状態までの間において、実際には、リンあるいは砒素（ｎ型不純物）をイオン注入し、シリコン基板１内における開口部分にソース領域あるいはドレイン領域を形成するが、本実施の形態では図示を省略する。
次に、ゲート電極８が形成されたシリコン基板１の面上に、ＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）膜５とストッパとしてのシリコン窒化（Ｓｉ3Ｎ4）膜６とを形成する。ＴＥＯＳ膜５の膜厚は、例えば２０（ｎｍ）程度であり、シリコン窒化膜６の膜厚は、例えば５０（ｎｍ）程度である。
【００２１】
ＴＥＯＳ膜５、シリコン窒化膜６を形成した後、その表面上にＢＰＳＧ（ボロン、リン添加ＳｉＯ2）膜７を積層し、その表面がＣＭＰ（ケミカルメカニカルポリッシュ）により平坦化されて、図１（ｄ）に示すような状態となる。このとき、ＢＰＳＧ膜７の膜厚みは、最も厚いところで７００（ｎｍ）程度である。
次に、セルフアライン（自己整合）コンタクト法を用いたコンタクト孔を、ＢＰＳＧ膜７の厚み方向に形成する。このコンタクト孔は、ＢＰＳＧ膜７の表面からシリコン基板１に到達し、且つ、ゲート電極８とゲート電極８との間を抜くように形成されるものである。コンタクト孔の形成方法について、図２を用いて説明する。
【００２２】
図２（ａ）に示すように、ＢＰＳＧ膜７の上には、フォトリソ用のマスクを用いて、一辺が約２００（ｎｍ）の矩形状開口部１１０ａが形成されたコンタクト孔用のレジスト膜１１０が積層されている。この形成には、フォトリソグラフィー法が用いられる。
次に、図２（ｂ）に示すように、ＢＰＳＧ膜７の上記開口部１１０ａに対応する部分は、ドライエッチングによって、膜の厚み方向にエッチングされ、ストッパとしてのシリコン窒化膜６まで開口される。
【００２３】
図２（ｂ）に示すようにシリコン窒化膜６が露出するまでドライエッチングを行った後、エッチングガスをＣＨＦ3（または、ＣＨ2Ｆ2）に切り替え、シリコン窒化膜６およびＴＥＯＳ膜５のエッチングを行う。このように、セルフアライン法を用いてコンタクト孔７ａを形成した場合には、多少の位置ずれが生じてもゲート電極８と接触することなくコンタクト孔７ａを形成することができる。
【００２４】
このとき、正常にエッチングが完了した場合には、図２（ｃ）に示すように、コンタクト孔７ａ内部には、タングステン膜３が露出することがない。
これに対して、ドライエッチングにおける条件異常を生じた場合、例えば、シリコン窒化膜６に対するエッチング材料の選択性が低い場合、あるいは、レジスト膜１１０の形成段階で許容限度を越える位置ずれを生じている場合には、図２（ｄ）に示すように、コンタクト孔７ｂの内面にタングステン膜３の一部が露出（露出部３ａ）する場合がある。このようにコンタクト孔７ｂの内面に露出部３ａが存在する場合には、後工程でコンタクト孔７ｂにタングステンを埋め込んでコンタクトプラグを形成すると、コンタクトプラグとゲート電極８との間で短絡不良を生じることになる。
【００２５】
従来では、このような短絡不良は、半導体装置の製造過程における電気特性評価の段階で検出していたために、短絡不良が発生したときにコンタクト孔形成工程から電気特性評価工程までの間の製造過程に投入される工数および材料などの面で多大なロスを生じることがあった。
これに対して、本実施の形態では、図２に示すコンタクト孔７ａ、７ｂを形成した直後に、この内面にタングステン膜３が露出しているか否かを検査することにより、製造の最終段階におけるコンタクトプラグとゲート電極８との間での短絡発生の可能性の有無を検査する。この検査方法について、図３および図４を用いて説明する。
【００２６】
図３（ａ）に示すように、上記図２（ｃ）の状態の半導体装置前駆体１０を容器２００内の検査用溶液２１０に浸漬する。検査用溶液２１０の成分は、タングステンに対して選択的に化学反応する性質を有するものであり、且つシリコン基板１上の他の物質に対して化学反応を生じない性質のものであればよく、例えば次のようなものを使用することができる。溶液２１０には、塩酸（３０体積％）：過酸化水素水（３０体積％）：純水＝１：１：５の混合液を用いることができる。
【００２７】
そして、浸漬条件は、溶液温度が７５（℃）、浸漬時間が１０（ｍｉｎ．）程度である。この条件下におけるタングステンとＢＰＳＧ膜７あるいはシリコン窒化膜６とのエッチング選択比は、１００００以上であり、タングステンが容易に溶け出すのに対して、ＢＰＳＧ膜７あるいはシリコン窒化膜６が溶け出すことはほとんどない。上記浸漬条件下におけるタングステンの溶出速度は、１００（ｎｍ／ｍｉｎ．）以上である。
【００２８】
浸漬後の半導体装置前駆体１０を容器２００から取り出し、水洗、乾燥を施した後、タングステン膜３の状態（化学反応の痕跡の有無）を検査する。図３（ｂ）に示すようなタングステン膜３の露出のない半導体装置前駆体１０の場合には、検査用溶液２１０とタングステン膜３とが接触することは無く、化学反応を生じることがないので、反応の痕跡が検出されることが無い。つまり、検査用溶液２１０に浸漬する前後において、半導体装置前駆体１０は、その状態に変化を生じない。この場合のＡ−Ａ断面を図４（ａ）に示す。
【００２９】
図４（ａ）に示すように、コンタクト孔７ａ内へのタングステン膜３の露出がないので、検査用溶液２１０をコンタクト孔７ａ内へ供給した場合にも、タングステン膜３が溶出することがない。
これに対して、上記図２（ｄ）のようにコンタクト孔７ｂ内にタングステン膜３の露出部３ａが存在する場合には、コンタクト孔７ａ内への検査用溶液２１０の供給により、露出部３ａのタングステンと過酸化水素水との間で化学反応を生じ、タングステン膜３の構成材料であるタングステンが検査用溶液２１０中に溶出する。
【００３０】
図３（ｃ）に示すように、タングステンが溶出したタングステン膜３には、その痕跡としての溶出部３ｂが発生する。つまり、タングステン膜３の露出部３ａが検査用溶液２１０中の過酸化水素水と反応し、露出部３ａから侵食されることにより、化学反応の痕跡としての溶出部３ｂが生じる。このときのＢ−Ｂ断面を示したのが、図４（ｂ）である。
【００３１】
図４（ｂ）に示すように、図面向かって左側のタングステン膜３の一部には、タングステンが溶出して形成された溶出部３ｂが存在する。この溶出部３ｂの有無については、図４（ｂ）のような断面サンプルを作製して確認するまでもなく、ウェハーレベルで観察可能な走査型電子顕微鏡を用いて、ＢＰＳＧ膜７を通して確認することが可能である。これは、ＢＰＳＧ膜７の厚みが厚いところでも７００（ｎｍ）と非常に薄いために、ＢＰＳＧ膜７を通しても溶出部３ｂの有無の確認が実施できるものである。
【００３２】
この時点で上記図３（ｃ）および図４（ｂ）のように溶出の発生が確認できた半導体装置前駆体２０については、不良品であると判定され、製造ラインからリジェクトされることになる。
このように本実施の形態にかかる製造方法では、コンタクト孔７ａ、７ｂを形成した直後に、コンタクトプラグとゲート電極８との短絡発生の可能性の有無を検査することができるので、従来のように短絡発生の可能性が有る半導体装置前駆体２０について、コンタクト孔形成工程より後の工程を継続することをなくすことができる。
【００３３】
従って、本実施の形態に係る半導体装置の製造方法では、投入工数および材料などの面におけるロスを抑制することができる。
また、本実施の形態の製造方法では、コンタクト孔７ａ、７ｂを形成した直後に短絡発生の可能性の有無を検査できるので、工程中の製造設備あるいは条件などに異常を生じている場合にも、被害を最小限に食い止めることができる。
【００３４】
つまり、この製造方法では、コンタクト孔を形成した後すぐに不良品を検出することができるので、従来のようにコンタクト孔形成工程から電気特性評価工程にかけて不良品の山を築かなくても済む。
さらに、上記のように、露出部３ａがない正常な半導体装置前駆体１０では、タングステン膜３に溶出部３ｂを生じることが無く、化学反応の痕跡（溶出部３ｂ）の有無の検査についても、電子顕微鏡によりＢＰＳＧ膜７を通して行うので、溶出を生じていない良品にダメージを与えることが無い。つまり、タングステンの溶出の無い半導体装置前駆体１０については、何らダメージを受けることなく次工程へと送られる。
【００３５】
なお、半導体装置前駆体１０、２０を浸漬する検査用溶液２１０は、上記では過酸化水素水と塩酸と純水の混合液としたが、これに限定を受けるものではない。つまり、タングステンに対して選択的に化学反応する性質を有し、且つ他の構成材料に対して化学反応しない性質を有するものであればよく、例えば、過酸化水素水、過酸化水素水と硫酸との混合液、アンモニア水と過酸化水素水との混合液、あるいはオゾン水などを用いることもできる。対象となる電極材料がタングステン以外の場合にも、選択性を考慮して検査用溶液を決定することができる。
【００３６】
また、上記実施の形態では、短絡検査の可能性の検査対象をコンタクトプラグとゲート電極との間としたが、検査対象は、これに限定されるものではない。例えば、多層構造を有する半導体装置を製造する場合には、ＢＰＳＧ膜７中に配線層が形成されるが、コンタクトプラグとこの配線層との間における短絡発生の可能性についても上記方法と同様に検査を行うことが可能である。
【００３７】
さらに、本実施の形態では、ＦＥＴ領域を有する半導体装置の製造を対象としているが、上記製造方法は、絶縁膜で覆われた導電部が基板上に形成され、この導電部の外縁に近接する位置にコンタクト孔を設けるような工程を有する電子デバイスの製造方法に適用することができる。
（実施の形態２）
上記実施の形態１では、半導体装置前駆体１０、２０における実際の回路部分を用いて検査を行ったが、本実施の形態では、予めシリコン基板１上に検査用領域を設けておき、この検査用領域を検査することにより、短絡発生の可能性の有無を検出できる半導体装置の製造方法について、説明する。
【００３８】
先ず、図５に示すように、薄い円盤状のシリコン基板１上には、複数の回路領域３０が互いに間隙をおいて形成される。この回路領域３０と回路領域３０との間の間隙は、スクライブ領域と呼ばれるものであって、製造における最終段階で各回路領域３０を切り分けるための、所謂、切代である。
図５の拡大部に示すように、本実施の形態では、このスクライブ領域に検査用領域３１、３２、３３が並べて設けられている。これらの検査用領域３１、３２、３３の各々には、上記実施の形態１と同様に、シリコン酸化膜、タングステン膜を含むゲート電極、ＴＥＯＳ膜、シリコン窒化膜、ＢＰＳＧ膜などが形成されている。
【００３９】
また、検査用領域３１、３２，３３の各々におけるＢＰＳＧ膜上には、上記図２（ａ）と同様に、開口部１１０ａを有するレジスト膜が形成されているが、この開口部１１０ａの形成には、回路領域３０におけるレジスト膜の開口部を形成するのに用いるのと同一のマスクが用いられる。つまり、回路領域３０と検査用領域３１、３２、３３とでは、開口部１１０ａの位置精度が同一となる。
【００４０】
各検査用領域３１、３２、３３の特徴について、図６を用いて説明する。図６（ａ）〜（ｃ）の各々は、ＢＰＳＧ膜７上に開口部１１０ａを有するレジスト膜１１０を形成したところを示す平面図である。
先ず、図６（ａ）に示すパターンの検査用領域３１は、タングステン膜３の幅が上記と同様に１８０（ｎｍ）であり、隣り合うタングステン膜３とタングステン膜３との間の間隙が１８０（ｎｍ）である。
【００４１】
また、レジスト膜の開口部１１０ａの寸法は、図面上の縦方向がＷ２（例えば、２００ｎｍ）、横方向がＬ２（例えば、２００ｎｍ）である。
タングステン膜３と開口部１１０ａとのセンター間の距離、つまり設計上のタングステン膜３とコンタクト孔とのピッチは、Ｐ１（例えば、１８０ｎｍ）に設定されている。
【００４２】
次に、図６（ｂ）に示すパターンの検査用領域３２は、タングステン膜３とレジスト膜の開口部１１０ａとの設計上のピッチが、上記Ｐ１より少し小さいＰ２（例えば、１５０ｎｍ）に設定されている。
図６（ｃ）に示すパターンの検査用領域３３は、タングステン膜３と開口部１１０ａとの設計上のピッチが、Ｐ１およびＰ２よりも小さいＰ３（例えば、１２０ｎｍ）に設定されている。
【００４３】
上記図６（ｂ）、（ｃ）に示すパターンでは、タングステン膜３と開口部１１０ａとのピッチ以外は上記図６（ａ）と同一である。
本実施の形態に係る製造方法では、上述のように、上記３つの検査用領域３１、３２、３３を１セットとして予めシリコン基板１上に作りこんでおき、上記図３の方法を用いて短絡発生の可能性の有無を検査する。この検査では、３つの検査用領域３１、３２、３３を用いて対象の半導体装置前駆体だけでなく、その製造工程の異常発生の有無を検出することもできる。例えば、最も厳しいピッチＰ３を有する検査用領域３３で開口したコンタクト孔でタングステンの溶出が検出され、且つ、他の検査用領域３１、３２では溶出の痕跡が検出されなかった場合には、検査対象の半導体装置前駆体そのものに異常はないが、製造工程で何らかのトラブル（例えば、位置決め精度の低下）の前兆があるというように判断される。そして、上記図６（ｂ）に示すパターンの検査用領域３２におけるコンタクト孔でタングステンの溶出の痕跡が検出された場合には、上述と同様に、検査対象の半導体装置前駆体自体に問題は無いものの、製造工程における異常発生の状態が深刻であると判断される。そして、上記図６（ａ）に示すパターンの検査用領域３１において、タングステンの溶出の痕跡が検出された場合には、製造工程を停止しなければならないほど深刻であり、且つ、検査対象の半導体装置前駆体を不良品であると判定する。
【００４４】
これらの判定基準については、予め実験などにより求めておけばよい。
以上のように、本実施の形態に係る半導体装置の製造方法では、検査対象の半導体装置前駆体の短絡発生の可能性の有無が検出できるとともに、製造工程中のトラブル発生の前兆をも検出することができるので、製造工程中におけるロス（投入工数および材料のロス）を最小限に抑えた歩留まりの高い半導体装置の製造が実現できる。
【００４５】
なお、本実施の形態では、半導体装置前駆体に３つの検査用領域３１、３２、３３を形成したが、形成する検査用領域の数（検査水準数）は、これに限定されるものではない。例えば、細かく検査したい場合には、開口部１１０ａとタングステン膜３とのピッチＰを細かく設定して、数多くの検査用領域をスクライブ領域に形成すればよい。あるいは、逆に、１つあるいは２つの検査用領域を形成してもよい。
【００４６】
なお、上記実施の形態１と同様に、検査用溶液２１０には、タングステンに対して選択的に化学反応する性質を有し、且つ他の構成材料に対して化学反応しない性質を有するものを用いることができる。
また、上記製造方法は、絶縁膜で覆われた導電部が基板上に形成され、この導電部の外縁に近接する位置にコンタクト孔を設けるような工程を有する電子デバイスの製造方法に適用することができる。また、検査対象は、上記実施の形態１と同様に、コンタクトプラグと配線層などとの間であってもよい。
【００４７】
また、検査用領域を形成する場所は、上記スクライブ領域に限定されるものではなく、シリコン基板１上の空いている領域であればよい。
（実施の形態３）
実施の形態３に係る半導体装置の製造方法について、図７を用いて説明する。図７は、シリコン基板１上に形成する検査用領域４１、４２、４３を示す平面図（一部断面図）である。これらの検査用領域４１、４２、４３の形成には、上記実施の形態２と同様に、スクライブ領域などの空いた領域を用いる。
【００４８】
図７（ａ）〜（ｃ）に示す３つの検査用領域４１、４２、４３は、上記検査用領域３１、３２、３３と同様に、回路領域３０の形成に用いるマスクを用い、且つ３つの領域を１セットとして形成するものである。以下では、各々の検査用領域４１、４２、４３の特徴について、説明する。
先ず、図７（ａ）〜（ｃ）の相違点は、隣り合うタングステン膜３とタングステン膜３との間のピッチＰ４、Ｐ６、Ｐ７が異なる点である。これに伴って、各検査用領域４１、４２、４３では、タングステン膜３と開口部１１０ａとのピッチＰ５，Ｐ７，Ｐ９もそれぞれに異なる。
【００４９】
ここでは、具体的に、Ｐ４＝３６０（ｎｍ）、Ｐ６＝３３０（ｎｍ）、Ｐ８＝３００（ｎｍ）に設定し、これにより、Ｐ５＝１８０（ｎｍ）、Ｐ７＝１６５（ｎｍ）、Ｐ９＝１５０（ｎｍ）に設定される。
なお、タングステン膜３の幅Ｗ３および開口部１１０ａの寸法Ｗ２、Ｌ２については、上記図６と同一に設定されている。
【００５０】
以上のような３つの検査用領域４１、４２、４３が形成された半導体装置前駆体を用いた検査では、上記実施の形態２の検査用パターンを用いた方法よりもセルフアラインコンタクト構造を有する電子デバイスの製造方法における短絡発生の可能性の有無を検査するのに適している。これは、次のような理由によるものである。
【００５１】
つまり、セルフアラインコンタクト構造のコンタクトプラグを形成する場合には、セルフアラインコンタクト構造を有しない場合に比べて、コンタクトプラグとこれの外縁に近接する導電部との短絡発生が、導電部と導電部との間隙の大きさ（ピッチ）に大きく影響を受ける。本実施の形態に係る半導体装置の製造方法では、セルフアラインコンタクト構造のこのような特性を利用して、高い精度でこの間における短絡発生の可能性の有無を検査するものである。
【００５２】
また、本実施の形態に係る半導体装置の製造方法においても、３つの検査用領域を設けているので、対象となる半導体装置の短絡の検査だけでなく、製造工程のトラブル発生の前兆を高い精度で検出することが可能である。
従って、本実施の形態に係る半導体装置の製造方法では、コンタクト孔を形成した直後にコンタクトプラグとゲート電極あるいは配線層などの導電部との短絡発生の可能性の有無を検査することができるので、高い効率で半導体装置の製造を行うことができ、高い歩留まりを維持することができる。
【００５３】
なお、本実施の形態においても、３水準のパターンの検査用領域を形成したが、形成するパターン数（水準の数）は、これに限定されるものではない。
また、本実施の形態でも、検査対象を上記図７のようなコンタクトプラグとゲート電極８のタングステン膜３との間に限定するものではなく、コンタクトプラグと配線層などの間であってもよい。
（実施の形態４）
上記実施の形態２、３では、半導体装置前駆体を検査用溶液２１０に浸漬の後、幅１８０（ｎｍ）のタングステン膜３の溶出部３ｂについて電子顕微鏡を用いて検査を行ったが、本実施の形態の製造方法では、光学顕微鏡を用いて低倍率で検査が可能な方法について、図８を用いて説明する。
【００５４】
図８に示すように、本実施の形態に係る製造方法では、検査用領域５１中におけるタングステン膜３に大面積部３ｃを形成しておく。この大面積部３ｃの寸法は、例えば、Ｗ４＝３０（μｍ）、Ｌ４＝２０（μｍ）に設定されている。
このような大面積部３ｃを有するタングステン膜３を含む検査用領域を予めシリコン基板１上のスクライブ領域などに形成しておき、上記図３のように短絡発生の可能性の有無について検査を行う。
【００５５】
仮に、コンタクト孔７ｂの内壁にタングステン膜３の一部が露出していた場合には、上述のように検査用溶液２１０中への浸漬によってタングステンが溶出する。この溶出部３ｂは、浸漬時間の経過とともに大面積部３ｃへと進行、拡大する。
大面積部３ｃにまで侵食が進行した溶出部３ｂを検出するのは、上述のように電子顕微鏡を用いて高倍率で実施する必要が無く、光学顕微鏡を用いて低倍率（例えば、５０〜１００倍程度）で容易に可能となる。
【００５６】
従って、本実施の形態のように、検査用領域５１にタングステン膜３の大面積部３ｃを設けておけば、検査段階における検査のし易さという点から有効である。
なお、本実施の形態における大面積部３ｃの形成は、上記実施の形態２、３に組み合わせることでより効果的な検査方法とすることができる。
（その他の事項）
上記実施の形態１〜４は、本発明に係る半導体装置の製造方法および半導体装置の一例を示すものであって、本質的な部分であるコンタクト孔７ａ、７ｂへのタングステン膜３の露出を検査するという部分以外については、何ら限定を受けるものではない。例えば、シリコン基板１上に形成されたソース電極とドレイン電極との間にコンタクトプラグを形成するような場合にも上記技術を適用すれば、コンタクトプラグとこれらの電極との間における短絡発生の可能性の有無を確実に検出することができる。
【００５７】
また、検査用溶液２１０は、上記実施の形態で用いた過酸化水素水と塩酸との混合液の他に、例えば、硫酸（９８体積％）：過酸化水素水（３０体積％）＝５：１の混合液や、アンモニア水（３０体積％）：過酸化水素水（３０体積％）：純水＝１：１：５の混合液などを用いることもできる。
さらに、上記実施の形態１〜４では、半導体装置の製造方法を一例に説明したが、本発明の製造方法が対象とするのは、絶縁膜で覆われた導電部が基板上に形成され、この導電部の外縁に近接する位置にコンタクト孔を設けるような工程を有する電子デバイスの全てである。
【００５８】
【発明の効果】
以上説明してきたように、本発明に係る電子デバイスの製造方法は、導電部が一方の主表面上に形成され、主表面上における導電部が形成された部分からその周辺にかけての領域が絶縁膜で覆われた基板に対して、導電部側方の絶縁膜にコンタクト孔を形成するステップと、コンタクト孔形成の後に、導電部を構成する材料に対して化学反応することで導電部を構成する材料を溶出する性質を有する材料を、コンタクト孔内に供給するステップと、導電部の供給材料による化学反応に基づく導電部を構成する材料の溶出の痕跡の有無を検査するステップとを有することを特徴とする。
【００５９】
この製造方法では、導電部を構成する材料に対して選択的に化学反応して当該導電部を構成する材料を溶出する性質を有する材料をコンタクト孔内に供給し、これらの間における化学反応に基づく導電部を構成する材料の溶出の痕跡の有無を検査することにより、コンタクト孔内に導電部が露出しているか否かを正確に検査することができる。
従って、本発明の製造方法では、コンタクト孔を開口した直後にコンタクトプラグと導電部との間における短絡発生の可能性の有無を検出できるので、高い歩留まりで電子デバイスを製造することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の製造工程を示す工程図である。
【図２】コンタクト孔の形成工程を示す工程図である。
【図３】コンタクト孔内へのタングステン膜の露出の有無を検出する工程を示す工程図である。
【図４】検査用溶液に浸漬後におけるタングステン膜の状態を示す平面図である。
【図５】シリコン基板上における検査用領域を示す平面図である。
【図６】第２の実施の形態に係る製造方法で用いる検査用領域の形態を示す平面図（一部断面図）である。
【図７】第３の実施の形態に係る製造方法で用いる検査用領域の形態を示す平面図（一部断面図）である。
【図８】第４の実施の形態に係る製造方法で用いる検査用領域の形態を示す平面図（一部断面図）である。
【符号の説明】
１．シリコン基板
２．ポリシリコン膜
３．タングステン膜
３ａ．大面積部
４．シリコン窒化膜
５．ＴＥＯＳ膜
６．シリコン窒化膜
７．ＢＰＳＧ膜
３１、３２、３３．検査用領域
１１０．レジスト膜
１１０ａ．開口部
２１０．検査用溶液
【発明の属する技術分野】
本発明は、電子デバイスの製造方法に関し、特に電極および配線パターンを含む導電部とこれの側方に形成されるコンタクトプラグとの短絡発生の可能性の有無を検査するための技術に関する。
【０００２】
【従来の技術】
電子デバイスとしてのメモリ装置は、複数の電界効果トランジスタ（ＦＥＴ）が高い密度で基板上に実装された構成を有している。
この種の半導体装置では、基板上にソース領域およびドレイン領域が狭い間隔をあけて形成され、これら領域の間であって基板の表面上にゲート酸化膜を介してゲート電極が形成されている。そして、基板上におけるゲート電極が形成された部分からその周辺にかけての全領域は、絶縁膜で覆われている。
【０００３】
上記ソース領域およびドレイン領域には、絶縁膜の厚み方向に貫設されたコンタクトプラグによって絶縁膜の上に形成される配線と接続される。このコンタクトプラグは、隣り合うＦＥＴのゲート電極とゲート電極との間に開設されたコンタクト孔に低抵抗なタングステンが埋め込まれることにより、形成されている。ところで、このような半導体装置においては、高集積化の要望は止まることがなく、それに呼応するようゲート電極の幅およびピッチの縮小、コンタクトプラグの径の縮小などが進んできている。例えば、最近よく普及している２５６ＭＢタイプのＤＲＡＭなどでは、ゲート電極の幅が０．１８（μｍ）であるような微細構造を採用する必要がある。この微細構造を実現するための規格として、所謂、ゲート幅０．１８（μｍ）ルールが設けられている。
【０００４】
ゲート電極の幅が０．１８（μｍ）という微細なものになると、コンタクト孔は、レジスト膜が形成された絶縁膜に対して、エッチング処理することによって形成されることになる。
このような微細構造においては、通常、コンタクトプラグとゲート電極などとの間で短絡を生じ易いのであるが、これを防止するためにセルフアラインコンタクト構造が採用されている。セルフアラインコンタクト構造とは、シリコン窒化膜をエッチングストッパ層として用いるものであり、通常の方法でコンタクト孔を形成する場合に比べて、ゲート電極とコンタクト領域との重ねあわせマージンを確保し易く、結果として微細構造における短絡の発生を防止するものである。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記セルフアラインコンタクト構造を採用した場合にあっても、より一層の高密度化を実現しようとすると、コンタクトプラグとゲート電極との間における短絡発生という問題を生じることがある。これは、構造の微細化に伴う製造過程における各マスクの位置精度を確保することが困難になってきたことや、エッチングにおける時間などの条件を厳密に管理する必要が生じてきたことなどが原因であると考えられる。このようにコンタクトプラグと隣接するゲート電極とが不所望に短絡した場合には、ＦＥＴにおけるゲートとドレインあるいはゲートとソースとが常時接続状態となってしまい、その半導体装置は正常に動作しなくなってしまう。メモリ装置の場合においては、１のメモリセルにおいて短絡が発生した場合でも、装置全体が欠陥品となってしまう。
【０００６】
なお、このような不所望な短絡は、コンタクトプラグとゲート電極との間に限らず、コンタクトプラグと絶縁膜内に設けられた配線などとの間においても同様の問題を生じる。
以上のような問題に対して、現状では、拡散工程やその他の配線工程などを経た後の電気特性評価の段階において、初めて短絡検査を実施できるものである。つまり、コンタクトプラグとゲート電極などとの短絡の検出は、コンタクト孔を形成した直後に行うことができず、もし短絡が生じていてもその後の複数の工程を経た後でなければ検出を行うことができないので、その間の製造過程で投入される工数および材料などの面で多大なロスを生じることがあった。
【０００７】
また、仮に製造工程に異常が生じて上記のような短絡を生じている場合には、電気特性評価の段階での検査で短絡が発見された場合、コンタクト孔の形成工程から電気特性評価の段階に至るまでの製造過程中の全ての前駆体に短絡を生じている可能性が高くなり、その被害は甚大なものとなる。
本発明は、このような問題を解決するためになされたものであって、コンタクトプラグとこれに外縁が近接する導電部との短絡発生の可能性の有無を、コンタクト孔を形成した直後に検出することによって、電子デバイスを歩留まりよく製造することができる電子デバイスの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る電子デバイスの製造方法は、導電部が一方の主表面上に形成され、主表面上における導電部が形成された部分からその周辺にかけての領域が絶縁膜で覆われた基板に対して、導電部側方の絶縁膜にコンタクト孔を形成するステップと、コンタクト孔形成の後に、導電部を構成する材料に対して化学反応することで導電部を構成する材料を溶出する性質を有する材料を、コンタクト孔内に供給するステップと、導電部の供給材料による化学反応に基づく導電部を構成する材料の溶出の痕跡の有無を検査するステップとを有することを特徴とする。
【０００９】
この製造方法では、コンタクト孔内に導電部が露出している場合には、このコンタクト孔を用いて形成したコンタクトプラグと導電部との間に不所望の短絡を生じることになるが、上記製造方法によれば、コンタクト孔を開口した直後にこれらの間における短絡発生の可能性の有無を正確に検出することができる。よって、本発明の電子デバイスの製造方法では、コンタクト孔内に供給した材料と導電部を構成する材料との間における化学反応に基づく導電部を構成する材料の溶出の痕跡の有無を検査することにより、コンタクト孔内に導電部が露出しているか否かを正確に検査することができる。
【００１０】
なお、具体的な導電部としては、電極や配線パターンなどがあげられる。
また、上記製造方法では、コンタクト孔内に供給する材料が導電部の構成材料と選択的に化学反応して当該導電部を構成する材料を溶出する性質を有する材料であれば、供給した材料によって他の構成要素に対してダメージを与えることが無いので望ましい。
上記製造方法において、化学反応に基づく導電部を構成する材料の溶出の痕跡の有無を検査するステップでは、電子顕微鏡などを用いて絶縁膜を通して反応によって生じる空隙の有無を確認したり、供給するステップの後の供給材料中への導電部を構成する材料が混在しているか否かを確認したりすることで化学反応の痕跡の有無を検査することができる。
【００１１】
以上のように、本発明の製造方法では、コンタクト孔を開口した直後にコンタクトプラグと導電部との間における短絡発生の可能性の有無を検出できるので、電子デバイスを歩留まりよく製造することができる。
なお、上記コンタクト孔内に供給する材料は、導電部を構成する材料に対しては他の材料に対してよりも反応性が優れた材料である。
【００１２】
上記製造方法では、導電部を構成する材料がタングステンあるいはタングステン合金を含有し、且つ、供給材料が過酸化水素あるいはオゾンを含有する溶液であることが望ましい。
具体的には、基板が半導体特性を有する半導体基板であって、導電部が基板の主表面上に形成されたゲート電極であるような場合があげられる。
【００１３】
上記製造方法では、検査するステップにおいて、光学顕微鏡を用いて化学反応に基づくゲート電極を構成する材料の溶出の有無を検査できるように、大面積部をゲート電極中に形成しておくことが検査の容易性という面から望ましい。
また、検査用領域を基板上に形成しておき、この領域におけるコンタクト孔と導電部とを上記供給するステップおよび検査するステップの対象とすることが望ましい。この方法では、検査用領域を用いて短絡発生の可能性の有無を検査することができるので、コンタクト孔と導電部との短絡可能性を複数の水準により検査することができ、また、検査対象の電子デバイスの検査だけでなく、この製造工程の精度の検査についても行うことができる。
【００１４】
また、本発明に係る電子デバイスの製造方法は、コンタクト孔がセルフアラインコンタクト構造である場合に有効である。
【００１７】
【発明の実施の形態】
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置の製造方法について、図１〜図４を用いて説明する。本発明の実施の形態では、ＦＥＴとしての機能を有し、メモリなどの用途用のスイッチング素子としての機能を有する半導体装置を対象とするものであり、図１〜図４では、便宜上、一部領域を抜き出して示している。
【００１８】
図１（ａ）に示すように、表面にシリコン酸化膜（不図示）が形成されたシリコン基板１上には、膜厚１００（ｎｍ）のポリシリコン膜２、膜厚８０（ｎｍ）のタングステン膜３、膜厚２００（ｎｍ）のシリコン窒化膜４が順に積層されている。そして、シリコン窒化膜４の上には、フォトリソグラフィー法によりパターン形成されたレジスト膜１００が形成されている。各々のレジスト膜１００の幅は、形成しようとするゲート幅に対応して、約１３０（ｎｍ）に設定されている。そして、レジスト膜１００とレジスト膜１００との間隙は、例えば、１８０（ｎｍ）に設定されている。
【００１９】
このような状態のシリコン基板１に対し、ドライエッチングを行う。
図１（ｂ）には、ドライエッチング後、レジスト膜１００を除去した後のシリコン基板１を示している。
図１（ｂ）に示すように、エッチング後のシリコン基板１上には、パターン化されたポリシリコン膜２およびタングステン膜３およびシリコン窒化膜４により、ゲート電極（ポリメタル電極）８が形成される。
【００２０】
図１（ｂ）の状態から図１（ｃ）の状態までの間において、実際には、リンあるいは砒素（ｎ型不純物）をイオン注入し、シリコン基板１内における開口部分にソース領域あるいはドレイン領域を形成するが、本実施の形態では図示を省略する。
次に、ゲート電極８が形成されたシリコン基板１の面上に、ＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）膜５とストッパとしてのシリコン窒化（Ｓｉ3Ｎ4）膜６とを形成する。ＴＥＯＳ膜５の膜厚は、例えば２０（ｎｍ）程度であり、シリコン窒化膜６の膜厚は、例えば５０（ｎｍ）程度である。
【００２１】
ＴＥＯＳ膜５、シリコン窒化膜６を形成した後、その表面上にＢＰＳＧ（ボロン、リン添加ＳｉＯ2）膜７を積層し、その表面がＣＭＰ（ケミカルメカニカルポリッシュ）により平坦化されて、図１（ｄ）に示すような状態となる。このとき、ＢＰＳＧ膜７の膜厚みは、最も厚いところで７００（ｎｍ）程度である。
次に、セルフアライン（自己整合）コンタクト法を用いたコンタクト孔を、ＢＰＳＧ膜７の厚み方向に形成する。このコンタクト孔は、ＢＰＳＧ膜７の表面からシリコン基板１に到達し、且つ、ゲート電極８とゲート電極８との間を抜くように形成されるものである。コンタクト孔の形成方法について、図２を用いて説明する。
【００２２】
図２（ａ）に示すように、ＢＰＳＧ膜７の上には、フォトリソ用のマスクを用いて、一辺が約２００（ｎｍ）の矩形状開口部１１０ａが形成されたコンタクト孔用のレジスト膜１１０が積層されている。この形成には、フォトリソグラフィー法が用いられる。
次に、図２（ｂ）に示すように、ＢＰＳＧ膜７の上記開口部１１０ａに対応する部分は、ドライエッチングによって、膜の厚み方向にエッチングされ、ストッパとしてのシリコン窒化膜６まで開口される。
【００２３】
図２（ｂ）に示すようにシリコン窒化膜６が露出するまでドライエッチングを行った後、エッチングガスをＣＨＦ3（または、ＣＨ2Ｆ2）に切り替え、シリコン窒化膜６およびＴＥＯＳ膜５のエッチングを行う。このように、セルフアライン法を用いてコンタクト孔７ａを形成した場合には、多少の位置ずれが生じてもゲート電極８と接触することなくコンタクト孔７ａを形成することができる。
【００２４】
このとき、正常にエッチングが完了した場合には、図２（ｃ）に示すように、コンタクト孔７ａ内部には、タングステン膜３が露出することがない。
これに対して、ドライエッチングにおける条件異常を生じた場合、例えば、シリコン窒化膜６に対するエッチング材料の選択性が低い場合、あるいは、レジスト膜１１０の形成段階で許容限度を越える位置ずれを生じている場合には、図２（ｄ）に示すように、コンタクト孔７ｂの内面にタングステン膜３の一部が露出（露出部３ａ）する場合がある。このようにコンタクト孔７ｂの内面に露出部３ａが存在する場合には、後工程でコンタクト孔７ｂにタングステンを埋め込んでコンタクトプラグを形成すると、コンタクトプラグとゲート電極８との間で短絡不良を生じることになる。
【００２５】
従来では、このような短絡不良は、半導体装置の製造過程における電気特性評価の段階で検出していたために、短絡不良が発生したときにコンタクト孔形成工程から電気特性評価工程までの間の製造過程に投入される工数および材料などの面で多大なロスを生じることがあった。
これに対して、本実施の形態では、図２に示すコンタクト孔７ａ、７ｂを形成した直後に、この内面にタングステン膜３が露出しているか否かを検査することにより、製造の最終段階におけるコンタクトプラグとゲート電極８との間での短絡発生の可能性の有無を検査する。この検査方法について、図３および図４を用いて説明する。
【００２６】
図３（ａ）に示すように、上記図２（ｃ）の状態の半導体装置前駆体１０を容器２００内の検査用溶液２１０に浸漬する。検査用溶液２１０の成分は、タングステンに対して選択的に化学反応する性質を有するものであり、且つシリコン基板１上の他の物質に対して化学反応を生じない性質のものであればよく、例えば次のようなものを使用することができる。溶液２１０には、塩酸（３０体積％）：過酸化水素水（３０体積％）：純水＝１：１：５の混合液を用いることができる。
【００２７】
そして、浸漬条件は、溶液温度が７５（℃）、浸漬時間が１０（ｍｉｎ．）程度である。この条件下におけるタングステンとＢＰＳＧ膜７あるいはシリコン窒化膜６とのエッチング選択比は、１００００以上であり、タングステンが容易に溶け出すのに対して、ＢＰＳＧ膜７あるいはシリコン窒化膜６が溶け出すことはほとんどない。上記浸漬条件下におけるタングステンの溶出速度は、１００（ｎｍ／ｍｉｎ．）以上である。
【００２８】
浸漬後の半導体装置前駆体１０を容器２００から取り出し、水洗、乾燥を施した後、タングステン膜３の状態（化学反応の痕跡の有無）を検査する。図３（ｂ）に示すようなタングステン膜３の露出のない半導体装置前駆体１０の場合には、検査用溶液２１０とタングステン膜３とが接触することは無く、化学反応を生じることがないので、反応の痕跡が検出されることが無い。つまり、検査用溶液２１０に浸漬する前後において、半導体装置前駆体１０は、その状態に変化を生じない。この場合のＡ−Ａ断面を図４（ａ）に示す。
【００２９】
図４（ａ）に示すように、コンタクト孔７ａ内へのタングステン膜３の露出がないので、検査用溶液２１０をコンタクト孔７ａ内へ供給した場合にも、タングステン膜３が溶出することがない。
これに対して、上記図２（ｄ）のようにコンタクト孔７ｂ内にタングステン膜３の露出部３ａが存在する場合には、コンタクト孔７ａ内への検査用溶液２１０の供給により、露出部３ａのタングステンと過酸化水素水との間で化学反応を生じ、タングステン膜３の構成材料であるタングステンが検査用溶液２１０中に溶出する。
【００３０】
図３（ｃ）に示すように、タングステンが溶出したタングステン膜３には、その痕跡としての溶出部３ｂが発生する。つまり、タングステン膜３の露出部３ａが検査用溶液２１０中の過酸化水素水と反応し、露出部３ａから侵食されることにより、化学反応の痕跡としての溶出部３ｂが生じる。このときのＢ−Ｂ断面を示したのが、図４（ｂ）である。
【００３１】
図４（ｂ）に示すように、図面向かって左側のタングステン膜３の一部には、タングステンが溶出して形成された溶出部３ｂが存在する。この溶出部３ｂの有無については、図４（ｂ）のような断面サンプルを作製して確認するまでもなく、ウェハーレベルで観察可能な走査型電子顕微鏡を用いて、ＢＰＳＧ膜７を通して確認することが可能である。これは、ＢＰＳＧ膜７の厚みが厚いところでも７００（ｎｍ）と非常に薄いために、ＢＰＳＧ膜７を通しても溶出部３ｂの有無の確認が実施できるものである。
【００３２】
この時点で上記図３（ｃ）および図４（ｂ）のように溶出の発生が確認できた半導体装置前駆体２０については、不良品であると判定され、製造ラインからリジェクトされることになる。
このように本実施の形態にかかる製造方法では、コンタクト孔７ａ、７ｂを形成した直後に、コンタクトプラグとゲート電極８との短絡発生の可能性の有無を検査することができるので、従来のように短絡発生の可能性が有る半導体装置前駆体２０について、コンタクト孔形成工程より後の工程を継続することをなくすことができる。
【００３３】
従って、本実施の形態に係る半導体装置の製造方法では、投入工数および材料などの面におけるロスを抑制することができる。
また、本実施の形態の製造方法では、コンタクト孔７ａ、７ｂを形成した直後に短絡発生の可能性の有無を検査できるので、工程中の製造設備あるいは条件などに異常を生じている場合にも、被害を最小限に食い止めることができる。
【００３４】
つまり、この製造方法では、コンタクト孔を形成した後すぐに不良品を検出することができるので、従来のようにコンタクト孔形成工程から電気特性評価工程にかけて不良品の山を築かなくても済む。
さらに、上記のように、露出部３ａがない正常な半導体装置前駆体１０では、タングステン膜３に溶出部３ｂを生じることが無く、化学反応の痕跡（溶出部３ｂ）の有無の検査についても、電子顕微鏡によりＢＰＳＧ膜７を通して行うので、溶出を生じていない良品にダメージを与えることが無い。つまり、タングステンの溶出の無い半導体装置前駆体１０については、何らダメージを受けることなく次工程へと送られる。
【００３５】
なお、半導体装置前駆体１０、２０を浸漬する検査用溶液２１０は、上記では過酸化水素水と塩酸と純水の混合液としたが、これに限定を受けるものではない。つまり、タングステンに対して選択的に化学反応する性質を有し、且つ他の構成材料に対して化学反応しない性質を有するものであればよく、例えば、過酸化水素水、過酸化水素水と硫酸との混合液、アンモニア水と過酸化水素水との混合液、あるいはオゾン水などを用いることもできる。対象となる電極材料がタングステン以外の場合にも、選択性を考慮して検査用溶液を決定することができる。
【００３６】
また、上記実施の形態では、短絡検査の可能性の検査対象をコンタクトプラグとゲート電極との間としたが、検査対象は、これに限定されるものではない。例えば、多層構造を有する半導体装置を製造する場合には、ＢＰＳＧ膜７中に配線層が形成されるが、コンタクトプラグとこの配線層との間における短絡発生の可能性についても上記方法と同様に検査を行うことが可能である。
【００３７】
さらに、本実施の形態では、ＦＥＴ領域を有する半導体装置の製造を対象としているが、上記製造方法は、絶縁膜で覆われた導電部が基板上に形成され、この導電部の外縁に近接する位置にコンタクト孔を設けるような工程を有する電子デバイスの製造方法に適用することができる。
（実施の形態２）
上記実施の形態１では、半導体装置前駆体１０、２０における実際の回路部分を用いて検査を行ったが、本実施の形態では、予めシリコン基板１上に検査用領域を設けておき、この検査用領域を検査することにより、短絡発生の可能性の有無を検出できる半導体装置の製造方法について、説明する。
【００３８】
先ず、図５に示すように、薄い円盤状のシリコン基板１上には、複数の回路領域３０が互いに間隙をおいて形成される。この回路領域３０と回路領域３０との間の間隙は、スクライブ領域と呼ばれるものであって、製造における最終段階で各回路領域３０を切り分けるための、所謂、切代である。
図５の拡大部に示すように、本実施の形態では、このスクライブ領域に検査用領域３１、３２、３３が並べて設けられている。これらの検査用領域３１、３２、３３の各々には、上記実施の形態１と同様に、シリコン酸化膜、タングステン膜を含むゲート電極、ＴＥＯＳ膜、シリコン窒化膜、ＢＰＳＧ膜などが形成されている。
【００３９】
また、検査用領域３１、３２，３３の各々におけるＢＰＳＧ膜上には、上記図２（ａ）と同様に、開口部１１０ａを有するレジスト膜が形成されているが、この開口部１１０ａの形成には、回路領域３０におけるレジスト膜の開口部を形成するのに用いるのと同一のマスクが用いられる。つまり、回路領域３０と検査用領域３１、３２、３３とでは、開口部１１０ａの位置精度が同一となる。
【００４０】
各検査用領域３１、３２、３３の特徴について、図６を用いて説明する。図６（ａ）〜（ｃ）の各々は、ＢＰＳＧ膜７上に開口部１１０ａを有するレジスト膜１１０を形成したところを示す平面図である。
先ず、図６（ａ）に示すパターンの検査用領域３１は、タングステン膜３の幅が上記と同様に１８０（ｎｍ）であり、隣り合うタングステン膜３とタングステン膜３との間の間隙が１８０（ｎｍ）である。
【００４１】
また、レジスト膜の開口部１１０ａの寸法は、図面上の縦方向がＷ２（例えば、２００ｎｍ）、横方向がＬ２（例えば、２００ｎｍ）である。
タングステン膜３と開口部１１０ａとのセンター間の距離、つまり設計上のタングステン膜３とコンタクト孔とのピッチは、Ｐ１（例えば、１８０ｎｍ）に設定されている。
【００４２】
次に、図６（ｂ）に示すパターンの検査用領域３２は、タングステン膜３とレジスト膜の開口部１１０ａとの設計上のピッチが、上記Ｐ１より少し小さいＰ２（例えば、１５０ｎｍ）に設定されている。
図６（ｃ）に示すパターンの検査用領域３３は、タングステン膜３と開口部１１０ａとの設計上のピッチが、Ｐ１およびＰ２よりも小さいＰ３（例えば、１２０ｎｍ）に設定されている。
【００４３】
上記図６（ｂ）、（ｃ）に示すパターンでは、タングステン膜３と開口部１１０ａとのピッチ以外は上記図６（ａ）と同一である。
本実施の形態に係る製造方法では、上述のように、上記３つの検査用領域３１、３２、３３を１セットとして予めシリコン基板１上に作りこんでおき、上記図３の方法を用いて短絡発生の可能性の有無を検査する。この検査では、３つの検査用領域３１、３２、３３を用いて対象の半導体装置前駆体だけでなく、その製造工程の異常発生の有無を検出することもできる。例えば、最も厳しいピッチＰ３を有する検査用領域３３で開口したコンタクト孔でタングステンの溶出が検出され、且つ、他の検査用領域３１、３２では溶出の痕跡が検出されなかった場合には、検査対象の半導体装置前駆体そのものに異常はないが、製造工程で何らかのトラブル（例えば、位置決め精度の低下）の前兆があるというように判断される。そして、上記図６（ｂ）に示すパターンの検査用領域３２におけるコンタクト孔でタングステンの溶出の痕跡が検出された場合には、上述と同様に、検査対象の半導体装置前駆体自体に問題は無いものの、製造工程における異常発生の状態が深刻であると判断される。そして、上記図６（ａ）に示すパターンの検査用領域３１において、タングステンの溶出の痕跡が検出された場合には、製造工程を停止しなければならないほど深刻であり、且つ、検査対象の半導体装置前駆体を不良品であると判定する。
【００４４】
これらの判定基準については、予め実験などにより求めておけばよい。
以上のように、本実施の形態に係る半導体装置の製造方法では、検査対象の半導体装置前駆体の短絡発生の可能性の有無が検出できるとともに、製造工程中のトラブル発生の前兆をも検出することができるので、製造工程中におけるロス（投入工数および材料のロス）を最小限に抑えた歩留まりの高い半導体装置の製造が実現できる。
【００４５】
なお、本実施の形態では、半導体装置前駆体に３つの検査用領域３１、３２、３３を形成したが、形成する検査用領域の数（検査水準数）は、これに限定されるものではない。例えば、細かく検査したい場合には、開口部１１０ａとタングステン膜３とのピッチＰを細かく設定して、数多くの検査用領域をスクライブ領域に形成すればよい。あるいは、逆に、１つあるいは２つの検査用領域を形成してもよい。
【００４６】
なお、上記実施の形態１と同様に、検査用溶液２１０には、タングステンに対して選択的に化学反応する性質を有し、且つ他の構成材料に対して化学反応しない性質を有するものを用いることができる。
また、上記製造方法は、絶縁膜で覆われた導電部が基板上に形成され、この導電部の外縁に近接する位置にコンタクト孔を設けるような工程を有する電子デバイスの製造方法に適用することができる。また、検査対象は、上記実施の形態１と同様に、コンタクトプラグと配線層などとの間であってもよい。
【００４７】
また、検査用領域を形成する場所は、上記スクライブ領域に限定されるものではなく、シリコン基板１上の空いている領域であればよい。
（実施の形態３）
実施の形態３に係る半導体装置の製造方法について、図７を用いて説明する。図７は、シリコン基板１上に形成する検査用領域４１、４２、４３を示す平面図（一部断面図）である。これらの検査用領域４１、４２、４３の形成には、上記実施の形態２と同様に、スクライブ領域などの空いた領域を用いる。
【００４８】
図７（ａ）〜（ｃ）に示す３つの検査用領域４１、４２、４３は、上記検査用領域３１、３２、３３と同様に、回路領域３０の形成に用いるマスクを用い、且つ３つの領域を１セットとして形成するものである。以下では、各々の検査用領域４１、４２、４３の特徴について、説明する。
先ず、図７（ａ）〜（ｃ）の相違点は、隣り合うタングステン膜３とタングステン膜３との間のピッチＰ４、Ｐ６、Ｐ７が異なる点である。これに伴って、各検査用領域４１、４２、４３では、タングステン膜３と開口部１１０ａとのピッチＰ５，Ｐ７，Ｐ９もそれぞれに異なる。
【００４９】
ここでは、具体的に、Ｐ４＝３６０（ｎｍ）、Ｐ６＝３３０（ｎｍ）、Ｐ８＝３００（ｎｍ）に設定し、これにより、Ｐ５＝１８０（ｎｍ）、Ｐ７＝１６５（ｎｍ）、Ｐ９＝１５０（ｎｍ）に設定される。
なお、タングステン膜３の幅Ｗ３および開口部１１０ａの寸法Ｗ２、Ｌ２については、上記図６と同一に設定されている。
【００５０】
以上のような３つの検査用領域４１、４２、４３が形成された半導体装置前駆体を用いた検査では、上記実施の形態２の検査用パターンを用いた方法よりもセルフアラインコンタクト構造を有する電子デバイスの製造方法における短絡発生の可能性の有無を検査するのに適している。これは、次のような理由によるものである。
【００５１】
つまり、セルフアラインコンタクト構造のコンタクトプラグを形成する場合には、セルフアラインコンタクト構造を有しない場合に比べて、コンタクトプラグとこれの外縁に近接する導電部との短絡発生が、導電部と導電部との間隙の大きさ（ピッチ）に大きく影響を受ける。本実施の形態に係る半導体装置の製造方法では、セルフアラインコンタクト構造のこのような特性を利用して、高い精度でこの間における短絡発生の可能性の有無を検査するものである。
【００５２】
また、本実施の形態に係る半導体装置の製造方法においても、３つの検査用領域を設けているので、対象となる半導体装置の短絡の検査だけでなく、製造工程のトラブル発生の前兆を高い精度で検出することが可能である。
従って、本実施の形態に係る半導体装置の製造方法では、コンタクト孔を形成した直後にコンタクトプラグとゲート電極あるいは配線層などの導電部との短絡発生の可能性の有無を検査することができるので、高い効率で半導体装置の製造を行うことができ、高い歩留まりを維持することができる。
【００５３】
なお、本実施の形態においても、３水準のパターンの検査用領域を形成したが、形成するパターン数（水準の数）は、これに限定されるものではない。
また、本実施の形態でも、検査対象を上記図７のようなコンタクトプラグとゲート電極８のタングステン膜３との間に限定するものではなく、コンタクトプラグと配線層などの間であってもよい。
（実施の形態４）
上記実施の形態２、３では、半導体装置前駆体を検査用溶液２１０に浸漬の後、幅１８０（ｎｍ）のタングステン膜３の溶出部３ｂについて電子顕微鏡を用いて検査を行ったが、本実施の形態の製造方法では、光学顕微鏡を用いて低倍率で検査が可能な方法について、図８を用いて説明する。
【００５４】
図８に示すように、本実施の形態に係る製造方法では、検査用領域５１中におけるタングステン膜３に大面積部３ｃを形成しておく。この大面積部３ｃの寸法は、例えば、Ｗ４＝３０（μｍ）、Ｌ４＝２０（μｍ）に設定されている。
このような大面積部３ｃを有するタングステン膜３を含む検査用領域を予めシリコン基板１上のスクライブ領域などに形成しておき、上記図３のように短絡発生の可能性の有無について検査を行う。
【００５５】
仮に、コンタクト孔７ｂの内壁にタングステン膜３の一部が露出していた場合には、上述のように検査用溶液２１０中への浸漬によってタングステンが溶出する。この溶出部３ｂは、浸漬時間の経過とともに大面積部３ｃへと進行、拡大する。
大面積部３ｃにまで侵食が進行した溶出部３ｂを検出するのは、上述のように電子顕微鏡を用いて高倍率で実施する必要が無く、光学顕微鏡を用いて低倍率（例えば、５０〜１００倍程度）で容易に可能となる。
【００５６】
従って、本実施の形態のように、検査用領域５１にタングステン膜３の大面積部３ｃを設けておけば、検査段階における検査のし易さという点から有効である。
なお、本実施の形態における大面積部３ｃの形成は、上記実施の形態２、３に組み合わせることでより効果的な検査方法とすることができる。
（その他の事項）
上記実施の形態１〜４は、本発明に係る半導体装置の製造方法および半導体装置の一例を示すものであって、本質的な部分であるコンタクト孔７ａ、７ｂへのタングステン膜３の露出を検査するという部分以外については、何ら限定を受けるものではない。例えば、シリコン基板１上に形成されたソース電極とドレイン電極との間にコンタクトプラグを形成するような場合にも上記技術を適用すれば、コンタクトプラグとこれらの電極との間における短絡発生の可能性の有無を確実に検出することができる。
【００５７】
また、検査用溶液２１０は、上記実施の形態で用いた過酸化水素水と塩酸との混合液の他に、例えば、硫酸（９８体積％）：過酸化水素水（３０体積％）＝５：１の混合液や、アンモニア水（３０体積％）：過酸化水素水（３０体積％）：純水＝１：１：５の混合液などを用いることもできる。
さらに、上記実施の形態１〜４では、半導体装置の製造方法を一例に説明したが、本発明の製造方法が対象とするのは、絶縁膜で覆われた導電部が基板上に形成され、この導電部の外縁に近接する位置にコンタクト孔を設けるような工程を有する電子デバイスの全てである。
【００５８】
【発明の効果】
以上説明してきたように、本発明に係る電子デバイスの製造方法は、導電部が一方の主表面上に形成され、主表面上における導電部が形成された部分からその周辺にかけての領域が絶縁膜で覆われた基板に対して、導電部側方の絶縁膜にコンタクト孔を形成するステップと、コンタクト孔形成の後に、導電部を構成する材料に対して化学反応することで導電部を構成する材料を溶出する性質を有する材料を、コンタクト孔内に供給するステップと、導電部の供給材料による化学反応に基づく導電部を構成する材料の溶出の痕跡の有無を検査するステップとを有することを特徴とする。
【００５９】
この製造方法では、導電部を構成する材料に対して選択的に化学反応して当該導電部を構成する材料を溶出する性質を有する材料をコンタクト孔内に供給し、これらの間における化学反応に基づく導電部を構成する材料の溶出の痕跡の有無を検査することにより、コンタクト孔内に導電部が露出しているか否かを正確に検査することができる。
従って、本発明の製造方法では、コンタクト孔を開口した直後にコンタクトプラグと導電部との間における短絡発生の可能性の有無を検出できるので、高い歩留まりで電子デバイスを製造することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の製造工程を示す工程図である。
【図２】コンタクト孔の形成工程を示す工程図である。
【図３】コンタクト孔内へのタングステン膜の露出の有無を検出する工程を示す工程図である。
【図４】検査用溶液に浸漬後におけるタングステン膜の状態を示す平面図である。
【図５】シリコン基板上における検査用領域を示す平面図である。
【図６】第２の実施の形態に係る製造方法で用いる検査用領域の形態を示す平面図（一部断面図）である。
【図７】第３の実施の形態に係る製造方法で用いる検査用領域の形態を示す平面図（一部断面図）である。
【図８】第４の実施の形態に係る製造方法で用いる検査用領域の形態を示す平面図（一部断面図）である。
【符号の説明】
１．シリコン基板
２．ポリシリコン膜
３．タングステン膜
３ａ．大面積部
４．シリコン窒化膜
５．ＴＥＯＳ膜
６．シリコン窒化膜
７．ＢＰＳＧ膜
３１、３２、３３．検査用領域
１１０．レジスト膜
１１０ａ．開口部
２１０．検査用溶液
Claims (6)
- 導電部が一方の主表面上に形成され、前記主表面上における導電部が形成された部分からその周辺にかけての領域が絶縁膜で覆われた基板に対して、
前記導電部側方の絶縁膜にコンタクト孔を形成するステップと、
前記コンタクト孔形成の後に、前記導電部を構成する材料に対して化学反応することで前記導電部を構成する材料を溶出する性質を有する材料を、前記コンタクト孔内に供給するステップと、
前記導電部の前記供給材料による化学反応に基づく前記導電部を構成する材料の溶出の痕跡の有無を検査するステップとを有することを特徴とする電子デバイスの製造方法。 - 前記導電部を構成する材料は、タングステンあるいはタングステン合金を含有しており、前記供給材料は、過酸化水素あるいはオゾンを含有する溶液であることを特徴とする請求項１に記載の電子デバイスの製造方法。
- 前記基板は、半導体特性を有するものであって、
前記導電部は、前記基板の主表面上に形成されたゲート電極であることを特徴とする請求項２に記載の電子デバイスの製造方法。 - 前記ゲート電極には、前記検査するステップにおいて、前記化学反応に基づく前記ゲート電極を構成する材料の溶出の痕跡の有無を光学顕微鏡で検査可能な大面積部を備えていることを特徴とする請求項３に記載の電子デバイスの製造方法。
- 前記基板上には、検査用領域が形成されており、
前記供給および検査の両ステップで対象とするのは、前記検査用領域に形成されたコンタクト孔および導電部であることを特徴とする請求項１に記載の電子デバイスの製造方法。 - 前記コンタクト孔はセルフアラインコンタクト構造であることを特徴とする請求項１に記載の電子デバイスの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002209611A JP3768932B2 (ja) | 2002-07-18 | 2002-07-18 | 電子デバイスの製造方法 |
| US10/621,502 US7052624B2 (en) | 2002-07-18 | 2003-07-17 | Manufacturing method for an electronic device, and the electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002209611A JP3768932B2 (ja) | 2002-07-18 | 2002-07-18 | 電子デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004055736A JP2004055736A (ja) | 2004-02-19 |
| JP3768932B2 true JP3768932B2 (ja) | 2006-04-19 |
Family
ID=31933414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002209611A Expired - Fee Related JP3768932B2 (ja) | 2002-07-18 | 2002-07-18 | 電子デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7052624B2 (ja) |
| JP (1) | JP3768932B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007036985A1 (ja) * | 2005-09-27 | 2007-04-05 | Advantest Corporation | 管理方法、及び管理装置 |
| KR100766236B1 (ko) * | 2006-05-26 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| JP5347309B2 (ja) * | 2008-04-03 | 2013-11-20 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハの評価方法およびｓｏｉウェーハの製造方法 |
| JP5175803B2 (ja) * | 2009-07-01 | 2013-04-03 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| CN106847728B (zh) * | 2017-04-07 | 2019-08-23 | 上海华力微电子有限公司 | 接触孔制作工艺缺陷的检查方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3356056B2 (ja) * | 1998-05-15 | 2002-12-09 | 日本電気株式会社 | 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法 |
| JP2000269293A (ja) * | 1999-03-18 | 2000-09-29 | Fujitsu Ltd | 半導体装置 |
| JP2003007792A (ja) * | 2001-06-27 | 2003-01-10 | Seiko Epson Corp | 半導体解析装置、半導体解析方法及び半導体装置の製造方法 |
-
2002
- 2002-07-18 JP JP2002209611A patent/JP3768932B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-17 US US10/621,502 patent/US7052624B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7052624B2 (en) | 2006-05-30 |
| JP2004055736A (ja) | 2004-02-19 |
| US20040058535A1 (en) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041162B2 (en) | Wafer and a method of dicing a wafer | |
| US7223612B2 (en) | Alignment of MTJ stack to conductive lines in the absence of topography | |
| US6168977B1 (en) | Method of manufacturing a semiconductor device having conductive patterns | |
| US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
| JP3768932B2 (ja) | 電子デバイスの製造方法 | |
| US11626289B2 (en) | Semiconductor structure and method for forming the same | |
| KR20070005961A (ko) | 반도체 장치에서 금속 배선 형성 방법. | |
| US8076235B2 (en) | Semiconductor device and fabrication method thereof | |
| US20040043618A1 (en) | Method for endpoint detection during etch | |
| KR20090019133A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| KR100228352B1 (ko) | 반도체 소자 제조방법 | |
| CN113130341B (zh) | Wat测试版图、测试结构及其形成方法 | |
| US8507378B2 (en) | Method and structure for self aligned contact for integrated circuits | |
| KR100946023B1 (ko) | 반도체 소자의 정렬키 및 이의 형성 방법 | |
| JPH01286432A (ja) | 絶縁膜の欠陥の検出方法 | |
| KR20000031019A (ko) | 반도체 소자의 제조공정에서의 비아 콘택홀 형성방법 | |
| KR0158903B1 (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| KR20010056779A (ko) | 금속을 이용한 반도체 소자의 퓨즈 형성 방법 | |
| US20080076250A1 (en) | Method of manufacturing semiconductor devices | |
| JPH11186224A (ja) | 半導体装置の製造方法 | |
| KR19980083001A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR20000020446A (ko) | 반도체 장치의 퓨즈 형성방법 | |
| KR20030001883A (ko) | 플래쉬메모리 소자의 금속콘택 형성방법 | |
| KR20040083758A (ko) | 반도체 장치에서 하드 마스크 형성 방법 | |
| JPH02199837A (ja) | 半導体装置の微細パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |