JP2016152299A - 半導体装置および半導体モジュール - Google Patents

半導体装置および半導体モジュール Download PDF

Info

Publication number
JP2016152299A
JP2016152299A JP2015028540A JP2015028540A JP2016152299A JP 2016152299 A JP2016152299 A JP 2016152299A JP 2015028540 A JP2015028540 A JP 2015028540A JP 2015028540 A JP2015028540 A JP 2015028540A JP 2016152299 A JP2016152299 A JP 2016152299A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
electrode
semiconductor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015028540A
Other languages
English (en)
Other versions
JP2016152299A5 (ja
JP6476000B2 (ja
Inventor
中村　浩之
Hiroyuki Nakamura
浩之 中村
岡田　章
Akira Okada
章 岡田
栄治 野尻
Eiji Nojiri
栄治 野尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015028540A priority Critical patent/JP6476000B2/ja
Priority to US14/926,475 priority patent/US9722060B2/en
Priority to DE102016201608.3A priority patent/DE102016201608B4/de
Priority to CN201610089977.4A priority patent/CN105679731B/zh
Publication of JP2016152299A publication Critical patent/JP2016152299A/ja
Publication of JP2016152299A5 publication Critical patent/JP2016152299A5/ja
Application granted granted Critical
Publication of JP6476000B2 publication Critical patent/JP6476000B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0217—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H01L2224/03921—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step by repairing the bonding area damaged by the probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電極にワイヤを確実に接続することができる半導体装置と、そのような半導体装置を適用した半導体モジュールとを提供する。【解決手段】半導体装置１では、半導体基板３の表面側における領域に、電流を制御する半導体素子が形成された素子形成領域が配置されている。その素子形成領域を取り囲むように終端領域が配置されている。ゲート電極９では、針当て領域１３とワイヤ領域１５とが配置されている。針当て領域１３とワイヤ領域１５とは、ゲート電極９の表面に形成された絶縁体１７によって区切られている。このため、針当て領域１３の表面とワイヤ領域１５の表面とは、同じ高さに位置している。【選択図】図２

Description

本発明は、半導体装置および半導体モジュールに関し、特に、高耐圧半導体素子を有する半導体装置と、その半導体装置を適用した半導体モジュールとに関するものである。
半導体装置（被測定物）を、半導体ウェハまたは半導体チップの状態で電気的特性を評価する際には、まず、半導体装置を、半導体評価装置のチャックステージの表面に載置する。次に、真空吸着等によって、半導体装置をチャックステージに固定する。その後、半導体装置における所定の表面電極にコンタクトプローブを接触し、電気的な入出力を行うことで電気的特性が評価される。
半導体装置の縦方向（厚さ方向）に大電流を流すことになる縦型の半導体装置の電気的特性を評価する際には、チャックステージの表面が電極になる。また、そのような大電流または高電圧を半導体装置に印加するために、コンタクトプローブの多ピン化が展開されている。
電気的特性を評価する際に大電流または高電圧を半導体装置に印加させる要求が高まる一方で、製造コストを削減するために、個々の半導体チップを小型化あるいは縮小化するための開発が進められており、半導体ウェハ１枚当たりの半導体チップの数を増やすことが行われている。
パワー半導体素子が形成される素子形成領域（活性領域）が狭められるのを回避しながら、半導体チップの小型化を図るには、素子形成領域を取り囲むように位置する終端領域を狭めることが有効とされる。そのような終端領域の専有面積を縮小する半導体装置を開示した特許文献の例として、特許文献１がある。
特開２０１４−２０４０３８号公報
半導体装置の小型化に伴い、表面電極として形成される、たとえば、ゲート電極またはエミッタ電極等も縮小されることが多い。特に、ゲート電極については、半導体装置の小型化に関わらず、素子形成領域（活性領域）を拡大させることを理由として、ゲート電極の占有面積を縮小する場合もある。半導体装置を半導体モジュールとして組み込む際には、そのゲート電極等にはワイヤが接続される。ゲート電極等の専有面積を縮小させると、そのワイヤを接続させる際に問題が生じることになる。このことについて説明する。
上述したように、半導体装置の電気的特性を評価する際には、コンタクトプローブがゲート電極等の電極の表面に接触する。コンタクトプローブの先端部分は、鋭利な針状に形成されている。このため、コンタクトプローブの先端部が電極の表面に接触することで、電極の表面が傷つけられて、電極の表面が荒れてしまったり、電極の表面に、コンタクトプローブの先端部に対応した凹凸が形成されることがある。
ワイヤが接続される電極の表面が荒れたり、あるいは、凹凸が形成されると、ワイヤと電極との密着性が低下することになる。このため、電気的特性を評価する際に良品と判定された半導体装置であっても、半導体モジュールとして組み込まれた後において、ワイヤが外れてしまう等して、通電ができなくなる等の不具合が生じることがある。
本発明は、このような問題を解決するためになされたものであり、一つの目的は、電極にワイヤを確実に接続することができる半導体装置を提供することであり、他の目的は、そのような半導体装置を適用した半導体モジュールを提供することである。
本発明に係る半導体装置は、半導体基板と素子形成領域と終端領域と第１主面側電極とを備えている。半導体基板は、互いに対向する第１主面および第２主面を有する。素子形成領域は、半導体基板の第１主面の側に規定されている。終端領域は、半導体基板の第１主面の側に規定され、素子形成領域を取り囲むように配置されている。第１主面側電極は、素子形成領域に形成され、第１領域および第２領域が配置された第１電極を含む。第１領域と第２領域とは、第１電極の表面に形成された仕切り部材によって区切られている。第１領域は、長辺と短辺とを有する矩形状に形成されている。第２領域は、第１領域の長辺側に配置されている。
本発明に係る半導体モジュールは、上記半導体装置を適用した半導体モジュールであって、第１電極の第２領域にワイヤが接続されている。
本発明に係る半導体装置によれば、第１主面側電極が、コンタクトプローブが接触する第１領域およびワイヤが接続されることになる第２領域が配置された第１電極を含むことで、第１電極にワイヤを確実に接続することができる。
本発明に係る半導体モジュールによれば、第２領域に接続されたワイヤが外れてしまう等して、半導体モジュールとして、通電ができなくなる等の不具合を防止することができる。
本発明の実施の形態に係る半導体装置を示す部分平面図である。 同実施の形態において、図１に示すゲート電極とその周辺を示す部分拡大平面図である。 同実施の形態において、図２に示す断面線ＩＩＩ−ＩＩＩにおける部分拡大断面図である。 同実施の形態において、半導体装置の電気的な評価を行うための半導体評価装置の構成を模式的に示す側面図である。 同実施の形態において、プローブ基体の構成を模式的に示す側面図である。 同実施の形態において、半導体評価装置においてコンタクトプローブが半導体装置に接触した状態を示す側面図である。 同実施の形態において、コンタクトプローブが半導体装置に接触した状態を示す部分拡大側面図である。 同実施の形態において、電気的特性が評価された後のゲート電極とその周辺の状態を示す部分拡大平面図である。 同実施の形態において、図８に示す断面線ＩＸ−ＩＸにおける部分拡大断面図である。 同実施の形態において、電気的特性が評価された後のエミッタ電極とその周辺の状態を示す部分平面図である。 同実施の形態において、第１変形例に係る半導体装置を示す部分平面図である。 同実施の形態において、第２変形例に係る半導体装置を示す部分平面図である。 同実施の形態において、半導体装置を適用した半導体モジュールの概念を模式的に示す平面図である。
（半導体装置）
はじめに、実施の形態に係る半導体装置について説明する。半導体装置は、特に、電力変換装置等に使用される高耐圧半導体素子を有する半導体装置が対象とされる。図１に示すように、半導体装置１では、半導体基板３の表面（第１主面）側における領域に、電流を制御する半導体素子が形成された素子形成領域５（活性領域）が配置されている。その素子形成領域５を取り囲むように終端領域７が配置されている。終端領域７は、電気的耐圧を確保するための領域であり、たとえば、ガードリング構造、リサーフ構造またはＶＬＤ（Variation of Lateral Doping）構造等が採用されている。
ここでは、素子形成領域に形成される高耐圧半導体素子の一例として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を例に挙げる。素子形成領域５には、ゲート電極９とエミッタ電極１１が配置されている。ゲート電極９は、終端領域７に隣り合うように、終端領域７の近傍の領域に配置されている。ＩＧＢＴの場合、半導体基板３の裏面（第２主面）側には、コレクタ電極２５（図３参照）が形成されている。
図２および図３に示すように、ゲート電極９では、針当て領域１３とワイヤ領域１５とが配置されている。針当て領域１３とワイヤ領域１５とは、ゲート電極９の表面に形成された絶縁体１７によって区切られている。針当て領域１３の表面とワイヤ領域１５の表面とは、同じ高さに位置している。
後述するように、針当て領域１３には、コンタクトプローブが接触することになる。また、ワイヤ領域１５には、ワイヤが接続されることになる。そのワイヤ領域１５には、ワイヤを接続する際の目印となる認識マーク１９が形成されている。
針当て領域１３の平面形状は、長辺と短辺を有する長方形（矩形）とされる。長方形の針当て領域１３の長辺側に、ワイヤ領域１５が配置されている。ワイヤ領域１５の面積は、針当て領域１３の面積よりも大きく設定されている。これは、半導体装置を半導体モジュールとして製品化する際に、半導体装置（ゲート電極）とワイヤとの電気的な接続を長期間にわたって安定させるためである。
また、コンタクトプローブが針当て領域１３に接触する際には、コンタクトプローブの先端部が針当て領域の表面を滑る（スライドする）ことになる。このため、長方形の針当て領域１３は、長手方向がコンタクトプローブの先端部が滑る方向に沿うように配置される。これが、針当て領域１３を長方形とする理由の一つであるが、もう一つの理由としては、ゲート電極のそのものの面積を縮小するためでもある。ゲート電極の面積を縮小することで、その分、ＩＧＢＴ等が形成される素子形成領域を拡大させることができる。半導体装置１の電気的特性を評価する際には、絶縁体１７を目標にして、コンタクトプローブを針当て領域１３に接触させればよい。
針当て領域１３とワイヤ領域１５と区切る絶縁体１７と、ワイヤ領域１５に形成される認識マーク１９とは、針当て領域１３およびワイヤ領域１５等を覆うように形成された絶縁膜をパターニングすることによって同時に形成されており、絶縁体１７と認識マーク１９とは同じ高さを有する。
なお、この半導体装置１では、絶縁体１７は、針当て領域１３とワイヤ領域１５と区切るだけではなく、ゲート電極９を他の領域と区切るように、ゲート電極９の周囲に沿って形成されている。また、図３では、ゲート電極９を構成する電極部材２１が示されている。その電極部材２１としては、たとえば、アルミニウム（Ａｌ）が挙げられるが、これに限られるものではなく、半導体プロセスに適合する導電性に優れた材料が選択される。
また、絶縁体１７の材料としては、たとえば、半絶縁性シリコン窒化膜（ＳＩｎＳｉＮ（Semi-Insulating Silicon Nitride）膜）が挙げられるが、これに限られるものではない。半絶縁性シリコン窒化膜の場合、終端領域７をも覆うように形成することで、終端領域７の電位分布を安定にすることができる。
さらに、上述した半導体装置１では、半導体基板３の表面側と裏面側との間で電流を流す縦型半導体装置を例に挙げたが、これに限られるものではなく、半導体基板の一方の表面において入出力を行う横型半導体装置についても適用することができる。
（半導体装置の電気的特性の評価）
次に、上述した半導体装置の電気的特性の評価について説明する。まず、半導体評価装置について説明する。
図４に示すように、半導体評価装置５１は、主として、プローブ基体５３、チャックステージ５５および評価部５７を備えている。特に、プローブ基体５３は、コンタクトプローブ６９、絶縁性基体６３および接続部６５ａから構成されている。
半導体評価装置５１では、半導体装置の電気的特性を評価する際に、一対の電極を介して半導体装置と電気的に接続される。一対の電極のうち、一方の電極はコンタクトプローブ６９であり、他方の電極はチャックステージ５５の表面である。たとえば、ＩＧＢＴが形成された半導体装置の場合には、コンタクトプローブ６９は、ゲート電極の表面とエミッタ電極の表面とに接触し、チャックステージ５５の表面は、コレクタ電極に接触することになる。
図４および図５に示すように、コンタクトプローブ６９は、カンチレバー式のコンタクトプローブである。カンチレバー式のコンタクトプローブ６９には、針状に絞り加工を施すことによって先端部７３が形成されている。その先端部７３には、表面電極と接する部分にコンタクト部７１が形成されている。なお、コンタクトプローブ６９では、この先端部７３のみに傾斜をつけた構造としたが、多段式にクランク状の構造にしてもよい。
コンタクトプローブ６９は、たとえば、タングステン（Ｗ）、ベリリウム銅（ＢｅＣｕ）等の金属材料によって作製されているが、金属材料としては、これらの金属に限られるものではない。特に、コンタクトプローブ６９の先端部７３またはコンタクト部７１には、導電性を向上させたり、耐久性を向上させる等の観点から、たとえば、金（Ａｕ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）等を被覆してもよい。
コンタクトプローブ６９の本体部分には撓み部７５が設けられており、コンタクト部７１が表面電極に接触する際には、この撓み部７５が撓むことになる。なお、図５では、図面の簡略化のために、コンタクトプローブ６９として、互いに向かい合った２本のコンタクトプローブ６９だけが示されているが、実際には、さらに多くのコンタクトプローブを備えている。
コンタクトプローブ６９には設置部７７が設けられており、その設置部７７がプローブ基体５３の基台を成す絶縁性基体６３に機械的に固定されている。コンタクトプローブ６９は、絶縁性基体６３に形成された接続部６５ａおよび信号線６１ａを介して、評価部５７に電気的に接続されている。チャックステージ５５の表面は、チャックステージ５５の側部に設けた接続部６５ｂおよび信号線６１ｂを介して、評価部５７に電気的に接続されている。
半導体装置に対して大電流（たとえば、５Ａ以上）を印加することを想定して、複数のコンタクトプローブ６９が半導体装置に接触するように、各コンタクトプローブ６９が絶縁性基体６３に支持されている。また、各コンタクトプローブ６９を流れる電流の密度がほぼ同じ密度になるように、接続部６５ａからコンタクトプローブ６９、半導体装置１およびチャックステージ５５を経て接続部６５ｂに至る距離が、いずれのコンタクトプローブについてもほぼ同じ距離になるように、接続部６５ａと接続部６５ｂとが配置されている。
ここでは、絶縁性基体６３（または、チャックステージ５５）を上から平面視的に見た場合に、チャックステージ５５に載置される半導体装置を挟んで接続部６５ａと接続部６５ｂとが互いに対向する位置関係に配置されている。なお、各コンタクトプローブ６９と接続部６５ａとは、絶縁性基体６３に設けられた電気的接続部７９および信号線６１によって電気的に接続されている。
プローブ基体５３は、移動アーム６７によって任意の位置へ移動可能とされる。なお、ここでは、プローブ基体５３を一つの移動アーム６７によって支持する構造を例に挙げているが、これに限られるものではなく、複数の移動アームによって、より安定的にプローブ基体５３を支持してもよい。また、プローブ基体５３を移動させる代わりに、チャックステージ５５を移動させるようにしてもよい。
チャックステージ５５は、半導体装置１または半導体ウェハが載置されて、半導体装置１等が固定される台座となる。半導体装置１等は真空吸着によってチャックステージ５５に固定される。チャックステージ５５の表面には吸着溝（図示せず）が形成され、その吸着溝の一部の底面には、吸着孔が形成されている。半導体評価装置５１の主要部分は、上記のように構成される。
次に、半導体評価装置５１を用いた半導体装置の電気的評価の評価手順について説明する。まず、半導体装置１または半導体装置１を集積化した半導体ウェハ５９を、搬送機構（図示せず）によってチャックステージ５５に載置する。次に、真空吸着によって、半導体装置１等をチャックステージ５５に固定する。次に、図６に示すように、移動アーム６７を移動させることによって、複数のコンタクトプローブ６９のそれぞれを、半導体装置１等に形成された対応する表面電極に接触させる。次に、複数のコンタクトプローブ６９を対応する表面電極に接触させた状態で、所望の電気的特性に関する評価を行う。
ここでは、半導体装置に形成されたＩＧＢＴのゲート電極９の針当て領域１３に一つのコンタクトプローブ６９を接触させ、エミッタ電極１１に複数のコンタクトプローブ６９を接触させる場合を想定する。このとき、図７に示すように、コンタクトプローブ６９が撓むことによって、表面電極の表面にはプローブ痕が生じる。このプローブ痕については、後述する。
プローブ基体５３では、一方側と他方側とからプローブ基体５３の中央に向かってコンタクトプローブ６９が配置されていることで、向かい合ったコンタクトプローブ６９の間隔を保持しながら、複数のコンタクトプローブ６９を表面電極に接触させることができる。コンタクトプローブ６９の間隔を保持するのは、放電を抑制するためである。
電気的評価が終了した後、コンタクトプローブ６９を表面電極から離す。半導体ウェハ５９の場合には、半導体ウェハ５９に形成されたすべての半導体装置１について電気的評価を行った後、半導体ウェハ５９をチャックステージ５５から他へ移動させる。その後、新たな半導体装置または半導体ウェハをチャックステージに載置し、同様の手順によって電気的特性を評価する。
上述したコンタクトプローブによる電気的特性の評価では、図８に示すように、電気的評価が行われた後の半導体装置１のゲート電極９の針当て領域１３には、コンタクトプローブ（１本）が接触することによってプローブ痕２３が生じている。
カンチレバー式のコンタクトプローブ６９では、コンタクトプローブ６９の先端部７３をゲート電極９（表面電極）に確実に接触させるために、図７に示すように、コンタクトプローブ６９の撓み部７５が撓むように、プローブ基体５３を半導体装置１（半導体ウェハ５９）に接近させる。コンタクトプローブ６９が撓む際に、先端部７３におけるコンタクト部７１は、針当て領域１３の表面を滑り、針当て領域１３の表面には、プローブ痕２３が形成されることになる。プローブ痕２３の大きさは、コンタクト部７１の移動量とコンタクト部７１そのものの大きさによって決定される。この場合、プローブ痕２３の範囲は長さＬＲであり、コンタクト部７１の中心間の距離は長さＬＣである。
また、コンタクトプローブ６９の材料としては、耐久性の観点から、表面電極（ゲート電極等）の材料よりも硬い材料を選択する場合が多い。そのため、図９に示すように、コンタクト部７１が滑る領域が周囲に比べて窪んだ窪み１３ａがされて、針当て領域１３に凹凸が生じることになる。実施の形態に係る半導体装置１では、凹凸が生じた針当て領域１３へワイヤが接続されるのを回避するために、ワイヤが接続されるワイヤ領域１５と針当て領域１３とが区切られている。
ワイヤ領域１５が針当て領域１３とは区切られていることで、プローブ痕が生じていない平坦なゲート電極９の部分（ワイヤ領域１５）の表面に、確実にワイヤを密着させて接続することができる。これにより、半導体モジュールとして組み込まれた後において、ワイヤが外れてしまう等に起因して、通電ができなくなる等の不具合が生じるのを確実に阻止することができる。
なお、ここでは、ゲート電極９に針当て領域１３を配置する場合について説明したが、エミッタ電極についても、針当て領域を特定するようにしてもよい。図１０に示すように、エミッタ電極１１に、たとえば、Ｙ方向に互いに間隔を隔てるとともに、それぞれＸ方向に間隔を隔てて針当て領域１３を配置してもよい。針当て領域１３以外の領域にワイヤ領域を配置することで、ワイヤが外れてしまう等に起因して、通電ができなくなる等の不具合が生じるのを確実に阻止することができる。こうして、電気的特性の評価が終了した半導体装置１では、針当て領域１３には、接触したコンタクトプローブの本数に相当する分のプローブ痕が形成されることになる。
上述した半導体装置では、ゲート電極９が素子形成領域５における一辺（短辺）の中央付近の終端領域７と隣り合う位置に配置されている場合を例に挙げて説明した。次に、素子形成領域におけるゲート電極の配置のバリエーションについて説明する。
（第１変形例）
図１１に示すように、第１変形例に係る半導体装置１では、ゲート電極９は、素子形成領域５の角部の終端領域７と隣り合う位置に配置されている。なお、これ以外の構成については、図１等に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した半導体装置では、針当て領域１３とワイヤ領域１５とが区切られていることによる効果に加えて、次のような効果を得ることができる。
第１変形例に係る半導体装置１では、ゲート電極９は素子形成領域５の角部に配置されており、ゲート電極９と素子形成領域５およびエミッタ電極１１との境界部分として、矩形状のゲート電極９の４辺のうちの２辺分に境界部分が設けられている。これにより、矩形状のゲート電極９の４辺のうちの３辺分に境界部分が設けられている図１等に示される半導体装置１の場合と比較すると、同じ半導体基板３における領域（面積）に対して、素子形成領域５をより広く確保することができる。
（第２変形例）
図１２に示すように、第２変形例に係る半導体装置１では、ゲート電極９は、終端領域７から距離を隔てられた、素子形成領域５における中央に配置されている。なお、これ以外の構成については、図１等に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した半導体装置では、針当て領域１３とワイヤ領域１５とが区切られていることによる効果に加えて、次のような効果を得ることができる。
第２変形例に係る半導体装置１では、ゲート電極９は、素子形成領域５における中央に配置されている。これにより、ゲートのターンオン時の素子形成領域において、チャネルがオンする領域を素子形成領域５の中央から周囲に向かってほぼ均等に広がることになり、半導体素子としての電気的特性をより安定化させることができる。また、ワイヤを接続させる際に、素子形成領域５の端部に荷重が集中するのを抑制することができる。
以上説明したように、第１変形例および第２変形例を含む実施の形態に係る半導体装置におけるゲート電極９等の表面電極では、針当て領域１３とワイヤ領域１５とが配置されて、その針当て領域１３とワイヤ領域１５とが絶縁体１７によって区切られている。これにより、半導体装置１を半導体モジュールとして組み立てる際に、電気的特性を評価する際に凹凸が形成された針当て領域１３に、ワイヤが接続されるのを回避することがき、図１３に示すように、ワイヤ３３をワイヤ領域１５に確実に接続させることができる。その結果、ワイヤが外れてしまう等に起因して通電ができなくなる等の、半導体モジュール３１としての不具合が生じるのを確実に阻止することができる。
なお、上述した半導体装置では、素子形成領域５に形成される半導体素子としてＩＧＢＴを例に挙げた。半導体素子としては、ＩＧＢＴに限られるものではなく、電力変換等に使用される高耐圧半導体素子であればよく、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはダイオード等であってもよい。また、実施の形態において説明した半導体装置の構造については、必要に応じて種々組み合わせることが可能である。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、高耐圧半導体素子を備えた半導体装置と、その半導体装置を適用した半導体モジュールとに有効に利用される。
１ 半導体装置、３ 半導体基板、５ 素子形成領域、７ 終端領域、９ ゲート電極、１１ エミッタ電極、１３ 針当て領域、１３ａ 窪み、１５ ワイヤ領域、１７ 絶縁体、１９ 認識マーク、２１ 電極部材、２３ プローブ痕、２５ コレクタ電極、３１ 半導体モジュール、３３ ワイヤ、ＬＣ、ＬＲ 長さ、５１ 半導体評価装置、５３ プローブ基体、５５ チャックステージ、５７ 評価部、５９ 半導体ウェハ、６１ａ、６１ｂ 信号線、６３ 絶縁性基体、６５ 接続部、６７ 移動アーム、６９ コンタクトプローブ、７１ コンタクト部、７３ 先端部、７５ 撓み部、７７ 設置部、７９ 電気的接続部。

Claims (11)

  1. 互いに対向する第１主面および第２主面を有する半導体基板と、
    前記半導体基板の前記第１主面の側に規定された素子形成領域と、
    前記半導体基板の前記第１主面の側に規定され、前記素子形成領域を取り囲むように配置された終端領域と、
    前記素子形成領域に形成され、第１領域および第２領域が配置された第１電極を含む第１主面側電極と、
    を有し、
    前記第１領域と前記第２領域とは、前記第１電極の表面に形成された仕切り部材によって区切られ、
    前記第１領域は、長辺と短辺とを有する矩形状に形成され、
    前記第２領域は、前記第１領域の前記長辺側に配置された、半導体装置。
  2. 前記第２領域の面積は、前記第１領域の面積よりも大きく設定された、請求項１記載の半導体装置。
  3. 前記第２領域の表面には、認識マークが形成された、請求項１または２に記載の半導体装置。
  4. 前記第１主面側電極は、ゲート電極およびエミッタ電極の少なくともいずれかを含み、
    前記ゲート電極および前記エミッタ電極の少なくともいずれかの電極が、前記第１電極として形成された、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記ゲート電極は、前記終端領域から距離を隔てられた、前記素子形成領域における中央に配置された、請求項４記載の半導体装置。
  6. 前記ゲート電極は、前記素子形成領域における、前記終端領域と隣り合う角部に配置された、請求項４記載の半導体装置。
  7. 前記ゲート電極は、前記素子形成領域における、前記終端領域と隣り合う位置に配置された、請求項４記載の半導体装置。
  8. 前記ゲート電極が、前記第１電極として形成され、
    前記第１領域は、前記終端領域側に配置され、
    前記第２領域は、前記第１領域を挟んで前記終端領域とは反対側に配置された、請求項４記載の半導体装置。
  9. 前記エミッタ電極が、前記第１電極として形成され、
    前記エミッタ電極では、前記第１領域が複数配置され、
    複数の前記第１領域は、第１方向に配置されるとともに、前記第１方向と交差する第２方向に距離を隔てて前記第１方向に配置された、請求項４記載の半導体装置。
  10. 前記半導体基板の前記第２主面の側に形成された第２主面側電極を備えた、請求項１〜９のいずれか１項に記載の半導体装置。
  11. 請求項１〜１０のいずれか１項に記載された半導体装置を適用した半導体モジュールであって、
    前記第１電極の前記第２領域にワイヤが接続された、半導体モジュール。
JP2015028540A 2015-02-17 2015-02-17 半導体装置および半導体モジュール Active JP6476000B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015028540A JP6476000B2 (ja) 2015-02-17 2015-02-17 半導体装置および半導体モジュール
US14/926,475 US9722060B2 (en) 2015-02-17 2015-10-29 Semiconductor device and semiconductor module
DE102016201608.3A DE102016201608B4 (de) 2015-02-17 2016-02-03 Halbleitervorrichtung und Halbleitermodul
CN201610089977.4A CN105679731B (zh) 2015-02-17 2016-02-17 半导体装置以及半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015028540A JP6476000B2 (ja) 2015-02-17 2015-02-17 半導体装置および半導体モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018213635A Division JP6602444B2 (ja) 2018-11-14 2018-11-14 半導体装置および半導体モジュール

Publications (3)

Publication Number Publication Date
JP2016152299A true JP2016152299A (ja) 2016-08-22
JP2016152299A5 JP2016152299A5 (ja) 2017-06-29
JP6476000B2 JP6476000B2 (ja) 2019-02-27

Family

ID=56305656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015028540A Active JP6476000B2 (ja) 2015-02-17 2015-02-17 半導体装置および半導体モジュール

Country Status (4)

Country Link
US (1) US9722060B2 (ja)
JP (1) JP6476000B2 (ja)
CN (1) CN105679731B (ja)
DE (1) DE102016201608B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607942B2 (en) 2016-04-13 2020-03-31 Olympus Corporation Semiconductor device and method for manufacturing semiconductor device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239736A (ja) * 1991-01-23 1992-08-27 Nec Corp 半導体装置の電極構造
JPH08139323A (ja) * 1994-11-14 1996-05-31 Rohm Co Ltd 絶縁ゲート型半導体装置
JP2000269293A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 半導体装置
JP2001326241A (ja) * 2000-05-16 2001-11-22 Oki Electric Ind Co Ltd ボンディングパッド及び半導体チップ
JP2002505525A (ja) * 1998-02-27 2002-02-19 アーベーベー （シュヴァイツ） アクチェンゲゼルシャフト 絶縁ゲートバイポーラトランジスタ
JP2004207556A (ja) * 2002-12-26 2004-07-22 Toshiba Corp 半導体装置とその製造方法
WO2004093191A1 (ja) * 2003-04-11 2004-10-28 Fujitsu Limited 半導体装置
JP2009004655A (ja) * 2007-06-22 2009-01-08 Toyota Motor Corp 半導体装置
JP2010251772A (ja) * 2002-06-13 2010-11-04 Panasonic Corp 半導体デバイス及びその製造方法
WO2012160868A1 (ja) * 2011-05-24 2012-11-29 住友電気工業株式会社 半導体装置
JP2014160851A (ja) * 2014-04-18 2014-09-04 Renesas Electronics Corp 半導体装置
JP2014241309A (ja) * 2011-10-06 2014-12-25 株式会社村田製作所 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803966B2 (ja) * 2004-03-31 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
US7115985B2 (en) * 2004-09-30 2006-10-03 Agere Systems, Inc. Reinforced bond pad for a semiconductor device
JP2007103423A (ja) * 2005-09-30 2007-04-19 Renesas Technology Corp 半導体装置及びその製造方法
KR100772903B1 (ko) 2006-10-23 2007-11-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5391447B2 (ja) * 2009-04-06 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP2012084561A (ja) * 2010-10-06 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
JP5564557B2 (ja) * 2012-12-26 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2014204038A (ja) 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239736A (ja) * 1991-01-23 1992-08-27 Nec Corp 半導体装置の電極構造
JPH08139323A (ja) * 1994-11-14 1996-05-31 Rohm Co Ltd 絶縁ゲート型半導体装置
JP2002505525A (ja) * 1998-02-27 2002-02-19 アーベーベー （シュヴァイツ） アクチェンゲゼルシャフト 絶縁ゲートバイポーラトランジスタ
JP2000269293A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 半導体装置
JP2001326241A (ja) * 2000-05-16 2001-11-22 Oki Electric Ind Co Ltd ボンディングパッド及び半導体チップ
JP2010251772A (ja) * 2002-06-13 2010-11-04 Panasonic Corp 半導体デバイス及びその製造方法
JP2004207556A (ja) * 2002-12-26 2004-07-22 Toshiba Corp 半導体装置とその製造方法
WO2004093191A1 (ja) * 2003-04-11 2004-10-28 Fujitsu Limited 半導体装置
JP2009004655A (ja) * 2007-06-22 2009-01-08 Toyota Motor Corp 半導体装置
WO2012160868A1 (ja) * 2011-05-24 2012-11-29 住友電気工業株式会社 半導体装置
JP2014241309A (ja) * 2011-10-06 2014-12-25 株式会社村田製作所 半導体装置およびその製造方法
JP2014160851A (ja) * 2014-04-18 2014-09-04 Renesas Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607942B2 (en) 2016-04-13 2020-03-31 Olympus Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US9722060B2 (en) 2017-08-01
CN105679731B (zh) 2019-04-16
CN105679731A (zh) 2016-06-15
DE102016201608B4 (de) 2022-09-22
JP6476000B2 (ja) 2019-02-27
US20160240637A1 (en) 2016-08-18
DE102016201608A1 (de) 2016-08-18

Similar Documents

Publication Publication Date Title
US10008392B2 (en) Method for producing a power semiconductor module
US11171122B2 (en) Semiconductor device
EP2862202B1 (en) Substrate for mounting multiple power transistors thereon and power semiconductor module
JP2011129875A (ja) 半導体装置及びそのリードフレーム
US9373566B2 (en) High power electronic component with multiple leadframes
JP6476000B2 (ja) 半導体装置および半導体モジュール
JP6602444B2 (ja) 半導体装置および半導体モジュール
JP2015010980A (ja) プローブ装置
JP7055534B2 (ja) 半導体装置の製造方法
EP3364194B1 (en) Kelvin test probe, kelvin test probe module, and manufacturing method therefor
JP6418070B2 (ja) 測定装置、半導体装置の測定方法
US9111988B2 (en) Semiconductor device
CN107870294B (zh) 评价装置、半导体装置的评价方法
CN107845599A (zh) 晶片吸盘、使用所述晶片吸盘以及用于测试半导体晶片的方法
JP2019102596A (ja) 半導体装置
US10790249B2 (en) Discrete electronic component comprising a transistor
KR20140011991A (ko) 수직으로 위치된 기판들을 전기적으로 접속시키는 방법
JP6747374B2 (ja) 半導体装置の評価装置、半導体装置の評価方法
US11862553B2 (en) Semiconductor device
JP6731862B2 (ja) 半導体装置の評価装置
US10332852B2 (en) Semiconductor device
JP2009295773A (ja) Ｍｏｓ型半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6476000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250