JP2009004655A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009004655A JP2009004655A JP2007165549A JP2007165549A JP2009004655A JP 2009004655 A JP2009004655 A JP 2009004655A JP 2007165549 A JP2007165549 A JP 2007165549A JP 2007165549 A JP2007165549 A JP 2007165549A JP 2009004655 A JP2009004655 A JP 2009004655A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- loop
- semiconductor device
- body layer
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置100には、半導体基板2に交差する方向からみて、セル領域10を囲むループ状に囲んでいる外周トレンチ4aと、ボンディングワイヤを接続するためのゲートパッド8が形成されている。半導体基板2に交差する方向からみたときに、外周トレンチ4aが形成するループの一部に、ループの内側に向かって湾曲している湾曲部5が形成されている。ゲートパッド8は、湾曲部5の外側に位置する半導体基板2の表面領域に形成されているボディ層28は、ループの内側にのみ形成されている。外周トレンチ4aが、ゲートパッド8の領域以外の領域を囲んでいるので、広いセル領域10を確保できる。ボディ層28をループの内側に限定することによって、耐圧特性を向上させることができる。
【選択図】図1
Description
トレンチゲート電極群を備えている半導体装置の耐圧を高めるために、トレンチゲート電極群が形成されている領域(以下ではセル領域という)の周りに、外周トレンチを形成する技術が知られており、例えば特許文献1に開示されている。
特許文献1に開示された半導体装置のセル領域には、第1導電型のドリフト層と、ドリフト層の表面に積層されている第2導電型のボディ層と、ボディ層の表面からボディ層を貫通してドリフト層内に達しているトレンチゲート電極群が形成されている。そのセル領域の周りに、セル領域を囲む外周トレンチ(特許文献1では外堀トレンチと呼ばれている)が形成されている。外周トレンチは、半導体基板の表面からドリフト層内に達しており、その壁面が絶縁物質で被覆されている。特許文献1の技術によれば、半導体装置のオフ時に形成される空乏層を半導体基板の外周近傍にまで広く伸ばすことができ、半導体装置の耐圧を向上させることができる。
図6(1)に、従来の半導体装置500の平面レイアウトを例示する。半導体装置500は、平面視すると四角形をなしている半導体基板502に形成されており、セル領域503と、外周トレンチ504と、ゲートパッド505を備えている。セル領域503に、トレンチゲート電極群506が形成されている。外周トレンチ504は、セル領域503を一巡している(囲んでいる)。ゲートパッド505は、トレンチゲート電極群506に電気的に導通しており、半導体基板502の表面に形成されている。ゲートパッド505は、外周トレンチ504の外側に形成されている。
ゲートパッド505の面積からいえば、必要面積はもっと小さくてよい。図6(2)に示すように、ゲートパッド505aの面積を縮小すれば、セル領域503aに利用できる面積は増大する。
しかしながら、ゲートパッド505には、ボンディングワイヤ等の導体を接続固定する必要がある。図6(2)に示すようにゲートパッド505aの面積を縮小すると、ゲートパッド505aの幅Laが狭くなりすぎて、ゲートパッド505aに導体を固定することができなくなってしまう。
図6(3)では、外周トレンチ504bがトレンチゲート電極群506bとゲートパッド505bの外側を一巡している(囲んでいる)。この場合、ゲートパッド505bの下方の領域(トレンチゲート電極群506bが形成されていない)に電界が集中する部位が発生し、その部位でリークが増大する現象が発生しやすい。
図6(4)では、外周トレンチ504cがセル領域503cのみを一巡している。ゲートパッド505cは、外周トレンチ504cの外側に形成されている。四角形をなしている半導体基板502c内にゲートパッド505cを形成するためには、半導体基板502cの外周に沿って伸びている外周トレンチ504cの一部に、内側に向かって湾曲している湾曲部507Cを形成する必要がある。湾曲部507Cを設けると、その外側に位置する半導体基板502の表面に、ゲートパッド505cを形成することができる。
しかしながら、実験の結果、図6(4)のレイアウトを採用すると、半導体装置の耐圧が低下してしまうことがわかっている。外周トレンチの一部に内側に向かって湾曲している湾曲部(例えば507c)を形成すると、半導体装置の耐圧が低下してしまうことがわかっている。
本発明は、上記の課題に鑑みて創作されたものであり、その目的は、高耐圧性能を確保しながら、広いセル領域を確保することができる半導体装置を提供することにある。
発明者は、外周トレンチに内側湾曲部を形成したときに耐圧が低下する現象を種々に研究した。その結果、意外なことに、半導体基板502の全面にボディ層を形成していると、内側湾曲部を形成したときに耐圧が低下するのに対し、ボディ層の形成範囲を外周トレンチの内側に制約すると、内側湾曲部を形成しても耐圧が低下しないことを見出した。この知見は斬新な知見であり、それまで、外周トレンチが内側湾曲部を有するレイアウトを採用したときに耐圧が低下する事象と、ボディ層の形成範囲が関係しているとの認識はまったく存在しなかった。ボディ層を全面に設けると不具合が発生するのに対し、ボディ層の形成範囲を規制するとその不具合が抑制されるという認識がなかったために、半導体基板の全面にボディ層を設けることによって製造工程を簡単化するという技術常識に挑戦する研究は行われてこなかった。
本発明は、新たに見出された上記知見を活用して創作された。
セル領域には、第1導電型のドリフト層と、ドリフト層の表面に積層されている第2導電型のボディ層と、ボディ層の表面からボディ層を貫通してドリフト層内に達しているトレンチゲート電極群が形成されている。外周トレンチは、半導体基板の表面からドリフト層内に達しており、その壁面が絶縁物質で被覆されており、セル領域を囲むループ形状であるとともに、前記ループの一部にループの内側に向かって湾曲している湾曲部が形成されている。ゲートパッドは、トレンチゲート電極群に電気的に導通しているとともに、外周トレンチに形成されている湾曲部の外側に位置する半導体基板の表面に形成されている。本発明の半導体装置は、ボディ層が外周トレンチの内側の範囲にのみ形成されていることを特徴としている。
「ループの内側に向かって湾曲している」態様には、ループの内側に向かってカーブしている場合、ループの内側に向かってトレンチが直線的に伸びるとともに、内側に向かって直線的に伸びている2本のトレンチの交差位置に頂点が形成されている場合を含む。内側に向かって湾曲する形状には特に限定されない。
なお、外周トレンチが形成するループは、完全な閉ループでなくともよく、一部に数ミクロン程度の欠落部分が形成されているループであってもよい。数ミクロン程度の欠落であれば、ループに沿って実質的に一様な空乏層を形成することができるからである。
しかも、ボディ層を外周トレンチ504cの内側の範囲にのみ形成すると、外周トレンチ504cの一部に内側湾曲部507cを形成しても、半導体装置500cの耐圧が低下することがない。図6(1)のレイアウトによる場合と同等の耐圧を確保することができる。上記の理由はまだ判然としていないが、その結果が得られること自体は実験によって確認されている。
ボディ層は最外周トレンチの内側の壁にまで到達していてもよいし、最外周トレンチの内側の壁とボディ層の外縁の間に距離が残されていてもよい。ボディ層は、最外周トレンチの内側に隣接している外周トレンチ(外から数えて2番目の外周トレンチ)よりも外側にまで伸びていることが好ましい。
外から2番目の外周トレンチよりも外側にまでボディ層が伸びており、しかも最外周トレンチの外側にまではボディ層が伸びていなければ、セル領域の周縁部での電界集中が効果的に緩和される。半導体装置の耐圧をより一層向上させることができる。
IGBTのオン電圧を低下させるために、ボディ層内に第1導電型のフローティング層を形成することが有効である。第2導電型のボディ層の内部に、ボディ層とドリフト層の界面と平行に伸びる第1導電型のフローティング層を形成すると、ドリフト層に第2導電型のキャリアが蓄積され、伝導度変調現象が活発化し、IGBTのオン電圧が低下する。なお、トレンチゲート電極群は、第1導電型のフローティング層を貫通して伸びている。
上記のIGBTの場合、第1導電型のフローティング層を、最内周の外周トレンチの内側の範囲にのみ形成することが好ましい。
この場合は、トレンチゲート電極を収容しているトレンチをトレンチゲート電極よりも深く伸ばし、トレンチゲート電極よりも深部に位置する部分に絶縁物質を充填しておく。そのうえで、トレンチゲート電極を収容しているトレンチと外周トレンチの底面を第2導電型のフローティング領域で取り囲んでおく。第2導電型のフローティング領域は、第1導電型のドリフト層内でフローティングしている。
この場合、半導体装置のオフ時に、ボディ層とドリフト層の界面と、ドリフト層とフローティング領域の界面の両者から空乏層が広がり、半導体装置は一層に高耐圧化される。
(1)ゲートパッドは略矩形である。
(2)半導体基板は、略矩形であり、最外周の外周トレンチが形成するループに外接する外接四角形が、半導体基板の矩形と相似である。
(3)ゲートパッドが、最外周の外周トレンチが形成するループに外接する外接四角形と、ループの湾曲部に囲まれた半導体基板の表面領域に位置している。
図面を参照して、実施例に係る半導体装置を説明する。本実施例は、本発明をパワーMOSに適用した実施例である。図1は、第1実施例の半導体装置100を半導体基板2の平面に交差する方向からみたときの平面図である。図2は、図1のII−II線に沿ってみたときの半導体装置100の断面図である。なお、図1、図2には、本発明を説明するために必要な部位のみを図示しており、半導体装置100が備える全ての部位を図示していない。
半導体装置100は、半導体基板2に形成されており、セル領域10と、2本の外周トレンチ4a、4bと、ゲートパッド8を備えている。
2本の外周トレンチ4a、4bは、平行に伸びており、セル領域10を二重に囲んでおり、それぞれがループ形状をなしている。外周トレンチ4a、4bは、そのループ形状の一部(図1において破線5が示す部分)において、ループの内側に向かって湾曲している湾曲部を備えている。以下では、破線5が示す部分を湾曲部5と称する。外周トレンチ4a、4bのループのその他の部分は略矩形をなし、半導体基板2の外周に沿って伸びている。なお、外周トレンチ4a、4bの各コーナ部分もわずかに湾曲している。
ゲートパッド8は、ボンディングワイヤ(不図示)を接続するためのものであり、最外周の外周トレンチ4aの湾曲部5の外側に位置している半導体基板2の表面に配置されている。ゲートパッド8は、後記するトレンチゲート電極群24に電気的に導通している。
図1に示すように、ゲートパッド8は、少なくともその一部が、最外周の外周トレンチ4aが形成するループに外接する外接四角形7と、湾曲部5に囲まれている範囲に位置している。なお、図1では、理解しやすいように、外接四角形7が外周トレンチ4aよりも一回り大きく描かれているが、外接四角形7は、外周トレンチ4aに外接する四角形であると理解されたい。
以下では、「外周トレンチが形成するループ」を単に「外周トレンチのループ」と表現する。
半導体基板2の下面側には、ドレイン電極36が形成されている。ドレイン電極36の上にn+型のドレイン層34が形成されている。ドレイン層34の上にn−型のドリフト層30が形成されている。ドレイン電極36とドレイン層34とドリフト層30は、半導体基板2の全面に形成されている。
ドリフト層30の上にp型のボディ層28が形成されている。ボディ層28は、最外周トレンチ4aのループの内側の範囲にのみ形成されている。ボディ層28の外縁は、最外周トレンチ4aのループの内側の壁面にまで達している。ボディ層28の外縁は、最外周トレンチ4aのループの外側にまで伸びていてはいけない。耐圧の低下につながるからである。ボディ層28の外縁は、外から2番目の外周トレンチ4bのループの外側にまで達していればよく、最外周トレンチ4aのループの内側の壁面にまで達している必要はない。ボディ層28の外縁と最外周トレンチ4aのループの内側の壁面の間に距離が残されていてもよい。ボディ層28の外縁は、最外周トレンチ4aとその内側の外周トレンチ4bの間に位置していればよい。
トレンチ6の内壁面は、絶縁物質26で覆われている。ゲートトレンチ6の浅い部分、すなわち、ボディ層28とドリフト層30の界面からわずかに下方の深さまでには、導電性物質24が充填されている。導電性物質24は、ソース領域22の表面にまで伸びている。導電性物質24は、ゲートトレンチ6の内壁面を覆っている絶縁物質26を介して、ソース領域22とドリフト層30を分離しているボディ層28に対向している。導電性物質24に正電圧を印加すると、ソース領域22とドリフト層30を分離しているボディ層28のうち、絶縁物質26を介して導電性物質24に対向している範囲のボディ層28をn型に反転させる。ボディ層28にn型チャンネルが形成されると、ソース領域22とドリフト層30が導通する。導電性物質24は、トレンチゲート電極24として機能する。トレンチゲート電極24は、図示しない断面において、ゲートパッドに電気的に接続されている。
外周トレンチ4a,4bには、絶縁物質26が充填されている。外周トレンチ4a,4bは、ゲートトレンチ6と同じ深さにまで伸びている。外周トレンチ4a,4bの底面は、p型の領域32で覆われている。
各々のトレンチ6,4a,4bの底面を覆うp型領域38,32同士は導通していない。各々のp型領域38,32は、周囲がn型のドリフト層30で取り囲まれており、外界から絶縁されている。本明細書では、外界から絶縁されているために電位が安定しない状態をフローティング状態という。p型領域38,32は、フローティング状態にある。p型領域38、32をp型フローティング領域と称する場合がある。
トレンチゲート電極24に正の電圧を加えないと、ドリフト層30とボディ層28の界面と、ドリフト層30とp型フローティング領域38,32の界面から、ドリフト層30内に空乏層が拡がる。空乏層が広い範囲に形成されるので、ソース領域22とドレイン電極36の間の耐圧が向上する。特に、フローティング領域32によって、空乏層が、ボディ層28の周縁部(図2において、ボディ層28と外周トレンチ4a、4bが接している付近の領域)に広がるので、周縁部の耐圧が向上する。
外接四角形7が規定する領域のうち、ゲートパッド8が占める領域以外の領域をセル領域に利用することができるので(換言すれば、トレンチゲート電極群24を形成することができるので)、半導体基板2の表面積を有効に利用することができる。外接四角形7は、半導体基板2の矩形と相似であり、半導体基板2の表面を最も有効にセル領域に利用することができる。なお、ゲートパッド8の全部が、ループに外接する外接四角形7の内側に位置していることが好ましい。最も効率よく半導体基板2の表面をセル領域10に利用することができる。
他方、半導体基板に交差する方向からみたときのボディ層の領域を限定するには、ボディ層を形成する際にマスクが必要となる。ボディ層を半導体基板の全面に形成する場合にはマスクは必要ない。従って、ボディ層を半導体基板の全面に形成する方が、ボディ層の領域を限定する場合に比べて低コストで半導体装置を製造することができる。特に、図1に示した半導体装置100のように、複雑なループ形状(湾曲部5がループの内側に湾曲しているループ形状)に合わせてボディ層の形成範囲を限定すると、マスクの形状も複雑になるためコスト増となる。従って、製造コストの観点から、ボディ層を半導体基板の全面に形成する方が有利であるとされてきた。
発明者は、外周トレンチが形成するループの形状が、単純な略矩形の場合と、一部でループの内側に湾曲している(図1の湾曲部5参照)場合とで耐圧特性を比較してみた。そうすると、ループの形状が単純な矩形の場合に比較して、湾曲部が形成されている場合には耐圧特性が低下することを発見した。しかしながら、耐圧が低下する現象は、ボディ層を半導体基板の全面に形成した場合に生じる事象であって、ボディ層の形成範囲を外周トレンチのループの内側に限定すると、耐圧が低下する現象が抑制されることを見出した。
上述したとおり、半導体装置100では、半導体基板2に交差する方向からみて、外周トレンチ4a、4bが形成するループの一部に、ループの内側に向かって湾曲している湾曲部5を有しており、ゲートパッド8の少なくとも一部が、最外周の外周トレンチ4aのループの外側であって、そのループに外接する外接四角形7と湾曲部5に挟まれた領域に位置している。そして、半導体基板2に交差する方向からみたときのボディ層28の形成範囲が、最外周の外周トレンチ4aのループの内側に限定されている。ボディ層28が形成される領域を最外周の外周トレンチ4aのループの内側に限定することによって、外周トレンチ4a、4bのループの一部をループの内側に湾曲させても、耐圧特性が低下することを抑制することができる。半導体装置100は、高耐圧性能を確保するとともに、広いセル領域を確保することができる。
図7に示すように、ボディ層が半導体基板の全面に形成されている半導体装置では、電圧VdがV1[V]を越えた段階からドレイン/ソース間に流れる電流Idが徐々に増加している。他方、図8に示すように、ボディ層の形成範囲を外周トレンチの内側に規制した半導体装置100では、電圧Vdが前述したV1[V]よりもはるかに大きいV2[V]付近まで、ドレイン/ソース間に流れる電流Idが低く抑えられている。外周トレンチが形成するループの形状が単純な略矩形の場合には、ボディ層がループの外側まで拡がっていても耐圧が低下しなかったのに対して、ループの一部に内側湾曲部を形成した場合には、耐圧が低下する(図7参照)。しかしながら、その現象も、ボディ層の形成範囲を外周ループの内側に限定すると抑制され、ボディ層の領域を限定しない場合(図7)と比較してはるかに高い耐圧特性が得られた(図8)。
次に、本実施例をIGBT200に適用した実施例を説明する。図1は第2実施例でも共通であるので重複した図示を省略する。ただし、参照番号については適宜読み替えるものとする。
図3は、図1のII−II線断面図である。以下では、第1実施例と相違する部分のみを説明する。対応する部分には下2桁が共通する番号を付して重複説明を省略する。
半導体基板202の裏面には、コレクタ電極236、コレクタ層238、バッファ層234が形成されている。この場合、領域222はエミッタ領域となる。
本実施例では、p型のボディ層228の内部にn型のフローティング層40が形成されている。n型のフローティング層40は、IGBT200のオン時に、コレクタ層238からドリフト層230に注入されたホールがボディ層228を通過してボディコンタクト領域(不図示)から排出されるのを防止する。すなわち、ホールをドリフト層230に蓄積する。ホールがドリフト層230に蓄積されると、ドリフト層230で生じる伝導度変調現象が活発化する。広いセル領域と活発な伝導度変調が得られるために、IGBT200のオン抵抗は非常に低い。
図4に、第3実施例の半導体装置300の平面図(半導体基板302に交差する方向からみたときの図)を示す。半導体装置300の表面に、複数のゲートトレンチ206を囲む外周トレンチ304a、304bが形成されている。なお、ゲートトレンチ306の内部には、第1実施例と同様に、トレンチゲート電極(図2のトレンチゲート電極24)が形成されている。また、別言すれば、外周トレンチ304a、304bは、複数のゲートトレンチ306が形成されているセル領域を一巡する(囲む)ループを形成している。
外周トレンチ304a、304bが形成するループの形状は、略矩形であるが、矩形のひとつのコーナ部分がループの内側に向かって円弧状に湾曲している。この円弧状の部分を湾曲部305と称する。最外周の外周トレンチ304aのループの内側の領域にのみ、ボディ層328(図4においてハッチングで示した部分)が形成されている。最外周の外周トレンチ304aのループの外側には、ボディ層328が形成されていない。なお、外周トレンチ304aのループより内側では、ボディ層328の下にドリフト層330が積層されている。半導体装置300の断面構造は、図2に示した半導体装置100の断面構造と同じであるので説明を省略する。なおIGBTを実現する場合には、図3の断面構造を採用する。
最外周の外周トレンチ304aのループの外側であって、湾曲部305に隣接して扇形状のゲートパッド308が形成されている。
図4において、破線で示す矩形は、外周トレンチ304aのループに外接する外接四角形307である。ゲートパッド308は、外周トレンチ304aのループの外側に位置しており、その一部が、ループの湾曲部305と外接四角形307に囲まれている領域に位置している。
ゲートパッド308には、ボンディングワイヤを接続するために所定の縦横比の領域が必要とされる。所定の縦横比を有すれば、図4に示すように扇形であってもよい。ゲートパッド308は、その全部が、外周トレンチ304aのループの外側であって、ループの湾曲部305と外接四角形307に囲まれている領域に位置していてもよい。
図5に、第3実施例の半導体装置400の平面図(半導体基板402に交差する方向からみたときの図)を示す。半導体装置400の表面に、複数のトレンチ用ゲート406を囲む外周トレンチ404a、404bが形成されている。外周トレンチ404a、404bが形成するループの形状は、略矩形であるが、矩形の一辺の中央付近が、ループの内側に向かって湾曲している。この湾曲している部分を湾曲部405と称する。最外周の外周トレンチ404aのループの内側の領域にのみ、ボディ層428(図5においてハッチングで示した部分)が形成されている。最外周の外周トレンチ404aのループの外側には、ボディ層428が形成されていない。なお、外周トレンチ404aのループより内側では、ボディ層428の下にドリフト層430が積層されている。半導体装置400の断面構造は、図2に示した半導体装置100の断面構造と同じであるので説明を省略する。なおIGBTを実現する場合には、図3の断面構造を採用する。
最外周の外周トレンチ404aのループの外側であって、湾曲部405に隣接して略矩形のゲートパッド408が形成されている。
図5において、破線で示す矩形は、外周トレンチ404aのループに外接する外接四角形407である。ゲートパッド408は、外周トレンチ404aのループの外側であって、その一部が、ループの湾曲部405と外接四角形407に囲まれている領域に位置している。ゲートパッド408は、その全部が、外周トレンチ404aのループの外側であって、ループの湾曲部405と外接四角形407に囲まれている領域に位置していてもよい。
例えば、実施例に示した半導体装置は、平行に伸びる2本の外周トレンチを有している。外周トレンチは、1本でもよく、また、3本以上でよい。外周トレンチが複数の場合は、半導体基板に交差する方向からみて、ボディ層の外縁が、最外周の外周トレンチと最外周の外周トレンチに隣接する外周トレンチの間に位置していればよい。
4a、4b:外周トレンチ
5:外周トレンチの湾曲部
6:ゲートトレンチ
8:ゲートパッド
10:セル領域
22:ソース領域
24:トレンチゲート電極(導電性物質)
26:絶縁物質
28:ボディ層
30:ドリフト層
32:フローティング領域
34:ドレイン層
36:ドレイン電極
38:フローティング領域
40:フローティング層
100:半導体装置
Claims (5)
- 半導体基板に形成されている半導体装置であり、
セル領域と、外周トレンチと、ゲートパッドを備えており、
前記セル領域に、第1導電型のドリフト層と、そのドリフト層の表面に積層されている第2導電型のボディ層と、そのボディ層の表面からボディ層を貫通して前記ドリフト層内に達しているトレンチゲート電極群が形成されており、
前記外周トレンチは、半導体基板の表面から前記ドリフト層内に達しており、その壁面が絶縁物質で被覆されており、前記セル領域を囲むループ形状であるとともに、前記ループの一部にループの内側に向かって湾曲している湾曲部が形成されており、
前記ゲートパッドは、前記トレンチゲート電極群に電気的に導通しているとともに、前記湾曲部の外側に位置する半導体基板の表面領域に形成されており、
前記ボディ層が、前記外周トレンチが形成するループの内側の範囲にのみ形成されていることを特徴とする半導体装置。 - 前記ゲートパッドの少なくとも一部が、前記ループに外接する外接四角形と前記湾曲部に囲まれている半導体基板の表面領域に形成されていることを特徴とする請求項1の半導体装置。
- 前記外周トレンチが、前記セル領域を多重に取り囲む複数本の外周トレンチを備えており、
前記ボディ層の外縁が、最外周の外周トレンチとその内側に隣接している外周トレンチの間に位置していることを特徴とする請求項1又は2の半導体装置。 - 前記外周トレンチが、前記セル領域を多重に取り囲む複数本の外周トレンチを備えており、
半導体基板の裏面にコレクタ領域が形成されており、
前記ボディ層内に第1導電型のフローティング層が形成されており、
前記フローティング層が、最内周の外周トレンチが形成するループの内側の範囲にのみ形成されており、
IGBTとして動作することを特徴する請求項1から3のいずれか1項に記載の半導体装置。 - 前記トレンチゲート電極を収容しているトレンチが前記トレンチゲート電極よりも深く伸びており、
前記トレンチゲート電極よりも深部の前記トレンチに絶縁物質が充填されており、
前記トレンチゲート電極を収容しているトレンチと前記外周トレンチの底面が、第2導電型のフローティング領域で取り囲まれていることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007165549A JP4915297B2 (ja) | 2007-06-22 | 2007-06-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007165549A JP4915297B2 (ja) | 2007-06-22 | 2007-06-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009004655A true JP2009004655A (ja) | 2009-01-08 |
JP4915297B2 JP4915297B2 (ja) | 2012-04-11 |
Family
ID=40320696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007165549A Expired - Fee Related JP4915297B2 (ja) | 2007-06-22 | 2007-06-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4915297B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028567A (ja) * | 2010-07-23 | 2012-02-09 | Denso Corp | 半導体装置 |
JP2014130896A (ja) * | 2012-12-28 | 2014-07-10 | Toyota Motor Corp | 半導体装置 |
JP2014229705A (ja) * | 2013-05-21 | 2014-12-08 | 株式会社東芝 | 半導体装置 |
WO2015166754A1 (ja) * | 2014-05-01 | 2015-11-05 | 三菱電機株式会社 | 半導体装置 |
JP2016152299A (ja) * | 2015-02-17 | 2016-08-22 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002203964A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2004349384A (ja) * | 2003-05-21 | 2004-12-09 | Toshiba Corp | 半導体装置 |
JP2005210047A (ja) * | 2003-12-24 | 2005-08-04 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2006128507A (ja) * | 2004-10-29 | 2006-05-18 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006245422A (ja) * | 2005-03-04 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007173411A (ja) * | 2005-12-20 | 2007-07-05 | Toyota Motor Corp | 絶縁ゲート型半導体装置 |
-
2007
- 2007-06-22 JP JP2007165549A patent/JP4915297B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002203964A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2004349384A (ja) * | 2003-05-21 | 2004-12-09 | Toshiba Corp | 半導体装置 |
JP2005210047A (ja) * | 2003-12-24 | 2005-08-04 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2006128507A (ja) * | 2004-10-29 | 2006-05-18 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2006245422A (ja) * | 2005-03-04 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007173411A (ja) * | 2005-12-20 | 2007-07-05 | Toyota Motor Corp | 絶縁ゲート型半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028567A (ja) * | 2010-07-23 | 2012-02-09 | Denso Corp | 半導体装置 |
JP2014130896A (ja) * | 2012-12-28 | 2014-07-10 | Toyota Motor Corp | 半導体装置 |
US9257501B2 (en) | 2012-12-28 | 2016-02-09 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2014229705A (ja) * | 2013-05-21 | 2014-12-08 | 株式会社東芝 | 半導体装置 |
WO2015166754A1 (ja) * | 2014-05-01 | 2015-11-05 | 三菱電機株式会社 | 半導体装置 |
JP5985105B2 (ja) * | 2014-05-01 | 2016-09-06 | 三菱電機株式会社 | 半導体装置 |
US9698221B2 (en) | 2014-05-01 | 2017-07-04 | Mitsubishi Electric Corporation | Semiconductor device |
JP2016152299A (ja) * | 2015-02-17 | 2016-08-22 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP4915297B2 (ja) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7893457B2 (en) | Bipolar mosfet devices and methods for their use | |
JP6260515B2 (ja) | 半導体装置 | |
JP3906181B2 (ja) | 電力用半導体装置 | |
JP5636808B2 (ja) | 半導体装置 | |
JP5900503B2 (ja) | 半導体装置 | |
CN110914996B (zh) | 半导体器件 | |
JP2007305751A (ja) | 絶縁ゲート型半導体装置 | |
JP2013149798A (ja) | 炭化珪素半導体装置 | |
CN108292676A (zh) | 碳化硅半导体装置 | |
JP4915297B2 (ja) | 半導体装置 | |
KR101039564B1 (ko) | 트렌치 게이트 구조를 가지는 반도체 소자 | |
US11088276B2 (en) | Silicon carbide semiconductor device | |
JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP5694285B2 (ja) | 半導体装置 | |
JP7052315B2 (ja) | 半導体装置 | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP2008177297A (ja) | 半導体装置 | |
KR102572223B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
JP7147510B2 (ja) | スイッチング素子 | |
US20180108774A1 (en) | Semiconductor Device and Method for Manufacturing Same | |
JP2022131827A (ja) | スイッチング素子 | |
JP7263978B2 (ja) | 半導体装置 | |
JP7352151B2 (ja) | スイッチング素子 | |
JP2018041983A (ja) | 半導体装置 | |
KR102608092B1 (ko) | 절연게이트 양극성 트랜지스터 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4915297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |