JP2014229705A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014229705A
JP2014229705A JP2013107255A JP2013107255A JP2014229705A JP 2014229705 A JP2014229705 A JP 2014229705A JP 2013107255 A JP2013107255 A JP 2013107255A JP 2013107255 A JP2013107255 A JP 2013107255A JP 2014229705 A JP2014229705 A JP 2014229705A
Authority
JP
Japan
Prior art keywords
region
semiconductor
electrode
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013107255A
Other languages
English (en)
Other versions
JP6271155B2 (ja
Inventor
松岡　長
Takeru Matsuoka
長 松岡
泰仁 斉藤
Yasuhito Saito
泰仁 斉藤
誠一 神山
Seiichi Kamiyama
誠一 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013107255A priority Critical patent/JP6271155B2/ja
Priority to US14/015,145 priority patent/US8872257B1/en
Priority to US14/492,634 priority patent/US9111771B2/en
Publication of JP2014229705A publication Critical patent/JP2014229705A/ja
Priority to US14/799,280 priority patent/US9401398B2/en
Application granted granted Critical
Publication of JP6271155B2 publication Critical patent/JP6271155B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】より耐性の高い半導体装置を提供する。
【解決手段】実施形態の半導体装置において、第１領域は、第１半導体層と、第１半導体領域と、第２半導体領域と、第１半導体領域よりも不純物濃度が高い第３半導体領域と、第２半導体領域および第３半導体領域に電気的に接続された第１電極と、第１半導体層に電気的に接続された第２電極と、第２半導体領域の位置から第１半導体層の位置にまで達する第３電極と、第３電極に並び、絶縁膜を介して第１半導体層に接する第４電極と、を有する。第２領域は、第１半導体層の上側に第３電極に電気的に接続されたパッド電極を有する。第３領域は、第１半導体層と、第１半導体層の上に設けられた第１半導体領域と、第１半導体領域に接する第３半導体領域と、第３半導体領域に電気的に接続された第１電極と、第１半導体層に電気的に接続された第２電極と、第３半導体領域の位置から第１半導体層の位置にまで達する絶縁層と、を有する。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
近年、パワーＭＯＳＦＥＴにおいては、一例として、ＥＰＳ（Electrically-assisted Power Steering）等の車載モータ駆動向けなどの需要が拡大している。モータの駆動形式としては、例えば、三相インバータおよびＨブリッジ回路があげられる。パワーＭＯＳＦＥＴにおいては、寄生ダイオードへの通電および逆回復動作が存在するため、リカバリ電流が流れる。このリカバリ電流が流れたときには、この電流によって半導体が破壊しない程度の所定の耐圧が必要になる（以下、この耐性をｔｒｒ耐量とする）。これは、同期整流型ＤＣ−ＤＣコンバーターのロウサイド用ＭＯＳＦＥＴについても同じである。
このような状況のなか、フィールドプレート構造を有したトレンチゲート型ＭＯＳＦＥＴが注目されている。このような素子においては、さらに高いｔｒｒ耐量が求められている。
特開２００９−１４６９９４号公報
本発明が解決しようとする課題は、より耐性の高い半導体装置を提供することである。
実施形態の半導体装置は、第１領域と、第２領域と、前記第１領域と前記第２領域との間に設けられた第３領域と、を備える。前記第１領域は、第１導電形の第１半導体層と、前記第１半導体層の上に設けられた第２導電形の第１半導体領域と、前記第１半導体領域の上に設けられた第１導電形の第２半導体領域と、前記第１半導体領域に接し、前記第１半導体領域よりも不純物濃度が高い第２導電形の第３半導体領域と、前記第２半導体領域及び前記第３半導体領域に電気的に接続された第１電極と、前記第１半導体層に電気的に接続された第２電極と、前記第１半導体領域の表面から前記第１半導体層の内部にまで達する絶縁膜と、前記絶縁膜を介して前記第１半導体領域に接する第３電極と、前記絶縁膜を介して、前記第１半導体層及び前記第３電極に接する第４電極と、を有する。前記第２領域は、前記第１半導体層の上側において、前記第３電極に電気的に接続されたパッド電極を有する。前記第３領域は、前記第１半導体層と、前記第１半導体層の上に設けられた前記第１半導体領域と、前記第１半導体領域に接する前記第３半導体領域と、前記第３半導体領域に電気的に接続された前記第１電極と、前記第１半導体層に電気的に接続された前記第２電極と、前記第３半導体領域の位置から前記第１半導体層の位置にまで達する第１絶縁層と、を有する。
図１（ａ）は、第１実施形態に係る半導体装置を表す模式的平面図であり、図１（ｂ）は、図１（ａ）の矢印Ａで示す領域を表す模式的平面図である。 図２は、第１実施形態に係る半導体装置を表す模式的断面図である。 図３（ａ）は、参考例に係る半導体装置の作用を表す模式的平面図であり、図３（ｂ）は、図３（ａ）のＸ−Ｙ線に沿った位置での模式的断面図である。 図４（ａ）は、第１実施形態に係る半導体装置の作用を表す模式的平面図であり、図４（ｂ）は、図４（ａ）のＸ−Ｙ線に沿った位置での模式的断面図である。 図５（ａ）は、第２実施形態に係る半導体装置を表す模式的平面図であり、図５（ｂ）は、図５（ａ）のＸ−Ｙ線に沿った位置での模式的断面図である。 図６は、第３実施形態に係る半導体装置を表す模式的平面図である。 図７（ａ）は、第４実施形態に係る半導体装置を表す模式的平面図であり、図７（ｂ）は、図７（ａ）のＸ−Ｙ線に沿った位置での模式的断面図である。 図８は、第５実施形態に係る半導体装置を表す模式的平面図である。 図９は、第６実施形態に係る半導体装置を表す模式的平面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１実施形態）
図１（ａ）は、第１実施形態に係る半導体装置を表す模式的平面図であり、図１（ｂ）は、図１（ａ）の矢印Ａで示す領域を表す模式的平面図である。
第１実施形態に係る半導体装置１は、パワーＭＯＳＦＥＴである。半導体装置１は、活性領域１ａ（第１領域）と、ゲートパッド領域１ｇ（第２領域）と、未使用領域（非活性領域）１ｄ（第３領域）と、を備える。ゲートパッド領域１ｇは、例えば、活性領域１ａに並んでいる。未使用領域１ｄは、例えば、活性領域１ａおよびゲートパッド領域１ｇに並び、活性領域１ａおよびゲートパッド領域１ｇの間に設けられている。未使用領域１ｄの一部は、ゲートパッド領域１ｇに並ぶ活性領域１ａの側に若干突出している。つまり、ゲートパッド領域１ｇの角部近傍には、未使用領域１ｄがある。
活性領域１ａには、トランジスタ等の能動素子もしくは内蔵ダイオード（寄生ダイオード）等の受動素子が配置されている。ゲートパッド領域１ｇには、パッド電極３８が配置されている。パッド電極３８は、後述するドリフト層の上側に設けられている。パッド電極３８は、ＭＯＳＦＥＴのゲート電極（後述のゲート電極３０）に電気的に接続されている。未使用領域１ｄには能動素子は配置されていない。
半導体装置１においては、活性領域１ａが未使用領域１ｄによって分割されている。これは、例えば、以下の理由による。例えば、矢印Ｂに示すパッド電極３８の角部には、電界が局所的に集中する場合がある。未使用領域１ｄを設けない場合には、パッド電極３８の角部近傍にも、活性領域１ａが配置されることになる。このような配置では、パッド電極３８の角部近傍の活性領域１ａがパッド電極角部の局所電界の影響を受けて、素子が正常に駆動しなくなる場合がある。これを回避するため、半導体装置１では、パッド電極３８の角部近傍に未使用領域１ｄを配置している。
さらに、図１（ｂ）には、ゲート配線３３と、ソース配線４１が例示されている。ゲート配線３３は、パッド電極３８およびゲート電極に電気的に接続されている。ソース配線４１は、後述するソース領域に電気的に接続されている。
図２は、第１実施形態に係る半導体装置を表す模式的断面図である。
図２には、図１（ｂ）のＸ−Ｙ線に沿った位置での断面が表されている。
まず、活性領域１ａの構造について説明する。
活性領域１ａにおいては、複数のＭＯＳＦＥＴが設けられている。ＭＯＳＦＥＴは、所謂、上下電極構造のＭＯＳＦＥＴである。
例えば、活性領域１ａにおいては、ｎ＋形のドレイン層１０の上にｎ−形のドリフト層１１（第１半導体層）が設けられている。ドリフト層１１の上には、ｐ形のベース領域２０（第１半導体領域）が設けられている。ベース領域２０の上には、ｎ＋形のソース領域４０（第２半導体領域）が設けられている。さらに、ソース領域４０には、ｐ＋形のホール抜き領域２５（第３半導体領域）が並んで配置されている。ホール抜き領域２５は、ベース領域２０に接している。ホール抜き領域２５に含まれる不純物元素濃度は、ベース領域２０に含まれる不純物元素濃度よりも高い。ホール抜き領域２５の底部は、ドリフト層１１とベース領域２０との接合部よりも上側に位置してもよく、該接合部よりも下側に位置してもよい。
ソース領域４０およびホール抜き領域２５には、ソース電極５０（第１電極）が電気的に接続されている。ドレイン層１０には、ドレイン電極５１（第２電極）が接している。ドリフト層１１は、ドレイン電極５１に電気的に接続されている。
また、ソース領域４０の位置からドリフト層１１の位置まで、ゲート電極３０（第３電極）が延在している。ゲート電極３０は、ドリフト層１１にまで達している。ソース領域４０、ベース領域２０、およびドリフト層１１と、ゲート電極３０と、の間には、絶縁膜３１が設けられている。ソース領域４０、ベース領域２０、およびドリフト層１１と、ゲート電極３０と、の間に設けられた絶縁膜３１については、ゲート絶縁膜と呼称してもよい。ゲート絶縁膜は、例えば、ベース領域２０の表面からドリフト層１１の内部まで達している。ゲート電極３０は、ゲート絶縁膜を介してドリフト層１１に接している。
また、ソース電極５０からドレイン電極５１に向かう方向をＺ方向（第１方向）とし、Ｚ方向に交差する方向をＸ方向（第２方向）とする。活性領域１ａにおいては、Ｘ方向においてフィールドプレート電極３５（第４電極）がゲート電極３０に並んでいる。フィールドプレート電極３５は、ソース電極５０に電気的に接続されているか、あるいは、その電位が浮遊電位になっている。
フィールドプレート電極３５は、絶縁膜３１を介してドリフト層１１に接している。絶縁膜３１は、 フィールドプレート電極３５とゲート電極３０との間にも設けられている。フィールドプレート電極３５に接する絶縁膜３１については、フィールドプレート絶縁膜と呼称してもよい。つまり、フィールドプレート電極３５は、フィールドプレート絶縁膜を介してドリフト層１１およびゲート電極３０に接している。フィールドプレート電極３５に接する絶縁膜３１の厚さは、ゲート電極３０に接する絶縁膜３１の厚さよりも厚い。ソース電極５０と、ゲート電極３０およびフィールドプレート電極３５と、の間には、層間絶縁膜２７が設けられている。 未使用領域１ｄの構造について説明する。
未使用領域１ｄにおいては、ドレイン層１０の上にドリフト層１１が設けられている。ドリフト層１１の上には、ベース領域２０が設けられている。ベース領域２０には、ホール抜き領域２５が接している。未使用領域１ｄにおいて、ホール抜き領域２５の底部は、ドリフト層１１とベース領域２０との接合部よりも上側に位置してもよく、該接合部よりも下側に位置してもよい。
ホール抜き領域２５には、ソース電極５０が電気的に接続されている。ドレイン層１０には、ドレイン電極５１が接している。ドリフト層１１は、ドレイン電極５１に電気的に接続されている。
また、未使用領域１ｄにおいては、ホール抜き領域２５の位置からドリフト層１１の位置にまで達する絶縁層３２（第１絶縁層）が設けられている。絶縁層３２の深さは、絶縁膜３１の深さと同じである。換言すれば、絶縁層３２の底は、絶縁膜３１の底と同じ位置にある。また、複数の絶縁層３２のＸ方向におけるピッチは、複数の絶縁膜３１のＸ方向におけるピッチと同じでもよく、異なってもよい。
図２には、一例として、絶縁層３２がフィールドプレート電極３５の下端および側部を取り囲む形態が表されている。また、フィールドプレート電極３５の両側に、一対のゲート電極３０が設けられている。
未使用領域１ｄにおける絶縁層３２、ゲート電極３０、およびフィールドプレート電極３５のＸ−Ｚ平面での断面構造は、活性領域１ａにおける絶縁膜３１、ゲート電極３０、およびフィールドプレート電極３５のＸ−Ｚ平面での断面構造は同じである。これは、未使用領域１ｄにおける絶縁層３２、ゲート電極３０、およびフィールドプレート電極３５と、活性領域１ａにおける絶縁膜３１、ゲート電極３０、およびフィールドプレート電極３５と、が同じ製造工程で形成されるためである。なお、未使用領域１ｄにおいてはフィールドプレート電極３５、ゲート電極３０とを適宜取り除いてもよい。
絶縁層３２とソース電極５０との間には、層間絶縁膜２７が設けられている。絶縁層３２によって取り囲まれたフィールドプレート電極３５は、ソース電極５０に電気的に接続されているか、あるいは、その電位が浮遊電位になっている。また、未使用領域１ｄにおけるゲート電極３０は、例えば、ソース電極５０もしくはパッド電極３８に電気的に接続されているか、あるいは、その電位が浮遊電位になっている。
ベース領域２０、ソース領域４０、ホール抜き領域２５、フィールドプレート電極３５、絶縁膜３１、および絶縁層３２のそれぞれは、Ｙ方向に延在している。また、ベース領域２０、ソース領域４０、ホール抜き領域２５、フィールドプレート電極３５のそれぞれのＹ方向における長さは、活性領域１ａと未使用領域１ｄとで異なっている。また、絶縁層３２はＹ方向に延びるストライブ状でなく、メッシュ状、リング状などであってもよい。
ドレイン層１０、ドリフト層１１、ベース領域２０、ソース領域４０、およびホール抜き領域２５の材料は、例えば、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）等である。ソース電極５０、ドレイン電極５１およびパッド電極３８の材料は、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、チタン（Ｔｉ）等の少なくともいずれかの金属があげられる。ゲート電極３０およびフィールドプレート電極３５の材料は、ポリシリコン、タングステン（Ｗ）等を含む。ソース配線４１およびゲート配線３３の材料は、例えば、ポリシリコン、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、チタン（Ｔｉ）等の少なくともいずれかの金属、ポリシリコン等を含む。実施形態に係る絶縁膜および絶縁層は、二酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）等を含む。
また、絶縁膜３１および絶縁層３２は、ドリフト層１１に形成したトレンチのなかに形成することから、絶縁膜３１および絶縁層３２をトレンチ構造と呼称する場合がある。また、ゲート電極３０をトレンチゲートと呼称する場合がある。それ故、半導体装置１に配備されたＭＯＳＦＥＴは、フィールドプレート構造のトレンチゲート型ＭＯＳＦＥＴと称される場合がある。
また、図２には、上下電極構造のＭＯＦＥＴを表したが、ドレイン電極５１とドレイン層１０との間にｐ＋形の半導体層を設けたＩＧＢＴ（Insulated Gate Bipolar Transistor）も実施形態に含まれる。また、実施形態では、ｎ＋形、ｎ形、ｎ−形を第１導電形と呼称し、ｐ＋形、ｐ形、ｐ−形を第２導電形と呼称してもよい。また、ｎ＋形、ｎ形、ｎ−形の順で、不純物濃度が低くなっていることを意味し、ｐ＋形、ｐ形、ｐ−形の順で、不純物濃度が低くなっていることを意味する。
ここで、「不純物濃度」とは、半導体材料の導電性に寄与する不純物元素の実効的な濃度をいう。例えば、半導体材料にドナーとなる不純物元素とアクセプタとなる不純物元素とが含有されている場合には、活性化した不純物元素のうち、ドナーとアクセプタとの相殺分を除いた濃度を不純物濃度とする。
ｎ＋形、ｎ形、ｎ−形の不純物元素としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等があげられる。ｐ＋形、ｐ形、ｐ−形の不純物元素としては、例えば、ホウ素（Ｂ）等があげられる。
半導体装置１の作用を説明する前に、参考例に係る半導体装置の作用について説明する。
図３（ａ）は、参考例に係る半導体装置の作用を表す模式的平面図であり、図３（ｂ）は、図３（ａ）のＸ−Ｙ線に沿った位置での模式的断面図である。
参考例に係る半導体装置１００においては、未使用領域１ｄに上述したホール抜き領域２５が設けられていない。さらに、未使用領域１ｄにおいては、その両側にトレンチ構造があるものの、この部分以外にはトレンチ構造が設けられていない。半導体装置１００においては、未使用領域１ｄがトレンチ構造の間引き部になっている。
このような構造では、寄生ダイオードの通電オン時には、寄生ダイオードから注入された正孔が未使用領域１ｄに溜まり易くなる。寄生ダイオードとは、例えば、ホール抜き領域２５とドリフト層１１とによるｐｎ接合ダイオードである。例えば、図３（ｂ）には、未使用領域１ｄのドリフト層１１に蓄積した正孔を模式的に符号“ｈ”で表している。また、半導体装置１００では、パッド電極３８の下側もトレンチ構造の間引き部と同じ構造になっている。従って、正孔ｈはパッド電極３８の下側にも溜まり易くなっている。さらに、正孔ｈは、活性領域以外、未使用領域以外、およびゲートパッド領域以外の半導体装置１の外端部に蓄積する可能性もある。
次いで、寄生ダイオードの通電オフ時（逆回復時、リカバリ時）には、溜まった正孔ｈが、例えば、ドリフト層１１を経由して、活性領域１ａのホール抜き領域２５にまで到達する。例えば、図３（ａ）の矢印Ｐのごとく、溜まった正孔ｈが未使用領域１ｄの間近にあるホール抜き領域２５に流れ込む。この後、正孔ｈは、電界が集中するパッド電極３８の角部付近に集中する。半導体がこの局所的に集中した正孔電流に対して充分な耐性を持たないとき、半導体装置１００は、ついに破壊してしまう。このように、半導体装置１００では、高いｔｒｒ耐量が得られなくなる可能性がある。
これに対して、半導体装置１の作用を説明する。
図４（ａ）は、第１実施形態に係る半導体装置の作用を表す模式的平面図であり、図４（ｂ）は、図４（ａ）のＸ−Ｙ線に沿った位置での模式的断面図である。
第１実施形態に係る半導体装置１においては、未使用領域１ｄに複数のホール抜き領域２５が設けられている。さらに、未使用領域１ｄにおいては、トレンチ構造がある。未使用領域１ｄは、参考例のような間引き部になっていない。
これにより、ＭＯＳＦＥＴのオン時には、寄生ダイオードから注入された正孔が未使用領域１ｄに溜まったとしても、ＭＯＳＦＥＴのオフ時（リカバリ時）には、図４（ｂ）の矢印Ｐのごとく、溜まった正孔ｈが未使用領域１ｄに設けられたホール抜き領域２５を経由してソース電極５０に流出する。また、半導体装置１においては、未使用領域１ｄにトレンチ構造を配置している。このため、半導体装置１の未使用領域１ｄは、半導体装置１００の未使用領域１ｄに比べて、正孔蓄積領域が少なくなっている。
従って、半導体装置１においては、正孔ｈがパッド電極３８の角部付近に集中し難くなる。これにより、半導体装置１では、正孔電流が局所的に集中し難くなり、上述した破壊が起き難くなる。このように、半導体装置１では、寄生ダイオードから注入された正孔電流がリカバリ時に効率よくソース電極５０に引き抜かれる。その結果、半導体装置１は、より高いｔｒｒ耐量を有する。
また、未使用領域１ｄへのホール抜き領域２５およびトレンチ構造の形成は、マスクパターンのレイアウト変更で足りる。つまり、未使用領域１ｄへのホール抜き領域２５およびトレンチ構造の形成にあたり、製造工程の増加を要しない。このため、コスト上昇を招来しない。
（第２実施形態）
図５（ａ）は、第２実施形態に係る半導体装置を表す模式的平面図であり、図５（ｂ）は、図５（ａ）のＸ−Ｙ線に沿った位置での模式的断面図である。
第２実施形態に係る半導体装置２は、半導体装置１の構造に加え、絶縁層６０（第２絶縁層）をさらに備える。絶縁層６０は、ソース電極５０の側からドリフト層１１の側に延在している。絶縁層６０は、ソース電極５０からドリフト層１１にまで延在している。絶縁層６０は、ダミートレンチと呼称してもよい。絶縁層６０は、活性領域１ａおよび未使用領域１ｄの外側に設けられている。半導体装置２では、活性領域１ａおよび未使用領域１ｄが絶縁層６０によって取り囲まれている。絶縁層６０の深さは、絶縁膜３１の深さもしくは絶縁層３２の深さと同じである。または、これらの深さが同じ深さでなくても、特性に影響を及ぼさない所望の深さであれば同様の効果を有する。
また、図５（ｂ）では、絶縁層６０がフィールドプレート電極３５の下端および側部を取り囲む形態が表されている。絶縁層６０によって取り囲まれたフィールドプレート電極３５は、ソース電極５０に電気的に接続されているか、あるいは、その電位が浮遊電位になっている。このフィールドプレート電極３５については適宜取り除いてもよい。
これにより、半導体装置２ではパッド電極３８の下側もしくは半導体装置２の外端部からの活性領域１ａへの正孔電流の注入が絶縁層６０の障壁によってさらに抑制される。その結果、半導体装置２は半導体装置１よりもさらに高いｔｒｒ耐量を有する。
（第３実施形態）
絶縁層６０は、活性領域および未使用領域以外の領域を取り囲んでもよい。
図６は、第３実施形態に係る半導体装置を表す模式的平面図である。
第３実施形態に係る半導体装置３は、半導体装置１の構造に加え、絶縁層６０をさらに備える。半導体装置３に設けられた絶縁層６０の断面構造は、半導体装置２に設けられた絶縁層６０の断面構造と同じである。半導体装置３に設けられた絶縁層６０を第３絶縁層とする。絶縁層６０は、フィールドプレート電極３５の下端および側部を取り囲んでもよい。この場合、フィールドプレート電極３５は、ソース電極５０に電気的に接続されているか、あるいは、その電位が浮遊電位になっている。このフィールドプレート電極３５については適宜取り除いてもよい。絶縁層６０は、ソース電極５０の側からドリフト層１１の側に延在している。絶縁層６０は、ゲートパッド領域１ｇの外側に設けられている。半導体装置３では、ゲートパッド領域１ｇは、絶縁層６０によって取り囲まれている。
これにより、半導体装置３ではパッド電極３８の下側から活性領域１ａへの正孔電流の注入が絶縁層６０の障壁によってさらに抑制される。その結果、半導体装置３は半導体装置１よりもさらに高いｔｒｒ耐量を有する。
（第４実施形態）
図７（ａ）は、第４実施形態に係る半導体装置を表す模式的平面図であり、図７（ｂ）は、図７（ａ）のＸ−Ｙ線に沿った位置での模式的断面図である。
第４実施形態に係る半導体装置４は、半導体装置１の構造に加え、ゲートパッド領域１ｇに絶縁層３１ａが設けられている。パッド電極３８と半導体との間には層間絶縁膜７０が設けられている。パッド電極３８の下側に設けられた絶縁層３１ａを第４絶縁層とする。半導体装置４では、ゲートパッド領域１ｇの下側のドリフト層１１が絶縁層３１ａによって複数に分割されている。つまり、複数の絶縁層３１ａがゲートパッド領域１ｇの下側において、ドリフト層１１の表面からドリフト層１１の内部に達している。半導体装置４では、活性領域１ａに配置された絶縁膜３１がゲートパッド領域１ｇにまで延在し、この延在した部分を絶縁層３１ａとしている。但し、絶縁層３１ａの中にはゲート電極３０が設けられていない。
絶縁層３１ａは、フィールドプレート電極３５の下端および側部を取り囲んでもよい。この場合、フィールドプレート電極３５は、ソース電極５０に電気的に接続されているか、あるいは、その電位が浮遊電位になっている。このフィールドプレート電極３５については適宜取り除いてもよい。また、活性領域１ａに配置された絶縁膜３１をゲートパッド領域１ｇにまで延在させる必要はなく、絶縁膜３１と絶縁層３１ａとの間が途切れていてもよい。また、複数の絶縁層３１ａのＸ方向におけるピッチは、複数の絶縁膜３１のＸ方向におけるピッチと同じでもよく、異なってもよい。
このような構造であれば、ゲートパッド領域１ｇのドリフト層１１の正孔蓄積領域が複数の絶縁層３１ａの存在によってより減少する。ドリフト層１１の正孔蓄積領域の減少により、パッド電極３８の下側に溜まる正孔ｈの密度が減少する。これにより、半導体装置４ではパッド電極３８の下側から活性領域１ａへの正孔電流の注入がさらに抑制される。その結果、半導体装置４は半導体装置１よりもさらに高いｔｒｒ耐量を有する。
なお、図７（ｂ）には、ベース領域２０が表示されているが、パッド電極３８の下側においてはベース領域２０を取り除いてもよい。この場合、図７（ｂ）のベース領域２０の部分はドリフト層１１になる。このような場合でも、同じ効果が得られる。
（第５実施形態）
図８は、第５実施形態に係る半導体装置を表す模式的平面図である。
第５実施形態に係る半導体装置５は、半導体装置２と半導体装置４の複合構造を有している。このような構造であれば、パッド電極３８の下側もしくは半導体装置５の外端部からの活性領域１ａへの正孔電流の注入が絶縁層６０の障壁によって抑制される。さらに、パッド電極３８の下側に溜まる正孔ｈの密度が減少する。その結果、パッド電極３８の下側から活性領域１ａへの正孔電流の注入がさらに抑制される。その結果、半導体装置５は半導体装置１、２、４よりもさらに高いｔｒｒ耐量を有する。
（第６実施形態）
図９は、第６実施形態に係る半導体装置を表す模式的平面図である。
第６実施形態に係る半導体装置６では、活性領域１ａにおいて、フィールドプレート電極３５は、ソース電極５０からドレイン電極５１に向かうＺ方向において、ゲート電極３０に並んでいる。つまり、フィールドプレート電極３５は、ゲート電極３０の下側に位置している。このような構造であっても、半導体装置１と同じ作用を示す。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、「部位Ａは部位Ｂの上に設けられている」という場合の「の上に」とは、部位Ａが部位Ｂに接触して、部位Ａが部位Ｂの上に設けられている場合と、部位Ａが部位Ｂに接触せず、部位Ａが部位Ｂの上方に設けられている場合との意味で用いられている。また、「部位Ａは部位Ｂの上に設けられている」という意味は、部位Ａと部位Ｂとを反転させて部位Ａが部位Ｂの下に位置した場合にも適用される場合がある。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、４、５、６、１００ 半導体装置、 １ａ 活性領域（第１領域）、 １ｄ 未使用領域（第３領域）、 １ｇ ゲートパッド領域（第２領域）、 １０ ドレイン層、 １１ ドリフト層（第１半導体層）、 ２０ ベース領域（第１半導体領域）、 ２５ ホール抜き領域（第３半導体領域）、 ２７、７０ 層間絶縁膜、 ３０ ゲート電極（第３電極）、 ３１ 絶縁膜、 ３１ａ 絶縁層（第４絶縁層）、 ３２ 絶縁層（第１絶縁層）、 ３３ ゲート配線、 ３５ フィールドプレート電極（第４電極）、 ３８ パッド電極、 ４０ ソース領域（第２半導体領域）、 ４１ ソース配線、 ５０ ソース電極（第１電極）、 ５１ ドレイン電極（第２電極）、 ６０ 絶縁層（第２、３絶縁層）

Claims (6)

  1. 第１領域と、
    第２領域と、
    前記第１領域と前記第２領域との間に設けられた第３領域と、
    を備え、
    前記第１領域は、
    第１導電形の第１半導体層と、
    前記第１半導体層の上に設けられた第２導電形の第１半導体領域と、
    前記第１半導体領域の上に設けられた第１導電形の第２半導体領域と、
    前記第１半導体領域に接し、前記第１半導体領域よりも不純物濃度が高い第２導電形の第３半導体領域と、
    前記第２半導体領域及び前記第３半導体領域に電気的に接続された第１電極と、
    前記第１半導体層に電気的に接続された第２電極と、
    前記第１半導体領域の表面から前記第１半導体層の内部にまで達する絶縁膜と、
    前記絶縁膜を介して前記第１半導体領域に接する第３電極と、
    前記絶縁膜を介して、前記第１半導体層及び前記第３電極に接する第４電極と、
    を有し、
    前記第２領域は、前記第１半導体層の上側において、前記第３電極に電気的に接続されたパッド電極を有し、
    前記第３領域は、
    前記第１半導体層と、
    前記第１半導体層の上に設けられた前記第１半導体領域と、
    前記第１半導体領域に接する前記第３半導体領域と、
    前記第３半導体領域に電気的に接続された前記第１電極と、
    前記第１半導体層に電気的に接続された前記第２電極と、
    前記第３半導体領域の位置から前記第１半導体層の位置にまで達する第１絶縁層と、 を有し、
    前記第１電極から前記第１半導体層にまで延在する第２絶縁層によって前記第１領域及び前記第３領域が取り囲まれている半導体装置。
  2. 第１領域と、
    第２領域と、
    前記第１領域と前記第２領域との間に設けられた第３領域と、
    を備え、
    前記第１領域は、
    第１導電形の第１半導体層と、
    前記第１半導体層の上に設けられた第２導電形の第１半導体領域と、
    前記第１半導体領域の上に設けられた第１導電形の第２半導体領域と、
    前記第１半導体領域に接し、前記第１半導体領域よりも不純物濃度が高い第２導電形の第３半導体領域と、
    前記第２半導体領域及び前記第３半導体領域に電気的に接続された第１電極と、
    前記第１半導体層に電気的に接続された第２電極と、
    前記第１半導体領域の表面から前記第１半導体層の内部にまで達する絶縁膜と、
    前記絶縁膜を介して前記第１半導体領域に接する第３電極と、
    前記絶縁膜を介して、前記第１半導体層及び前記第３電極に接する第４電極と、
    を有し、
    前記第２領域は、前記第１半導体層の上側において、前記第３電極に電気的に接続されたパッド電極を有し、
    前記第３領域は、
    前記第１半導体層と、
    前記第１半導体層の上に設けられた前記第１半導体領域と、
    前記第１半導体領域に接する前記第３半導体領域と、
    前記第３半導体領域に電気的に接続された前記第１電極と、
    前記第１半導体層に電気的に接続された前記第２電極と、
    前記第３半導体領域の位置から前記第１半導体層の位置にまで達する第１絶縁層と、 を有する半導体装置。
  3. 前記第１電極から前記第１半導体層にまで延在する第２絶縁層をさらに備え、
    前記第１領域及び前記第３領域は、前記第２絶縁層によって取り囲まれている請求項２に記載の半導体装置。
  4. 前記第１電極の側から前記第１半導体層の側に延在する第３絶縁層をさらに備え、
    前記第２領域は、前記第３絶縁層によって取り囲まれている請求項２または３に記載の半導体装置。
  5. 前記第２領域は、前記第２領域の下側において、前記第１半導体層の表面から前記第１半導体層の内部に達する複数の第４絶縁層をさらに有している請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第４電極は、前記第１電極から前記第２電極に向かう第１方向に交差する第２方向において、前記第３電極に並んでいる請求項１〜５のいずれか１つに記載の半導体装置。
JP2013107255A 2013-05-21 2013-05-21 半導体装置 Active JP6271155B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013107255A JP6271155B2 (ja) 2013-05-21 2013-05-21 半導体装置
US14/015,145 US8872257B1 (en) 2013-05-21 2013-08-30 Semiconductor device
US14/492,634 US9111771B2 (en) 2013-05-21 2014-09-22 Semiconductor device
US14/799,280 US9401398B2 (en) 2013-05-21 2015-07-14 Semiconductor device including transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013107255A JP6271155B2 (ja) 2013-05-21 2013-05-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2014229705A true JP2014229705A (ja) 2014-12-08
JP6271155B2 JP6271155B2 (ja) 2018-01-31

Family

ID=51752722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013107255A Active JP6271155B2 (ja) 2013-05-21 2013-05-21 半導体装置

Country Status (2)

Country Link
US (3) US8872257B1 (ja)
JP (1) JP6271155B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046201A (ja) * 2016-09-15 2018-03-22 株式会社東芝 半導体装置
JP2018513545A (ja) * 2016-02-26 2018-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019161190A (ja) * 2018-03-16 2019-09-19 株式会社東芝 半導体装置
JP2022047378A (ja) * 2020-09-11 2022-03-24 株式会社東芝 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6271155B2 (ja) * 2013-05-21 2018-01-31 株式会社東芝 半導体装置
US11127822B2 (en) 2016-02-26 2021-09-21 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020031551A1 (ja) * 2018-08-10 2020-02-13 富士電機株式会社 半導体装置
JP6980626B2 (ja) 2018-09-18 2021-12-15 株式会社東芝 半導体装置
JP7224979B2 (ja) 2019-03-15 2023-02-20 株式会社東芝 半導体装置
JP7256770B2 (ja) * 2020-03-16 2023-04-12 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022644A (ja) * 2002-06-13 2004-01-22 Toyota Central Res & Dev Lab Inc Ｍｏｓｆｅｔ
JP2009004655A (ja) * 2007-06-22 2009-01-08 Toyota Motor Corp 半導体装置
JP2011192822A (ja) * 2010-03-15 2011-09-29 Fuji Electric Co Ltd 半導体装置
JP2013065749A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472708B1 (en) * 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
CN1265465C (zh) 2001-04-04 2006-07-19 三菱电机株式会社 半导体器件
JP4171268B2 (ja) * 2001-09-25 2008-10-22 三洋電機株式会社 半導体装置およびその製造方法
JP2009146994A (ja) 2007-12-12 2009-07-02 Toyota Industries Corp トレンチゲート型半導体装置
US8564052B2 (en) * 2009-11-20 2013-10-22 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates in termination
JP2011254387A (ja) * 2010-06-03 2011-12-15 Rohm Co Ltd 交流スイッチ
JP2012064641A (ja) 2010-09-14 2012-03-29 Toshiba Corp 半導体装置
JP6067957B2 (ja) 2011-02-15 2017-01-25 三菱電機株式会社 半導体装置
JP2012182241A (ja) 2011-02-28 2012-09-20 Panasonic Corp 連結導体及びこれを用いた半導体装置
US8796760B2 (en) * 2012-03-14 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and method of manufacturing the same
JP2014216573A (ja) * 2013-04-26 2014-11-17 株式会社東芝 半導体装置
JP6271155B2 (ja) * 2013-05-21 2018-01-31 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022644A (ja) * 2002-06-13 2004-01-22 Toyota Central Res & Dev Lab Inc Ｍｏｓｆｅｔ
JP2009004655A (ja) * 2007-06-22 2009-01-08 Toyota Motor Corp 半導体装置
JP2011192822A (ja) * 2010-03-15 2011-09-29 Fuji Electric Co Ltd 半導体装置
JP2013065749A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018513545A (ja) * 2016-02-26 2018-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018046201A (ja) * 2016-09-15 2018-03-22 株式会社東芝 半導体装置
JP2019161190A (ja) * 2018-03-16 2019-09-19 株式会社東芝 半導体装置
JP2022047378A (ja) * 2020-09-11 2022-03-24 株式会社東芝 半導体装置
JP7394038B2 (ja) 2020-09-11 2023-12-07 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20150008510A1 (en) 2015-01-08
US8872257B1 (en) 2014-10-28
JP6271155B2 (ja) 2018-01-31
US9111771B2 (en) 2015-08-18
US20150318392A1 (en) 2015-11-05
US9401398B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
JP6271155B2 (ja) 半導体装置
JP6197294B2 (ja) 半導体素子
JP6119577B2 (ja) 半導体装置
JP5098300B2 (ja) 半導体装置およびその製造方法
JP6801324B2 (ja) 半導体装置
JP2017147435A (ja) 半導体装置
JP5229288B2 (ja) 半導体装置およびその制御方法
JP2017022311A (ja) 半導体装置
JP6323556B2 (ja) 半導体装置
JP6597102B2 (ja) 半導体装置
JP6008054B2 (ja) 半導体装置
US9620595B2 (en) Semiconductor device
JP6600491B2 (ja) Ｅｓｄ素子を有する半導体装置
JP2012204395A (ja) 半導体装置およびその製造方法
JP5537359B2 (ja) 半導体装置
TW201533901A (zh) 半導體裝置
JP2021052078A (ja) 半導体装置及びその製造方法
KR20150108291A (ko) 반도체 장치
JP6606364B2 (ja) 半導体装置およびその製造方法
CN113614883A (zh) 半导体装置
US9601481B2 (en) Semiconductor device
JP2012204563A (ja) 半導体素子及び半導体素子の製造方法
JP2014225693A (ja) 半導体装置およびその製造方法
JP2007095874A (ja) 半導体装置
JP2009218307A (ja) Ｍｏｓ型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170417

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171227

R150 Certificate of patent or registration of utility model

Ref document number: 6271155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150