CN110914996B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110914996B
CN110914996B CN201780093279.4A CN201780093279A CN110914996B CN 110914996 B CN110914996 B CN 110914996B CN 201780093279 A CN201780093279 A CN 201780093279A CN 110914996 B CN110914996 B CN 110914996B
Authority
CN
China
Prior art keywords
region
trench
emitter
emitter trench
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780093279.4A
Other languages
English (en)
Other versions
CN110914996A (zh
Inventor
伊恩·德文尼
路德-金·恩格文森
约翰·哈钦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Dynex Semiconductor Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Dynex Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd, Dynex Semiconductor Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Publication of CN110914996A publication Critical patent/CN110914996A/zh
Application granted granted Critical
Publication of CN110914996B publication Critical patent/CN110914996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

我们在此公开了一种栅极控制的双极型半导体器件，包括：第一导电类型的集电极区；设置于所述集电极区之上的第二导电类型的漂移区；设置于所述漂移区之上的第一导电类型的主体区；第二导电类型的多个第一接触区，所述多个第一接触区设置于所述主体区上方并且比所述主体区具有更高的掺杂浓度；第一导电类型的第二接触区，所述第二接触区设置成与所述多个第一接触区横向相邻，所述第二接触区比所述主体区具有更高的掺杂浓度；至少两个有源沟槽，所述至少两个有源沟槽均从表面延伸到所述漂移区中；从所述表面延伸到所述漂移区中的发射极沟槽；其中，每个第一接触区邻接有源沟槽，使得在使用中，沿着每个所述有源沟槽并在所述主体区内形成沟道；其中，所述第二接触区邻接所述发射极沟槽；并且其中，所述发射极沟槽设置于两个有源沟槽之间。

Description

半导体器件
技术领域
本发明涉及具有凹陷的发射极沟槽的半导体器件，特别是但非排他性地涉及绝缘栅双极型晶体管，其中凹陷的发射极沟槽和p+接触区具有至少分段的三维几何形状。
背景技术
功率半导体器件通常用作开关，因为他们在导通和关断状态下操作。在导通状态下，器件可以传导大电流，并且希望减少导电损耗。在关断状态下，器件可以承受很少或没有电流通过的系统最大电压。
绝缘栅双极型晶体管(IGBT)具有金属氧化物半导体(MOS)栅极驱动与双极型晶体管中发现的高电流密度相结合的优势。双极型晶体管利用多数和少数载流子的导电。这意味着双极型晶体管具有高密度的载流子。这种高电荷水平减少了导通状态导电损耗(VCE(ON))，但增加了关断损耗(EOFF)和开关时间。
在IGBT中，增加载流子存储层(CS层)的浓度以改善VCE(ON)-EOFF折衷关系是有利的。但是，这会降低击穿电压(VBR)。减小沟槽与沟槽间的间距是在不牺牲VBR2的情况下改善VCE(ON)-EOFF折衷关系的一种方法。沟槽的紧密邻近导致沟槽之间更加均匀的电位分布，并消除了在沟槽底部拥挤的电场。
在IGBT中，在沟槽与沟槽间的间隔被小型化(miniaturise)并且电流密度很高的地方，反向偏置安全操作区域(RBSOA)和短路安全操作区域(SCSOA)的性能可能会受到影响。以前，这是通过改变n+发射极的长度或改变n+发射极区和p-阱区之间的结的电阻或掺杂浓度来控制的。但是，沟槽与沟槽间的间距会限制在不使VBR劣化的情况下可以增强n-阱掺杂的程度。
发明内容
本发明具有接地的凹陷发射极沟槽，以改善电流处理能力并改善诸如IGBT的功率器件中的安全操作区域(SOA)。沟槽保持在地电位，迫使空穴电流沿发射极沟槽侧壁垂直流动。空穴电流避开了p-阱(或p-主体)内的电子电流，并且避开了n+发射极/p-阱结之下的区。这减小了横向流过p-阱的空穴电流，并抑制了器件中的闩锁。发射极沟槽的主要目的是调整空穴流动路径，因此希望使其比有源栅极沟槽更小和更浅以提高有源单元密度。
使用完全凹陷的发射极沟槽意味着可以在没有光刻限制的情况下使沟槽与沟槽间的间隔小于或等于约0.5μm。发射极沟槽和p+发射极区在第三维度上至少部分地被分段(或变化)，而传统器件仅在二维上变化。这使得沟槽与沟槽间的间隔在第一维度上进一步小型化。在本发明中，p+发射极区在发射极沟槽内延伸，使得p+发射极区和发射极沟槽都至少部分地分段。有利的是，有源栅极沟槽围绕完全凹陷的发射极沟槽，这意味着它被保护免受高电场的影响，因此可以具有较小的宽度和较浅的深度而不会降低击穿电压。换句话说，有源栅极沟槽使发射极沟槽免受高电场的影响，因此发射极沟槽的宽度可以更小(或具有某种调制)，并且其深度比有源栅极沟槽更浅，而击穿电压无任何降低。当期望有源单元尺寸的高度小型化时，这是有利的。
根据本发明的一个方面，提供一种栅极控制的双极型半导体器件，包括：
第一导电类型的集电极区；
设置于所述集电极区之上的第二导电类型的漂移区；
设置于所述漂移区之上的第一导电类型的主体区；
第二导电类型的多个第一接触区，所述多个第一接触区设置于所述主体区上方并且比所述主体区具有更高的掺杂浓度；
第一导电类型的第二接触区，所述第二接触区设置成与所述多个第一接触区横向相邻，所述第二接触区比所述主体区具有更高的掺杂浓度；
至少两个有源沟槽，所述至少两个有源沟槽均从表面延伸到所述漂移区中；以及
从所述表面延伸到所述漂移区中的发射极沟槽；
其中，每个第一接触区邻接有源沟槽，使得在使用中，沿着每个所述有源沟槽并在所述主体区内形成沟道；
其中，所述第二接触区邻接所述发射极沟槽；
其中，所述发射极沟槽设置于两个有源沟槽之间；
其中，所述有源沟槽和所述发射极沟槽在第一维度上横向地间隔开，并且其中，电流在所述器件中在基本上横穿所述第一维度的第二维度上流动，并且其中，所述有源沟槽和所述发射极沟槽在所述器件的第三维度上延伸；以及
其中，在所述器件的第三维度上，所述第二接触区至少部分地形成于所述发射极沟槽内且延伸到所述发射极沟槽中。
有利地，使两个有源沟槽之间的发射极沟槽免受高电场的影响。结果，发射极沟槽可以具有比有源栅极宽度更小的宽度和更浅的深度，而不会降低击穿电压。另外，它可以完全凹陷以提高表面平面度和可靠性。
将理解的是，在一些实施方式中，发射极沟槽可以完全凹陷。这通常导致与有源沟槽相比，发射极沟槽的宽度较小且深度较浅。
通常，本发明有助于使栅极控制的双极型晶体管能够实现非常低的导电损耗(Vceon)，增强的Vceon/Eoff折衷以及增强的RBSOA和SCSOA参数。
第二接触区可以设置于两个横向间隔开的第一接触区之间。栅极控制的双极型半导体器件可以被配置为使得发射极沟槽被偏置在地电位。
与所述第一维度和第二维度相比，第三维度在不同的方向上延伸。
第二接触区的宽度可以小于或等于发射极沟槽的宽度。这减小了空穴收集面积，从而改善了“空穴堆积”效应。这可以增强发射极区中的导电率调制，从而减小导通状态的导电损耗。
第二接触区可以不延伸到有源沟槽和发射极沟槽之间的主体区中。这允许减小沟槽到沟槽的尺寸，因为消除了光刻限制。通常，第二接触区(p+)的尺寸由发射极沟槽设计固定，这意味着尽可能的小型化的自由。导通状态下的空穴收集面积小型化的自由，从而提高了发射极区中的载流子密度并降低了导电损耗(Vceon)。如上所述，在导通状态和关断期间，流到发射极接触部的空穴电流与电子电流分开，这大大增强了IGBT安全操作区域(RBSOA和SCSOA)。接地的发射极沟槽电位使处于深饱和和关断状态的空穴沿发射极沟槽侧壁垂直流动并聚集在发射极金属上，而不必在n+发射极之下流动。在n+发射极之下流动的空穴电流导致IGBT中的闩锁，并限制了安全操作区域。
所述发射极沟槽可以包括在所述第三维度上的多个段，其中，所述段可以被成形为使得在两个段之间至少形成空间。
所述第二接触区可以包括在所述第三维度上的多个部分，每个部分设置于在所述发射极沟槽的两个段之间形成的空间内。
所述发射极沟槽的所述段可以是具有基本“S”形的连续段，其中，与所述发射极沟槽的所述段相比，所述第二接触区的部分均具有较小的宽度。在本发明的另一个实施方式中，所述发射极沟槽的段可以是不连续的段，并且与发射极沟槽的段相比，第二接触区的部分均可以具有基本相等的宽度。假设第二接触区(或发射极p+)仅形成于第三维度(z-方向)上，则由于消除了光刻限制，因此可以显著小型化x方向上的沟槽到沟槽尺寸。
在本发明的另一实施方式中，所述发射极沟槽的所述段可具有沿所述第三维度具有可变宽度的十字形。所述第二接触区的两个部分可以横向间隔开，并且所述发射极沟槽的段形成于所述第二接触区的所述两个部分之间，其中，两个部分之间的所述段可以具有预定的宽度。具有预定宽度(Wet2)的沟槽段之间的连接进一步减小了第二(p+)接触面积。在导通状态下，减小的p+接触面积会减小空穴收集面积，从而改善“空穴堆积”效应，这增强了发射极区中的导电率调制。有利地，这导致减小的导通状态导电损耗(Vceon)。
所述第一接触区在第三维度上可以是连续区。
所述第一接触区可以包括在第三维度上彼此间隔开的段。这允许减小或调整电子电流。饱和电流密度和短路能力与电子电流直接相关。
该器件可以进一步包括与所述发射极沟槽相邻的区，其中，所述区包括从所述器件的所述表面延伸到所述发射极沟槽的第一凹陷部分。
在另一个实施方式中，该器件可以进一步包括第二凹陷部分，所述第二凹陷部分可以从所述第一凹陷部分延伸到所述发射极沟槽中。当发射极沟槽尺寸变得太小(例如，小于0.5μm)时，具有大于发射极沟槽宽度的第一凹陷部分可能是有益的。这可以改善空穴收集区域，从而降低关断能量损失。
所述器件可以进一步包括沿着所述第一凹陷部分和第二凹陷部分的边缘的硅化物层。硅化物层可以是硅化钛(TiSix)。TiSix用于使发射极区中的第一接触区(n+)和第二接触区(p+)电短路，因为金属接触部仅在第二接触(p+)区之上。
在所述第一维度上，所述有源沟槽和所述发射极沟槽可具有相同的宽度。替代地，在所述第一维度上，所述有源沟槽和所述发射极沟槽可具有不同的宽度。所述有源沟槽和所述发射极沟槽可以具有对称形状或不对称形状。有源沟槽的深度可以大于或小于发射极沟槽的深度。然而，有源沟槽和发射极沟槽的深度可以基本相同。
该器件可以进一步包括在一个或多个所述有源沟槽和发射极沟槽的底部上的第一导电类型的注入物。这些可以减轻由于沟槽之下的几何效应的电场应力。高电场应力导致器件过早击穿，因此注入物的存在是有利的。
所述器件可以进一步包括在底部侧壁处的氧化物层，该氧化物层比在一个或多个所述有源沟槽和发射极沟槽的垂直侧壁处的氧化物层厚。厚的氧化物提高了对高电场应力的抵抗力，并管控了器件的击穿电压。高电场应力会导致器件过早击穿，因此存在厚氧化物是有利的。氧化物击穿电场随着氧化物厚度的增加而增加。
一个或多个所述有源沟槽和发射极沟槽包括分开的嵌入式电极。通过对分开的栅极电极施加电位差，可以在导通状态下增强电子注入。增强的电子注入将改善发射极区中的导电率调制并减小导电损耗。
该器件可以进一步包括在所述漂移区和所述主体区之间的第二导电类型的电荷存储层。电荷存储层通过增加对于流向发射极的空穴的势垒高度来提高双极型器件(诸如IGBT)的顶部单元中的等离子体密度。
该器件可以是绝缘栅双极型晶体管(IGBT)。
在本发明的另一个实施方式中，集电极可以包括第一导电类型的多个第一段和第二导电类型的多个第二段，其中，所述第一段和第二段彼此横向相邻。
该器件可以是反向导通绝缘栅双极型晶体管(RC-IGBT)。RC-IGBT可以从本发明中受益，因为发射极的接触面积可以比传统IGBT小得多。而且，减小的沟槽到沟槽的间距可以放松集电极区中的第一导电类型和第二导电类型的区之间的优化要求。
在本发明的另一个实施方式中，该器件可以进一步包括：
在所述主体区下方的第二导电类型的浮置半导体主体；
所述浮置半导体主体下方的第一导电类型的基极区；
其中，所述基极区在所述第三维度上连接至所述主体区；并且
其中，所述基极区通过所述第二接触区被偏置在地电位。
所述器件可以是发射极开关晶闸管(EST)。与IGBT中的PNP晶体管作用相比，由于在导通状态下的晶闸管操作模式，因此EST提供比IGBT低的导通状态电压或导电损耗。这样可使发射极开关晶闸管受益于降低的VCE(ON)和增强的VCE(ON)-EOFF折衷。
根据本发明的另一方面，提供一种制造栅极控制的双极型半导体器件的方法，所述方法包括：
形成第一导电类型的集电极区；
形成设置于所述集电极区之上第二导电类型的漂移区；
形成设置于所述漂移区之上的第一导电类型的主体区；
形成第二导电类型的多个第一接触区，所述多个第一接触区设置于所述主体区上方并且比所述主体区具有更高的掺杂浓度；
形成第一导电类型的第二接触区，所述第二接触区设置成与所述多个第一接触区横向相邻，所述第二接触区比所述主体区具有更高的掺杂浓度；
形成至少两个有源沟槽，所述至少两个有源沟槽均从表面延伸到所述漂移区中；以及
形成从所述表面延伸到所述漂移区中的发射极沟槽；
其中，每个第一接触区邻接有源沟槽，使得沿着每个所述有源沟槽并在所述主体区内形成沟道；
其中，所述第二接触区邻接所述发射极沟槽；
其中，所述发射极沟槽设置于两个有源沟槽之间；
其中，所述有源沟槽和所述发射极沟槽在第一维度上横向地间隔开，并且其中，电流在所述器件中在基本上横穿所述第一维度的第二维度上流动，并且其中，所述有源沟槽和所述发射极沟槽在所述器件的第三维度上延伸；以及
其中，在所述器件的第三维度上，所述第二接触区部分地形成于所述发射极沟槽内且延伸到所述发射极沟槽中。
附图说明
根据下面的详细描述和附图，将更全面地理解本公开，然而，不应将其理解为将本发明限制于所示的特定实施方式，而仅是为了说明和理解。
图1示出了根据一个实施方式的不具有硅化物层的凹陷发射极沟槽半导体器件的示意性三维(3D)视图；
图2示出了根据一个实施方式的具有分段的n+发射极的另一半导体器件的3D视图；
图3示出了根据一个实施方式的另一半导体器件的3D视图，其中发射极沟槽在第三(z)方向上被完全分段；
图4示出了根据一个实施方式的另一半导体器件的3D视图，其中发射极沟槽在第三维度上具有宽度变化；
图5示出了另一半导体器件的3D视图，其中凹陷边缘、发射极沟槽边缘和接触边缘重合；
图6示出了在发射极沟槽内的多晶硅中具有进一步的凹陷的另一半导体器件的3D视图；
图7示出了在沟槽下方具有p-型注入物的另一半导体器件的3D视图；
图8示出了沿着沟槽的底部和低侧部具有厚氧化物层的另一半导体器件的3D视图；
图9示出了在沟槽内具有分开的嵌入式电极的另一半导体器件的3D视图；
图10示出了根据一个实施方式的具有凹陷的发射极沟槽结构的栅极控制的晶闸管结构的3D视图；
图11示出了根据一个实施方式的具有凹陷的发射极沟槽结构的反向导电IGBT的3D视图；以及
图12(a)至12(e)示出了图8的器件的制造过程。
具体实施方式
图1是根据一个实施方式的呈绝缘栅双极型晶体管(IGBT)形式的凹陷的发射极沟槽半导体器件100的示意性三维(3D)视图。器件100以三个维度呈现：第一维度(x-方向)；第二维度(y-方向)；和第三维度(z-方向)。在此实施方式中，器件100包括在集电极p+层(基底)105顶部上的n-型电压维持区或n-基极(或漂移区)110。集电极p+层105是背面上的p-型扩散，其会在导通状态下为双极导电提供空穴。器件100包括有源沟槽(或第一沟槽)120，该有源沟槽(或第一沟槽)120从n+接触区(或第一接触区)135的表面在y-方向上向下延伸到n-基极110中。有源沟槽120用作沟槽栅极，沿着该沟槽栅极通过施加正电压，在导通状态下形成MOS沟道。在n-基极110内并且与有源沟槽120相邻，提供了p-阱或p-主体(或主体区)130。在p-基极或p-主体130内，形成发射极的n+接触区135。
在图1的实施方式中，形成与有源沟槽120横向间隔开的发射极沟槽115。在此实施方式中，发射极沟槽115形成于两个有源沟槽120之间，沿y-方向向下延伸，在y-方向上在发射极的n+接触区135与p-基极(p-阱区)130之间的节下方凹陷。每个沟槽115、120包括垂直侧壁和在垂直侧壁之间的底表面。有源沟槽和发射极沟槽115、120可以是在侧壁上具有氧化物的掺杂的多晶硅沟槽。有源沟槽120也可以是填充有电介质的沟槽，在沟槽内具有栅极金属电极。发射极沟槽115也可以是填充有电介质的沟槽，其中具有或不具有金属电极。
在图1的实施方式中，在p-基极(p-阱层)130下方，并且与p-基极130和n-基极层110均接触，存在n-阱层125。该n-阱层125用作电荷存储(CS)层。发射极沟槽115连接到发射极金属(未示出)。发射极沟槽115在所有操作模式中都接地。发射极沟槽和有源栅极沟槽可以具有类似的宽度。当在x-z平面中观察时，发射极沟槽115沿z方向具有大致“S”形或之字形。发射极沟槽115被至少部分地分段，使得在z维度(或三维)上，发射极沟槽115的一些部分是空的或未被沟槽材料填充。换句话说，发射极沟槽115在z维度上具有连续的之字形段，使得在两个间隔的连续段之间存在空的空间。在这些空的空间中，在z方向上在发射极沟槽115的间隔开的段之间的p-基极(p-阱层)130上方形成发射极p+接触层(或第二接触区)140。p+发射极140在z方向上的宽度由发射极沟槽段115之间的间隙的宽度限定(约束)。p+接触层140在x维度上在发射极沟槽115的宽度内延伸。p+接触层140不延伸到发射极沟槽115的垂直侧壁的外部。
在栅极沟槽120、发射极沟槽115、n+接触层135和p+接触部140的顶部上形成一层硼磷硅酸盐玻璃(BPSG)145。蚀刻BPSG 145以露出接触开口。
在操作期间，凹陷的发射极沟槽115允许在没有光刻限制的情况下实现沟槽与沟槽间的间距的小型化。这允许n-阱层(CS)125中的掺杂水平提高而不会引起电压击穿劣化。由于发射极p+140的尺寸在第三维度上由发射极沟槽变化115固定，所以发射极p+接触部140可以尽可能地小型化，并且不受光刻的限制。由于空穴收集区域140在导通状态下被小型化，所以发射极区140中的载流子密度增大并且VCE(ON)减小。在导通状态下和在关断期间，沟槽的紧密接近导致在沟槽之间形成均匀的电场。假设发射极沟槽115接地，则迫使空穴沿发射极沟槽115的侧壁垂直流动，以在p+发射极接触部140处聚集。空穴不必在n+发射极135之下流动，并且因此闩锁减少。可以使用为铝、钨塞或类似物的顶部金属。
图2示出了根据本发明另一实施方式的IGBT的三维视图。此实施方式的许多特征与图1所示的那些相同，并且因此带有相同的附图标记。然而，n+接触层(或第一接触层)235在z方向上是分段的。换句话说，n+接触层235不是连续层。存在n+接触层段或部分235，每个接触层段或部分235在z维度(或第三维度)上间隔开。P-主体层230形成为在y方向上向上延伸到n+接触段235之间的空间中。n+发射极235的分段使得MOS电子电流得以减小或调整。在沟槽栅IGBT中，饱和电流密度和短路能力与MOS电子电流有关。沿着器件的凹陷部分的边缘(或缩进边缘)形成硅化物层250。硅化物层250将n+接触区235短路到p+接触区140，因为金属接触部仅在p+接触区140之方。硅化物层250可以由硅化钛(TiSix)形成，但是也可以使用等离子体增强的化学气相沉积(PECVD)钨。
图3示出了根据本发明另一实施方式的IGBT的三维视图。此实施方式的许多特征与图1所示的那些相同，并且因此带有相同的附图标记。在此实施方式中，发射极沟槽包括在z方向上的不连续段315。在发射极沟槽段315之间形成p+接触区(或第二接触区)340。发射极沟槽段315通过TiSix层250连接。在此实施方式中，n-阱层325在p-阱层330上方。
图4示出了根据本发明的另一实施方式的IGBT的三维视图。此实施方式的许多特征与图1和图3所示的那些相同，并且因此带有相同的附图标记。在此实施方式中，发射极沟槽415在z方向上具有可变的宽度。沟槽段415通过宽度为Wet2的沟槽连接，使得当在x-z平面中观察时，发射极沟槽415具有“十字”形状。该特征减小了p+接触部440的面积。在导通状态下，减小的p+接触部面积减小了空穴收集面积，这改善了“空穴堆积”效应并增强了发射极区中的导电率调制。这减少了器件中的导通状态导电损耗(VCE(ON))。
图5示出了根据本发明的另一实施方式的IGBT的三维视图。此实施方式的许多特征与图3和图1相同，并且因此带有相同的附图标记。然而，在图5所示的IGBT器件中，蚀刻BPSG层545，使得接触区域的边缘在x方向上与凹陷的发射极沟槽515的边缘在相同位置。当发射极沟槽的x方向上的尺寸小于约0.5μm时，此特征可能是有益的。此特征不会改变空穴和电子电流的流动路径。此实施方式可以具有或可以不具有硅化物层250。
图6示出了根据本发明另一实施方式的IGBT的三维视图。此实施方式的许多特征与图1相同，并且因此带有相同的附图标记。在此实施方式中，发射极沟槽615内的多晶硅从发射极沟槽615的顶部沿y方向进一步凹陷。凹陷宽度(WREc)可以大于发射极沟槽宽度(WET)。发射极沟槽615在y方向上是分段的，如先前实施方式中所示。在发射极沟槽段615之间的空间中形成p+接触部640。n-阱层625和p-阱层630围绕发射极沟槽615在凹陷部分之下延伸。当发射极沟槽的尺寸在x方向上小于约0.5μ.时，此特征可能是有益的。此特征改善了空穴收集区域，从而降低了关断能量损耗(EOFF)。
图7示出了根据本发明另一实施方式的IGBT的三维视图。此实施方式的许多特征与图1相同，并且因此带有相同的附图标记。然而，在此实施方式中，有源沟槽120和发射极沟槽115在下方具有p型注入物755。高电压器件中的沟槽底部由于其几何效应而容易受到高电场应力影响。使用薄的栅极氧化物，可能导致器件过早击穿。沟槽之下的p-型注入物755可以减轻沟槽之下的电场。
图8示出了根据本发明的另一实施方式的IGBT的三维视图。此实施方式的许多特征与图1相同，并且因此带有相同的附图标记。在此实施方式中，有源沟槽820和发射极沟槽815沿着多晶硅填充沟槽815、820的底部和低侧部具有厚的氧化物层860。沟槽底部中的薄氧化物会在高电场下遭受过早击穿，特别是如果n-阱显著增强的话。具有厚底部氧化物860的沟槽的特征提高了对高电场应力的抵抗力并管控了器件击穿电压。氧化物击穿电场随着氧化物厚度的增大而增大。
图9示出了根据本发明的第九实施方式的IGBT的三维视图。此实施方式的许多特征与图1相同，并且因此带有相同的附图标记。在有源沟槽920和发射极沟槽915内，提供了分开的嵌入式电极965。可以将电位差施加到分开的嵌入式电极965，增强了在导通状态下从MOS沟道的电子注入。增强的电子注入将改善发射极区中的导电率调制并减少导电损耗(VCE(ON))
图10示出了MOS栅极控制的晶闸管结构的三维视图，其中凹陷的发射极沟槽115在z方向上可变，该晶闸管结构诸如是发射极开关晶闸管(EST)或类似结构。与IGBT中的PNP晶体管作用相比，由于晶闸管在导通状态下的操作模式，因此EST提供比IGBT低的VCE(ON)。此实施方式的许多特征与图1相同，并且因此带有相同的附图标记。然而，EST包括在n+源极区135下方的两个p-基极区1070、1075。在两个p-基极区1070、1075之间形成浮置的n+区1080。在EST中，第二p-基极区1075连接到第一p-基极区1070并通过p+区140接地。凹陷的接地发射极沟槽115以及发射极沟槽115和p+接触部140在第三维度上的变化改善了与IGBT中类似的导通状态和关断期间的电子和空穴流。在第三维度上可变的凹陷的发射极沟槽使EST可以受益于降低的VCE(ON)和增强的VCE(ON)-EOFF折衷。
图11示出了反向导电IGBT(RC-IGBT)的三维视图，其中凹陷的发射极沟槽115在z方向上可变。此实施方式的许多特征与图1相同，并且因此带有相同的附图标记。然而，在此实施方式中，集电极包括一个或多个p+段1105和一个或多个n+段1185。在p+和n+段1105、1185之上可以形成有n-缓冲1190层。在处于二极管模式时，集电极中的n+区1185给IGBT提供了反向导电能力。必须仔细优化RC-IGBT中的n+/p+比率，以避免出现回跳现象。此外，大的发射极p+接触面积是不利的，因为其使二极管反向恢复变差。RC-IGBT可以受益于凹陷的发射极沟槽115在z方向上可变的特征，因为发射极p+面积可以比传统IGBT中小得多。在x方向上减小的沟槽与沟槽间的间隔可以降低n+/p+优化要求。
图12(a)至12(e)示出了图8的实施方式的制造过程。图12(a)至12(e)示出了如下步骤：
1、在基底1210的顶部提供蚀刻掩膜1205，蚀刻掩膜1205优选地包括氧化硅，基底1210优选地包括硅；
2、蚀刻基底1210(等离子蚀刻)至等于期望的晶体管沟道长度(例如约3μ度)的深度；
3、将沟槽的侧壁氧化至例如约500A，这将在侧壁上形成保护层1215；
4、在垂直方向上注入n型掺杂剂1220(例如磷)，以使没有任何注入物以穿过氧化物的能量(例如100kev)以及确定在硅1210中剩余的掺杂剂的水平的剂量进入侧部；
5、扩散掺杂剂1220以产生垂直和侧向扩散；
6、沉积氮化硅薄层1225(例如在LPCVD炉中为2000A)，该薄层共形地涂覆所有表面；
7、在垂直方向上等离子蚀刻氮化硅1225，仅留下沟槽侧壁上的氮化物；
8、再次在垂直方向上进行离子体蚀刻保留在沟槽的底部的氧化物1215，然后再进行硅蚀刻，如3μm；
9、炉氧化氧化暴露的硅表面，例如3000A，从而在沟槽的底部和低侧部上形成厚的氧化物层1230。氮化物1225防止氧化，并且剩余的较厚氧化物的蚀刻掩膜1205显著减少了氧化；
10、通过例如使用加热的正磷酸的湿法蚀刻来去除氮化物层1225；以及
11、如果需要，则执行进一步的氧化(例如另一500A)，以实现所需的晶体管参数。
所实现的结构的优点在于，由较薄的氧化物区1215确定的晶体管的有源部分与普通器件没有显著不同，但是沿着晶体管的底部和低侧部的较厚的氧化物1230有助于承受在这些区中增大的电场并且还大大减小了栅电极和硅基底之间的电容。
应当理解，在上述图1至图12(e)中，在一些实施方式中，发射极沟槽(通常)完全凹陷。与有源沟槽相比，这导致发射极沟槽的宽度较小且深度较浅。
本领域技术人员将理解，在前面的描述和所附权利要求中，位置术语诸如“上方”、“重叠”、“之下”、“横向”、“垂直”等是参照半导体器件的概念性图示，诸如示出标准横截面透视图的那些和附图中示出的那些。这些术语是为了易于参考而使用的，并不旨在具有限制性。因此，这些术语应理解为在附图所示的取向上参照晶体管。
应当理解，上述所有掺杂极性都可以颠倒，所得到的器件仍然符合本发明。应当理解，发射极、集电极和沟槽栅极(有源沟槽)可以布置为不在平面内或不同地对准，使得载流子的方向不完全如上所述，所得到的器件仍然符合本发明。
尽管已经根据如上所述的优选实施方式描述了本发明，但是应当理解，这些实施方式仅是说明性的，并且权利要求不限于那些实施方式。鉴于本公开，本领域技术人员将能够做出修改和替代，其被认为落入所附权利要求的范围内。本说明书中公开或示出的每个特征可以单独地或与本文中公开或示出的任何其他特征以任何适当的组合并入本发明中。

Claims (30)

1.一种栅极控制的双极型半导体器件，包括：
第一导电类型的集电极区；
设置于所述集电极区之上的第二导电类型的漂移区；
设置于所述漂移区之上的第一导电类型的主体区；
第二导电类型的多个第一接触区，所述多个第一接触区设置于所述主体区上方并且比所述主体区具有更高的掺杂浓度；
第一导电类型的第二接触区，所述第二接触区设置成与所述多个第一接触区横向相邻，所述第二接触区比所述主体区具有更高的掺杂浓度；
至少两个有源沟槽，所述至少两个有源沟槽均从表面延伸到所述漂移区中；以及
从所述表面延伸到所述漂移区中的发射极沟槽；
其中，每个第一接触区邻接有源沟槽，使得在使用中，沿着每个所述有源沟槽并在所述主体区内形成沟道；
其中，所述第二接触区邻接所述发射极沟槽；
其中，所述发射极沟槽设置于两个有源沟槽之间；
其中，所述有源沟槽和所述发射极沟槽在第一维度上横向地间隔开，并且其中，电流在所述器件中在基本上横穿所述第一维度的第二维度上流动，并且其中，所述有源沟槽和所述发射极沟槽在所述器件的第三维度上延伸；以及
其中，在所述器件的第三维度上，所述第二接触区至少部分地形成于所述发射极沟槽内且延伸到所述发射极沟槽中。
2.根据权利要求1所述的器件，其中，所述第二接触区设置于两个横向间隔开的第一接触区之间。
3.根据权利要求1或2所述的器件，其中，所述栅极控制的双极型半导体器件被配置为使得所述发射极沟槽被偏置在地电位。
4.根据权利要求1或2所述的器件，其中，所述第二接触区的宽度小于或等于所述发射极沟槽的宽度。
5.根据权利要求1或2所述的器件，其中，所述第二接触区不延伸到所述有源沟槽与所述发射极沟槽之间的所述主体区中。
6.根据权利要求1或2所述的器件，其中，所述发射极沟槽包括在所述第三维度上的多个段，其中，所述段被成形为使得在两个段之间至少形成空间。
7.根据权利要求6所述的器件，其中，所述第二接触区包括在所述第三维度上的多个部分，每个部分设置于在所述发射极沟槽的两个段之间形成的所述空间内。
8.根据权利要求7所述的器件，其中，所述发射极沟槽的所述段是具有基本“S”形的连续段，并且其中，与所述发射极沟槽的所述段相比，所述第二接触区的所述部分均具有较小的宽度。
9.根据权利要求7所述的器件，其中，所述发射极沟槽的所述段是不连续的段，并且其中，与所述发射极沟槽的所述段相比，所述第二接触区的所述部分均具有基本相等的宽度。
10.根据权利要求7所述的器件，其中，所述发射极沟槽的所述段具有沿所述第三维度具有可变宽度的十字形。
11.根据权利要求10所述的器件，其中，所述第二接触区的两个部分横向间隔开，并且所述发射极沟槽的段形成于所述第二接触区的所述两个部分之间，并且其中，两个部分之间的所述段具有预定的宽度。
12.根据权利要求1或2所述的器件，其中，所述第一接触区在所述第三维度上是连续区。
13.根据权利要求1或2所述的器件，其中，所述第一接触区包括在所述第三维度上彼此间隔开的段。
14.根据权利要求1或2所述的器件，还包括与所述发射极沟槽相邻的区，其中，所述区包括从所述器件的所述表面延伸到所述发射极沟槽的第一凹陷部分。
15.根据权利要求14所述的器件，还包括第二凹陷部分，所述第二凹陷部分从所述第一凹陷部分延伸到所述发射极沟槽中。
16.根据权利要求15所述的器件，还包括沿着所述第一凹陷部分和所述第二凹陷部分的边缘的硅化物层。
17.根据权利要求1或2所述的器件，其中，在所述第一维度上，所述有源沟槽和所述发射极沟槽具有相同的宽度。
18.根据权利要求1或2所述的器件，其中，在所述第一维度上，所述有源沟槽和所述发射极沟槽具有不同的宽度。
19.根据权利要求1或2所述的器件，其中，所述发射极沟槽是完全凹陷的。
20.根据权利要求19所述的器件，其中，与所述有源沟槽相比，所述发射极沟槽具有更小的宽度和更浅的深度。
21.根据权利要求1或2所述的器件，还包括在所述有源沟槽和所述发射极沟槽中的一个或多个的底部上的第一导电类型的注入物。
22.根据权利要求1或2所述的器件，还包括在底部侧壁处的氧化物层，所述氧化物层比在所述有源沟槽和所述发射极沟槽中一个或多个的垂直侧壁处的氧化物层厚。
23.根据权利要求1或2所述的器件，其中，所述有源沟槽和所述发射极沟槽中的一个或多个包括分开的嵌入式电极。
24.根据权利要求1或2所述的器件，还包括在所述漂移区和所述主体区之间的第二导电类型的电荷存储层。
25.根据权利要求1或2所述的器件，其中，所述器件是绝缘栅双极型晶体管。
26.根据权利要求1或2所述的器件，其中，所述集电极包括第一导电类型的多个第一段和第二导电类型的多个第二段，其中所述第一段和所述第二段彼此横向相邻。
27.根据权利要求26所述的器件，其中，所述器件是反向导电绝缘栅双极型晶体管。
28.根据权利要求1或2所述的器件，还包括：
在所述主体区下方的第二导电类型的浮置半导体主体；以及
所述浮置半导体主体下方的第一导电类型的基极区；
其中，所述基极区在第三维度上连接至所述主体区；以及
其中，所述基极区通过所述第二接触区被偏置在地电位。
29.根据权利要求28所述的器件，其中，所述器件是发射极开关晶闸管。
30.一种制造栅极控制的双极型半导体器件的方法，包括：
形成第一导电类型的集电极区；
形成设置于所述集电极区之上第二导电类型的漂移区；
形成设置于所述漂移区之上的第一导电类型的主体区；
形成第二导电类型的多个第一接触区，所述多个第一接触区设置于所述主体区上方并且比所述主体区具有更高的掺杂浓度；
形成第一导电类型的第二接触区，所述第二接触区设置成与所述多个第一接触区横向相邻，所述第二接触区比所述主体区具有更高的掺杂浓度；
形成至少两个有源沟槽，所述至少两个有源沟槽均从表面延伸到所述漂移区中；以及
形成从所述表面延伸到所述漂移区中的发射极沟槽；
其中，每个第一接触区邻接有源沟槽，使得沿着每个所述有源沟槽并在所述主体区内形成沟道；
其中，所述第二接触区邻接所述发射极沟槽；
其中，所述发射极沟槽设置于两个有源沟槽之间；
其中，所述有源沟槽和所述发射极沟槽在第一维度上横向地间隔开，并且其中，电流在所述器件中在基本上横穿所述第一维度的第二维度上流动，并且其中，所述有源沟槽和所述发射极沟槽在所述器件的第三维度上延伸；以及
其中，在所述器件的第三维度上，所述第二接触区部分地形成于所述发射极沟槽内且延伸到所述发射极沟槽中。
CN201780093279.4A 2017-05-25 2017-05-25 半导体器件 Active CN110914996B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/GB2017/051492 WO2018215727A1 (en) 2017-05-25 2017-05-25 A semiconductor device

Publications (2)

Publication Number Publication Date
CN110914996A CN110914996A (zh) 2020-03-24
CN110914996B true CN110914996B (zh) 2023-08-25

Family

ID=58993153

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780093279.4A Active CN110914996B (zh) 2017-05-25 2017-05-25 半导体器件
CN201880047728.6A Pending CN110914997A (zh) 2017-05-25 2018-01-04 具有locos沟槽的半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880047728.6A Pending CN110914997A (zh) 2017-05-25 2018-01-04 具有locos沟槽的半导体器件

Country Status (4)

Country Link
US (2) US11569371B2 (zh)
EP (2) EP3631862A1 (zh)
CN (2) CN110914996B (zh)
WO (2) WO2018215727A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018215727A1 (en) 2017-05-25 2018-11-29 Dynex Semiconductor Limited A semiconductor device
JP7056742B2 (ja) * 2018-08-10 2022-04-19 富士電機株式会社 半導体装置
CN111403476B (zh) * 2019-01-02 2023-08-29 株洲中车时代半导体有限公司 沟槽栅mos功率器件及其栅极制作方法
JP7384750B2 (ja) 2020-06-10 2023-11-21 株式会社東芝 半導体装置
CN114586134A (zh) * 2020-06-18 2022-06-03 丹尼克斯半导体有限公司 形成非对称厚度氧化物沟槽的方法
US20220320322A1 (en) * 2020-06-18 2022-10-06 Dynex Semiconductor Limited Igbt with a variation of trench oxide thickness regions
CN112687728B (zh) * 2020-12-14 2022-09-09 株洲中车时代半导体有限公司 一种沟槽栅igbt器件及其制备方法
CN116632059B (zh) * 2023-07-17 2024-04-12 湖南大学 一种发射极伸入衬底凹槽的igbt芯片
CN117650164A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1760790A1 (en) * 2004-05-12 2007-03-07 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device
US20080067542A1 (en) * 2004-07-16 2008-03-20 Hiroaki Tanaka Semiconductor Devices
US20090206924A1 (en) * 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Semiconductor Device Structures and Related Processes
US20150021656A1 (en) * 2013-07-16 2015-01-22 Kabushiki Kaisha Toshiba Semiconductor device
US20150295034A1 (en) * 2014-04-09 2015-10-15 Infineon Technologies Ag Semiconductor device with semiconductor mesa including a constriction
US20170018636A1 (en) * 2015-07-15 2017-01-19 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256109B1 (ko) * 1997-05-07 2000-05-01 김덕중 전력 반도체 장치
US6566691B1 (en) * 1999-09-30 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor device with trench gate having structure to promote conductivity modulation
WO2002019434A1 (de) 2000-08-30 2002-03-07 Infineon Technologies Ag Trench-igbt
DE10361715B4 (de) * 2003-12-30 2010-07-29 Infineon Technologies Ag Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet
US7465986B2 (en) * 2004-08-27 2008-12-16 International Rectifier Corporation Power semiconductor device including insulated source electrodes inside trenches
US7521772B2 (en) * 2006-11-08 2009-04-21 International Business Machines Corporation Monocrystalline extrinsic base and emitter heterojunction bipolar transistor and related methods
TWI355069B (en) 2007-11-06 2011-12-21 Nanya Technology Corp Dram device
JP5327226B2 (ja) * 2008-10-14 2013-10-30 三菱電機株式会社 パワーデバイス
JP5594276B2 (ja) * 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
WO2013046378A1 (ja) * 2011-09-28 2013-04-04 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法
US9245985B2 (en) 2012-03-28 2016-01-26 Infineon Technologies Americas Corp. IGBT with buried emitter electrode
JP2015177010A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6524666B2 (ja) * 2015-01-15 2019-06-05 富士電機株式会社 半導体装置
CN106941114A (zh) * 2016-01-05 2017-07-11 株洲中车时代电气股份有限公司 沟槽栅igbt
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
CN109155332B (zh) * 2016-11-17 2021-07-23 富士电机株式会社 半导体装置
WO2018215727A1 (en) 2017-05-25 2018-11-29 Dynex Semiconductor Limited A semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1760790A1 (en) * 2004-05-12 2007-03-07 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device
US20080067542A1 (en) * 2004-07-16 2008-03-20 Hiroaki Tanaka Semiconductor Devices
US20090206924A1 (en) * 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Semiconductor Device Structures and Related Processes
US20150021656A1 (en) * 2013-07-16 2015-01-22 Kabushiki Kaisha Toshiba Semiconductor device
US20150295034A1 (en) * 2014-04-09 2015-10-15 Infineon Technologies Ag Semiconductor device with semiconductor mesa including a constriction
US20170018636A1 (en) * 2015-07-15 2017-01-19 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
WO2018215729A1 (en) 2018-11-29
EP3631862A1 (en) 2020-04-08
US20200091328A1 (en) 2020-03-19
CN110914996A (zh) 2020-03-24
EP3631863A1 (en) 2020-04-08
US11569371B2 (en) 2023-01-31
US11239351B2 (en) 2022-02-01
US20200127128A1 (en) 2020-04-23
CN110914997A (zh) 2020-03-24
WO2018215727A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
CN110914996B (zh) 半导体器件
US9748229B2 (en) Semiconductor device
JP4528460B2 (ja) 半導体素子
JP4857566B2 (ja) 絶縁ゲート型半導体装置とその製造方法
US9153676B2 (en) Insulated gate bipolar transistor
US9105680B2 (en) Insulated gate bipolar transistor
US7714353B2 (en) Insulated gate semiconductor device and the method of manufacturing the same
US7999343B2 (en) Semiconductor component with a space-saving edge termination, and method for production of such component
JP2019021931A (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
US10629714B2 (en) Insulated gate bipolar transistor
CN107636835B (zh) 半导体装置及制造方法
KR20150066517A (ko) 반도체 장치
JP5687582B2 (ja) 半導体素子およびその製造方法
JP2024045595A (ja) 半導体素子、半導体装置
US20220238698A1 (en) Mos-gated trench device using low mask count and simplified processing
JP2020072137A (ja) 半導体装置
CN113451392A (zh) 半导体装置
US20220320323A1 (en) Reverse conducting igbt with controlled anode injection
US20240055498A1 (en) Semiconductor device and method for producing same
EP4125133A1 (en) Vertical insulated gate power switch with isolated base contact regions
JP2009246037A (ja) 横型半導体装置
TWI607563B (zh) With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
JP2013251464A (ja) 半導体装置
CN116759452A (zh) 逆导型igbt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant