JP7056742B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7056742B2
JP7056742B2 JP2020536381A JP2020536381A JP7056742B2 JP 7056742 B2 JP7056742 B2 JP 7056742B2 JP 2020536381 A JP2020536381 A JP 2020536381A JP 2020536381 A JP2020536381 A JP 2020536381A JP 7056742 B2 JP7056742 B2 JP 7056742B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
transistor
conductive type
gate trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020536381A
Other languages
English (en)
Other versions
JPWO2020031551A1 (ja
Inventor
大輔 尾崎
昭徳 兼武
徹 白川
洋輔 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2020031551A1 publication Critical patent/JPWO2020031551A1/ja
Application granted granted Critical
Publication of JP7056742B2 publication Critical patent/JP7056742B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置において、Ｐ型ベース領域とＮ型ドリフト領域とのＰＮ接合近傍に、比較的に高濃度のＮ型不純物領域（蓄積領域）を設ける構成が知られている（例えば、特許文献１参照）。
特許文献１ ＷＯ２００２／０６１８４５号
 解決しようとする課題
半導体装置に蓄積領域を設けると、蓄積領域が障壁となり正孔が蓄積される。このため、半導体装置のターンオン時にゲートが充電されて、ターンオン時における半導体装置の制御性が悪くなる場合がある。
一般的開示
上記課題を解決するために、本発明の一つの態様においては、トランジスタ部が設けられた半導体基板を備える半導体装置を提供する。トランジスタ部における半導体基板は、第１導電型のドリフト領域を備えてよい。半導体基板は、ドリフト領域と半導体基板の上面との間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備えてよい。半導体基板は、半導体基板の下面とドリフト領域との間に設けられた第２導電型のコレクタ領域を備えてよい。半導体基板は、半導体基板の上面から蓄積領域よりも深くまで設けられ、半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部を備えてよい。トランジスタ部は、ゲートトレンチ部を含む第１領域と、配列方向における単位長さ内に配置されるダミートレンチ部の本数が第１領域よりも多い第２領域とを有してよい。
第２領域は、トランジスタ部の配列方向における中央に配置されていてよい。
第１領域は、配列方向において連続して配置された複数のゲートトレンチ部を含み、且つ、ダミートレンチ部を含まなくてよい。
第２領域は、ダミートレンチ部と、ゲートトレンチ部の両方を含んでよい。
第１領域および第２領域が、配列方向において並んで配置されていてよい。
第１領域および第２領域が、延伸方向において並んで配置されていてよい。
半導体基板にはダイオード部が更に設けられていてよい。トランジスタ部およびダイオード部は、配列方向において交互に配置されていてよい。少なくとも一つのトランジスタ部は、配列方向においてダイオード部に挟まれていなくてよい。少なくとも一つのトランジスタ部は、配列方向においてダイオード部に挟まれていてよい。ダイオード部に挟まれていないトランジスタ部における第２領域は、ダイオード部に挟まれているトランジスタ部における第２領域よりも、配列方向における幅が大きくてよい。
トランジスタ部は、配列方向におけるダイオード部からの距離が大きい領域ほど、ゲートトレンチ部の本数に対するダミートレンチ部の本数の比率が大きくてよい。
第２領域は、延伸方向および配列方向の両方において第１領域に挟まれて配置されていてよい。
第１領域は、延伸方向および配列方向の両方において第２領域に挟まれて配置されていてよい。配列方向における単位長さ内に配置されるゲートトレンチ部の本数と配列方向における単位長さ内に配置されるダミートレンチ部の本数の合計は、第１領域と第２領域で同一であってよい。第１領域は、ゲートトレンチ部の端部を含んでよい。第２領域は、ダミートレンチ部の端部を含んでよい。ゲートトレンチ部の端部およびダミートレンチ部の端部が、延伸方向において並んで配置されていてよい。半導体基板は、蓄積領域と半導体基板の上面との間に設けられる第２導電型のベース領域を備えてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図１における領域Ａを拡大した上面図である。 図２におけるＢ－Ｂ断面の一例を示す図である。 ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部６０の拡大図である。 ターンオン時における、蓄積領域１６の下方領域の正孔濃度分布の一例を示す模式図である。 蓄積領域１６の下方領域１７を示す図である。 図１における領域Ａの他の例を示す上面図である。 第１領域７２および第２領域７４の他の配置例を示す図である。 図８における領域Ｄの拡大図である。 図８における領域Ｄの他の例を示す図である。 第１領域７２および第２領域７４の他の配置例を示す図である。 第１領域７２および第２領域７４の他の配置例を示す図である。 第１領域７２および第２領域７４の他の配置例を示す図である。 本発明の他の実施形態に係る半導体装置２００の一例を示す上面図である。 図１４における領域Ｆを拡大した上面図である。 図１５におけるＨ－Ｈ断面の一例を示す図である。 トランジスタ部７０における第１領域７２および第２領域７４の配置例を示す図である。 トランジスタ部７０における第１領域７２および第２領域７４の他の配置例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。また、本明細書においてＰ＋型（またはＮ＋型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が高いことを意味し、Ｐ－型（またはＮ－型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が低いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化したドーパントの濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差（すなわちネットドーピング濃度）をドーピング濃度とする場合がある。この場合、ドーピング濃度はＳＲ法で測定できる。また、ドナーおよびアクセプタの化学濃度をドーピング濃度としてもよい。この場合、ドーピング濃度はＳＩＭＳ法で測定できる。特に限定していなければ、ドーピング濃度として、上記のいずれを用いてもよい。特に限定していなければ、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度としてよい。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。半導体装置１００は、半導体基板１０を備える。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。本明細書では、上面視における半導体基板１０の外周の端部を、外周端とする。上面視とは、半導体基板１０の上面側からＺ軸と平行に見た場合を指す。
半導体装置１００は、トランジスタ部７０およびエッジ領域９０を備える。トランジスタ部７０は、ＩＧＢＴ等のトランジスタ素子が設けられた領域である。本例のトランジスタ部７０は、トランジスタ素子をオン状態に制御した場合に、半導体基板１０の上面と下面との間で主電流が流れる縦型素子である。
エッジ領域９０は、半導体基板１０の上面において、トランジスタ部７０と半導体基板１０の外周端との間に設けられる。エッジ領域９０は、半導体基板１０の上面においてトランジスタ部７０を囲むように環状に配置されてよい。本例のエッジ領域９０は、半導体基板１０の外周端に沿って配置されている。エッジ領域９０は、半導体基板１０の上面側の電界集中を緩和してよい。エッジ領域は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
半導体基板１０の上面において、ゲートパッドおよびエミッタパッド等のパッドが設けられているが、図１では省略している。また、半導体基板１０の上面には、ゲートパッドに接続されたゲート配線（ゲートランナー）およびエミッタパッドに接続されたエミッタ電極が設けられているが、図１では省略している。エミッタ電極は、エッジ領域９０の上には設けられていなくてよい。
例えばゲート配線は、半導体基板１０の上面視で、トランジスタ部７０を囲うように設けられた部分を有する。また、ゲート配線は、半導体基板１０の上面視で、トランジスタ部７０を横切るように設けられた部分を有してもよい。エミッタ電極は、トランジスタ部７０の上方を覆って設けられてよい。
半導体基板１０の上面には、ゲート配線に接続されるゲートトレンチ部と、エミッタ電極に接続されるダミートレンチ部とが設けられる。各トレンチ部は、半導体基板１０の上面から、半導体基板１０の所定の深さまで設けられている。
トランジスタ部７０は、第１領域７２および第２領域７４を有する。第１領域７２には、少なくともゲートトレンチ部が設けられている。第２領域７４には、少なくともダミートレンチ部が設けられている。第２領域７４は、第１領域７２に比べて、単位面積当たりに設けられるダミートレンチ部の密度が大きい領域であってよい。半導体装置１００は、ダミートレンチ部が多く設けられた第２領域を備えるので、トランジスタ部７０のターンオン時等において、発生する正孔をエミッタ電極側に引き抜きやすくなる。このため、トランジスタ部７０の制御性が向上する。正孔の引抜については後述する。
図２は、図１における領域Ａを拡大した上面図である。領域Ａは、第１領域７２および第２領域７４を含む。トランジスタ部７０には、複数のゲートトレンチ部４０および複数のダミートレンチ部３０が、半導体基板１０の上面において予め定められた延伸方向に延伸して設けられている。本願の図面においては、ゲートトレンチ部４０に「Ｇ」の記号を付し、ダミートレンチ部３０に「Ｅ」の記号を付す場合がある。本例のゲートトレンチ部４０およびダミートレンチ部３０は、延伸方向に伸びる直線状の部分を有する。本明細書において延伸方向はＹ軸方向である。本明細書では、ゲートトレンチ部４０およびダミートレンチ部３０を、トレンチ部と称する場合がある。
トレンチ部は、延伸方向と直交する配列方向に配列されている。つまりトレンチ部は、配列方向において所定の間隔で配置されている。当該間隔は一定であってよく、一定でなくてもよい。本明細書において配列方向はＸ軸方向である。
本明細書では、Ｘ軸方向において２つのトレンチ部に挟まれた半導体基板１０の部分を、メサ部６０と称する。メサ部６０は、それぞれのトレンチ部の間に配置されている。それぞれのメサ部６０には、半導体基板１０の上面に露出する第１導電型のエミッタ領域１２が設けられてよい。本例のエミッタ領域１２は、Ｎ＋型である。エミッタ領域１２は、トレンチ部に接して設けられる。本例のエミッタ領域１２は、メサ部６０の両側の２つのトレンチ部の両方に接している。
それぞれのメサ部６０には、半導体基板１０の上面に露出する第２導電型のコンタクト領域１５が設けられてよい。本例のコンタクト領域１５は、Ｐ＋型である。コンタクト領域１５は、トレンチ部に接して設けられてよく、トレンチ部から離れて設けられていてもよい。本例のコンタクト領域１５は、メサ部６０の両側の２つのトレンチ部の両方に接している。それぞれのメサ部６０には、エミッタ領域１２とコンタクト領域１５とが、Ｙ軸方向に沿って交互に配置されてよい。
上述したように、第１領域７２は、ゲートトレンチ部４０を含む。図２の例においては、第１領域７２は、ゲートトレンチ部４０がＸ軸方向に連続して配置されており、ダミートレンチ部３０が配置されていない。ただし第１領域７２には、ダミートレンチ部３０が配置されていてもよい。
上述したように、第２領域７４は、第１領域７２よりも高密度にダミートレンチ部３０を含む。つまり、第２領域７４において、Ｘ軸方向の単位長さ内に配置されるダミートレンチ部３０の本数は、第１領域７２において、Ｘ軸方向の単位長さ内に配置されるダミートレンチ部３０の本数よりも多い。図２の例においては、第２領域７４は、ダミートレンチ部３０がＸ軸方向に連続して配置されており、ゲートトレンチ部４０が配置されていない。ただし第２領域７４には、ダミートレンチ部３０とゲートトレンチ部４０の両方が配置されていてもよい。
なお、ゲートトレンチ部４０に接するメサ部６０と、ゲートトレンチ部４０に接しないメサ部６０（すなわち、ダミートレンチ部３０に挟まれたメサ部６０）とは、エミッタ領域１２等のドーピング領域の構造が異なっていてもよい。例えばダミートレンチ部３０に挟まれたメサ部６０には、エミッタ領域１２が設けられていなくてよい。ダミートレンチ部３０に挟まれたメサ部６０には、エミッタ領域１２に代えて、Ｐ型の領域が設けられていてよい。ダミートレンチ部３０に挟まれたメサ部６０の上面に露出するＰ型の領域（Ｐ＋、Ｐ－型の領域を含む）の面積は、ゲートトレンチ部４０に接するメサ部６０の上面に露出するＰ型の領域（Ｐ＋、Ｐ－型の領域を含む）の面積よりも大きくてよい。
図３は、図２におけるＢ－Ｂ断面の一例を示す図である。本例のＢ－Ｂ断面は、第１領域７２および第２領域７４にまたがるＸＺ面であり、エミッタ領域１２を通過する断面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、例えばボロンおよびリン等の不純物が添加されたシリケートガラスである。層間絶縁膜３８は、半導体基板１０の上面２１において選択的に形成される。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に設けられる。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。
半導体基板１０には、Ｎ－型のドリフト領域１８が設けられる。本例のドリフト領域１８は、半導体基板１０のうち、エミッタ領域１２、ベース領域１４、蓄積領域１６、バッファ領域２０およびコレクタ領域２２等のドーピング領域が形成されずに残存した領域である。
半導体基板１０の上面２１と、ドリフト領域１８との間には、Ｐ－型のベース領域１４が設けられる。ベース領域１４は、半導体基板１０の上面２１からボロン等のＰ型の不純物を注入することで形成されてよい。
ベース領域１４の上には、Ｎ＋型のエミッタ領域１２が設けられる。エミッタ領域１２は、半導体基板１０の上面２１からリン等のＮ型の不純物を注入することで形成されてよい。なお、図２においてコンタクト領域１５を通過するＸＺ断面においては、図３に示したエミッタ領域１２に代えて、コンタクト領域１５が配置されている。エミッタ領域１２およびコンタクト領域１５は、層間絶縁膜３８に設けられたコンタクトホール５４を介して、エミッタ電極５２に接続されている。
ドリフト領域１８と半導体基板１０の上面２１との間には、蓄積領域１６が設けられる。本例の蓄積領域１６は、ドリフト領域１８とベース領域１４との間に設けられている。蓄積領域１６は、半導体基板１０の上面２１から、リンまたはプロトン等のＮ型の不純物を注入することで形成されてよい。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型である。
蓄積領域１６を設けることで、ドリフト領域１８からベース領域１４に正孔が抜けるのを抑制できる。このため、ドリフト領域１８に正孔を蓄積でき、トランジスタ部７０のオン電圧を低減できる。
本例においてゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１から、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して設けられる。つまり、トレンチ部は、半導体基板１０の上面２１から、蓄積領域１６よりも深い位置まで設けられる。
本例のゲートトレンチ部４０およびダミートレンチ部３０の底部は、ドリフト領域１８内に配置される。なお、トレンチ部が各領域を貫通するとは、不純物をドーピングして各領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間に各領域を形成したものも、トレンチ部が各領域を貫通しているものに含まれる。
バッファ領域２０は、ドリフト領域１８の下面側に設けられる。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
コレクタ領域２２は、半導体基板１０の下面２３と、ドリフト領域１８との間に設けられる。本例のコレクタ領域２２は、バッファ領域２０の下面側に設けられている。コレクタ領域２２は、ベース領域１４よりもドーピング濃度の高いＰ＋型である。
トランジスタ部７０は、図２および図３に示すように、半導体基板１０の下面２３にコレクタ領域２２が設けられており、且つ、半導体基板１０の上面２１において、トレンチ部がＸ軸方向に配列された領域を指してよい。トランジスタ部７０におけるトレンチ部の間隔は一定であってよく、一定でなくてもよい。
ゲートトレンチ部４０は、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２に覆われている。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層にチャネルが形成される。
本例のダミートレンチ部３０は、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチ部３０の内部に設けられ、且つ、ダミー絶縁膜３２により覆われている。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。
ダミー導電部３４は、エミッタ電極５２と電気的に接続される。例えば、ダミートレンチ部３０を覆う層間絶縁膜３８の一部の領域には、ダミー導電部３４とエミッタ電極５２とを電気的に接続するコンタクトホールが設けられている。
図４は、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部６０の拡大図である。メサ部６０に蓄積領域１６を設けることで、蓄積領域１６が正孔に対する障壁となる。これにより、トランジスタ部７０のターンオン時等において、コレクタ領域２２からドリフト領域１８に注入された正孔の一部は、蓄積領域１６の下方に蓄積される。特に、ゲートトレンチ部４０側で、正孔の密度が高くなる。例えば、フルゲート構造のトランジスタ部７０に蓄積領域１６を設けない場合に比べて、フルゲート構造のトランジスタ部７０に蓄積領域１６を設けると、ゲートトレンチ部４０の下端近傍の正孔の密度は１０倍程度上昇する場合がある。
このため、フルゲート構造のトランジスタ部７０の場合、トレンチ部近傍の正孔によりゲートトレンチ部４０が充電されて、トランジスタ部７０のターンオン時においてゲート導電部４４におけるゲート電圧が持ち上がってしまう。この結果、ターンオン時におけるエミッタ／コレクタ間電流の時間波形における傾き（ｄｉ／ｄｔ）が高くなるため、ノイズ耐性が低くなる場合が有る。このｄｉ／ｄｔをゲート導電部４４と電気的に接続される外部のドライブ抵抗により低減させたいが、ゲート電圧の持ち上がりを抑制できないため、ｄｉ／ｄｔを下げることができない。また、ターンオン時にｄｉ／ｄｔが高くなることによりエミッタ／コレクタ間電流が上昇し所定量を超えて流れると、エミッタ／コレクタ間電流の時間波形が発振する場合が有る。
これに対して、ダミートレンチ部３０側では、蓄積領域１６の下方に蓄積された正孔を、ターンオン時に引き抜きやすくなる。例えば、トランジスタ部７０のターンオン時には、ゲート導電部４４に正のゲート電圧が印加される一方、ダミー導電部３４はエミッタ電位に維持されている。この結果、正の電荷を有する正孔は、ターンオン時にはダミートレンチ部３０の近傍に集まりやすくなる。ダミートレンチ部３０の近傍に正孔が集まると、ダミートレンチ部３０の近傍の領域Ｃにおける蓄積領域１６が、Ｐ型に反転する。このため、Ｐ型に反転した領域Ｃを通って、正孔をベース領域１４に引き抜きやすくなる。ベース領域１４に到達した正孔は、図２に示したコンタクト領域１５を通って、エミッタ電極５２に引き抜かれる。このため、ダミートレンチ部３０を設けることで、ターンオン時における正孔の密度を低下させることができる。
なお、ダミートレンチ部３０を介した正孔の引き抜きは、当該ダミートレンチ部３０とゲートトレンチ部４０に挟まれたメサ部６０の正孔に限られない。ダミートレンチ部３０から離れたメサ部６０の正孔も、当該ダミートレンチ部３０を介して引き抜きことができる。ただし、引き抜ける正孔の量は、ダミートレンチ部３０からの距離が大きくなるほど減少する。また、引き抜ける正孔の量は、ダミートレンチ部３０が多いほど多くなる。
上述したように第１領域７２は、第２領域７４よりもゲートトレンチ部４０が多く配置されている。例えば第１領域７２は、ゲートトレンチ部４０が設けられ、ダミートレンチ部３０が設けられていないフルゲート構造である。ゲートトレンチ部４０を多く配置することで、キャリア蓄積効果およびチャネル密度を向上させることができるためオン電圧を低減できる。
第２領域７４は、第１領域７２よりもダミートレンチ部３０が多く配置されている。例えば第２領域７４は、Ｘ軸方向の単位長さに配列されたダミートレンチ部３０の本数が、第１領域７２においてＸ軸方向の単位長さに配列されたダミートレンチ部３０の本数の２倍以上である。第２領域７４において、Ｘ軸方向に配列されたダミートレンチ部３０の本数が、第２領域７４においてＸ軸方向に配列されたゲートトレンチ部４０の本数より多くてもよい。第２領域７４を設けることで、トランジスタ部７０のターンオン時において、第１領域７２における蓄積領域１６の下方の正孔密度を低減できる。
つまり、第１領域７２および第２領域７４を設けることで、キャリア蓄積効果およびチャネル密度を向上させつつ、ターンオン時のトランジスタ部７０の特性も向上させることができる。図１に示すように、第１領域７２および第２領域７４は、Ｘ軸方向において交互に並んで配置されていてよい。つまり、少なくとも一つの第１領域７２は、Ｘ軸方向において第２領域７４に挟まれていてよい。また、少なくとも一つの第２領域７４は、Ｘ軸方向において第１領域７２に挟まれていてよい。
第１領域７２において、第２領域７４に近い領域ほど、第２領域７４を介して正孔を引き抜きやすくなる。このため、第１領域７２および第２領域７４を交互に配置することで、第１領域７２全体の正孔を、第２領域７４を介して引き抜きやすくなる。
また、図１に示すように、第１領域７２および第２領域７４は、Ｙ軸方向において交互に並んで配置されていてよい。少なくとも一つの第１領域７２は、Ｙ軸方向において第２領域７４に挟まれていてよい。また、少なくとも一つの第２領域７４は、Ｙ軸方向において第１領域７２に挟まれていてよい。このような構成により、Ｙ軸方向においても、第１領域７２の正孔を、第２領域７４を介して引き抜きやすくなる。
第１領域７２は、Ｘ軸方向およびＹ軸方向の両方において、第２領域７４に挟まれて配置されてよい。また、第２領域７４は、Ｘ軸方向およびＹ軸方向の両方において、第１領域７２に挟まれて配置されてよい。図１に示すように、複数の第２領域７４が、Ｘ軸方向において等間隔で配置されていてよい。また、複数の第２領域７４が、Ｙ軸方向において等間隔で配置されていてよい。第２領域７４の間には、第１領域７２が配置されてよい。また、トランジスタ部７０の端部と、第２領域７４の間にも、第１領域７２が配置されてよい。この場合、第２領域７４は、上面視において第１領域７２に囲まれている。このような構成により、第１領域７２の正孔を、第２領域７４を介して引き抜きやすくなる。
Ｘ軸方向において、それぞれの第２領域７４には複数のトレンチ部が含まれている。Ｘ軸方向において隣接する第１領域７２および第２領域７４に含まれるトレンチ部の本数は、同一であってよく、第１領域７２の方が多くてよく、第２領域７４の方が多くてもよい。
図５は、ターンオン時における、蓄積領域１６の下方領域の正孔濃度分布の一例を示す模式図である。図５においては、第１領域７２および第２領域７４における、Ｘ軸方向に沿った正孔濃度分布を示している。図５における縦軸は正孔濃度［ｃｍ－３］を対数で示す軸であり、横軸はＸ軸方向における位置［μｍ］を示す軸である。
図６は、蓄積領域１６の下方領域１７を示す図である。本例の下方領域１７は、各トレンチに挟まれたメサ部６０において、蓄積領域１６よりも下側で、且つ、トレンチ部の下端よりも上側の領域である。図５においては、下方領域１７内の所定の深さ位置における正孔濃度の概略を示している。図５に示すように、第２領域７４における正孔濃度は低くなる。また、第１領域７２における正孔濃度も、第２領域７４の近傍においては低くなり、第２領域７４からの距離が大きくなるほど高くなっている。
図７は、図１における領域Ａの他の例を示す上面図である。本例の領域Ａは、第２領域７４におけるトレンチ部の配列が、図２に示した例とは異なる。本例の第２領域７４は、ダミートレンチ部３０およびゲートトレンチ部４０を有する。第２領域７４において配列方向に設けられたゲートトレンチ部４０の本数は、ダミートレンチ部３０の本数以下であってよい。図７の例では、第２領域７４におけるゲートトレンチ部４０の本数と、ダミートレンチ部３０の本数との比は、１対２である。
第１領域７２は、第２領域７４よりもゲートトレンチ部４０の本数が多いため、裏面から発生する正孔を多く注入できる。一方、第２領域７４は、ゲートトレンチ部４０に接して設けられたエミッタ領域１２からドリフト領域１８に電子を注入できる。そのため、第１領域７２と第２領域７４の境界領域では、第２領域７４でドリフト領域１８に注入した電子により、第１領域７２および第２領域７４の正孔を引き抜きやすくなる。このため第１領域７２と第２領域７４の境界領域の正孔密度を下げることができる。
第１領域７２は、図２に示したように、フルゲート構造であってよく、ダミートレンチ部３０を含んでいてもよい。第１領域７２がダミートレンチ部３０を含む場合、第１領域７２におけるダミートレンチ部３０の密度は、第２領域７４におけるダミートレンチ部３０の密度より小さい。第１領域７２にダミートレンチ部３０を配置することで、第１領域７２の内部においても正孔の引き抜きを促進できる。
図８は、第１領域７２および第２領域７４の他の配置例を示す図である。本例においては、上面視におけるトランジスタ部７０の中央９６に第２領域７４が配置されている。トランジスタ部７０の中央９６とは、Ｘ軸方向およびＹ軸方向の両方における中央を指す。トランジスタ部７０のＸ軸方向の中央とは、トランジスタ部７０においてＸ軸方向の両端に配置されたトレンチ部に挟まれた領域の中央であってよい。トランジスタ部７０のＹ軸方向の中央とは、トランジスタ部７０においてＹ軸方向の両端に配置されたエミッタ領域１２に挟まれた領域の中央であってよい。半導体基板１０の中央位置を、トランジスタ部７０の中央９６としてもよい。
トランジスタ部７０の中央９６は、周囲の領域からも正孔が流れ込みやすいので、他の領域に比べて、蓄積領域１６の下方に正孔が蓄積されやすい。本例の半導体装置１００は、トランジスタ部７０の中央９６を含む領域に、第２領域７４を配置している。このため、正孔を効率よく引き抜くことができる。第２領域７４の中央が、トランジスタ部７０の中央９６と一致するように、第２領域７４を配置してよい。また、複数の第２領域７４のうち、一つの第２領域７４が、トランジスタ部７０の中央９６に配置されていてよい。
トランジスタ部７０の中央９６に配置された第２領域７４は、上面視において第１領域７２に囲まれていてよい。本例においては、複数の第２領域７４のそれぞれが、第１領域７２に囲まれている。
図９は、図８における領域Ｄの拡大図である。図９においては、エミッタ領域１２等のドーピング領域を省略している。領域Ｄは、２つの第１領域７２と、第１領域７２に挟まれた第２領域７４とを含む領域である。領域Ｄにおいて第１領域７２および第２領域７４は、Ｙ軸方向に並んで配置されている。
２つの第１領域７２は、トランジスタ部７０のＹ軸方向の両端に配置されている。また、半導体装置１００は、上面視においてトランジスタ部７０を囲むように配置されたゲート配線５０を備える。例えばゲート配線５０は、半導体基板１０の上面の上方に設けられた金属層である。ゲート配線５０と半導体基板１０とは、層間絶縁膜３８およびゲート絶縁膜４２等の絶縁膜により絶縁されている。
本例のトランジスタ部７０は、ゲートトレンチ部４０－１およびゲートトレンチ部４０－２を有する。ゲートトレンチ部４０－１は、一方の第１領域７２から他方の第１領域７２まで、第２領域７４を通過してＹ軸方向に連続して設けられている。
ゲートトレンチ部４０－２は、２つの第１領域７２には設けられているが、第２領域７４には設けられていない。ゲートトレンチ部４０－２は、それぞれの第１領域７２において、Ｘ軸方向における位置が同一となるように配置されている。つまり一方の第１領域７２に配置されたゲートトレンチ部４０－２と、他方の第１領域７２に配置されたゲートトレンチ部４０－２とは、Ｙ軸方向において向かい合って配置されている。
それぞれの第１領域７２のゲートトレンチ部４０－２の間には、ダミートレンチ部３０－１が設けられている。ダミートレンチ部３０－１は、ゲートトレンチ部４０－２に対して、Ｘ軸方向における位置が同一となるように配置されている。ただし、ダミートレンチ部３０－１と、ゲートトレンチ部４０－２は、Ｙ軸方向に離れて配置されている。このような構成により、Ｙ軸方向に並んだ第１領域７２と第２領域７４とで、ゲートトレンチ部４０およびダミートレンチ部３０の比率を容易に変化させることができる。
本例のトランジスタ部７０は、ダミートレンチ部３０－２を更に有する。ダミートレンチ部３０－２は、一方の第１領域７２から他方の第１領域７２まで、第２領域７４を通過してＹ軸方向に連続して設けられている。ダミートレンチ部３０－２を設けることで、トランジスタ部７０の全体におけるダミートレンチ部３０－２の密度を容易に調整できる。
本例では、ゲートトレンチ部４０－１および４０－２は、Ｘ軸方向において隣り合って配置されている。ゲートトレンチ部４０－１および４０－２は、第１領域７２からゲート配線５０の下方までＹ軸方向に延伸しており、ゲート配線５０と電気的に接続されている。ゲートトレンチ部４０とゲート配線５０との間の絶縁膜には、ゲートトレンチ部４０とゲート配線５０とを接続するためのコンタクトホールが設けられている。ゲートトレンチ部４０－１および４０－２は、ゲート配線５０の下方において互いに接続されていてよい。２本のゲートトレンチ部４０は、上面視において曲線状の接続部分で接続されてよい。曲線状の接続部分を設けることで、ゲートトレンチ部４０のＹ軸方向の端部における電界集中を緩和できる。
半導体基板１０とゲート配線５０との間の絶縁膜内部の一部には、半導体基板１０の上面の上方に設けられた導電性のポリシリコン層を設けることも可能である。半導体基板１０と導電性のポリシリコン層は、酸化膜等の絶縁膜により絶縁されている。ただし、導電性のポリシリコン層とゲート導電部４４とは、絶縁膜に設けられたコンタクトホール等により、電気的に接続されている。導電性のポリシリコン層とゲート配線５０との間には、層間絶縁膜３８等の絶縁膜が設けられてよい。ただし、絶縁膜に設けられたコンタクトホール等により、導電性のポリシリコン層とゲート配線５０とは電気的に接続されている。
ダミートレンチ部３０－２は、ゲート配線５０とは重ならない範囲で、Ｙ軸方向に延伸して設けられている。ダミートレンチ部３０－１および３０－２は、接続部２５を介してエミッタ電極５２と電気的に接続されている。接続部２５は、それぞれのダミートレンチ部３０のＹ軸方向における両端に配置されていてよい。
例えば接続部２５は、半導体基板１０の上面の上方に設けられた導電性のポリシリコン層である。接続部２５と半導体基板１０とは、酸化膜等の絶縁膜により絶縁されている。ただし、接続部２５とダミー導電部３４とは、絶縁膜に設けられたコンタクトホール等により、電気的に接続されている。接続部２５とエミッタ電極５２との間には、層間絶縁膜３８等の絶縁膜が設けられてよい。ただし、絶縁膜に設けられたコンタクトホール等により、接続部２５とエミッタ電極５２とは電気的に接続されている。
図９の例においては、第１領域７２には、ダミートレンチ部３０－２、ゲートトレンチ部４０－２およびゲートトレンチ部４０－１が、Ｘ軸方向に沿って繰り返し配置されている。第２領域７４には、ダミートレンチ部３０－２、ダミートレンチ部３０－１およびゲートトレンチ部４０－１が、Ｘ軸方向に沿って繰り返し配置されている。つまり、図９の例では、第１領域７２におけるダミートレンチ部３０とゲートトレンチ部４０との比率は１対２であり、第２領域７４におけるダミートレンチ部３０とゲートトレンチ部４０との比率は２対１である。上述したように、ダミートレンチ部３０－２は、第１領域７２および第２領域７４において連続して配置されている。また、ゲートトレンチ部４０－１は、第１領域７２および第２領域７４において連続して配置されている。
図１０は、図８における領域Ｄの他の例を示す図である。図１０においては、エミッタ領域１２等のドーピング領域を省略している。本例の第１領域７２においては、ダミートレンチ部３０－２をＸ軸方向に挟んでゲートトレンチ部４０－２が配置されている。上述したように、ダミートレンチ部３０－２は、第１領域７２および第２領域７４に対して連続して設けられている。ゲートトレンチ部４０－２は、第１領域７２の領域内で終端している。
本例では、ダミートレンチ部３０－２を挟む２つのゲートトレンチ部４０－２が、ゲート配線５０の下方において、曲線状の接続部分で接続されている。また、ゲートトレンチ部４０－２に対して、ダミートレンチ部３０－２とは逆側に、ゲートトレンチ部４０－１が配置されている。上述したように、ゲートトレンチ部４０－１は、第１領域７２および第２領域７４に対して連続して設けられている。
本例の第１領域７２には、ゲートトレンチ部４０－２、ダミートレンチ部３０－２、ゲートトレンチ部４０－２およびゲートトレンチ部４０－１が、Ｘ軸方向に沿って繰り返し配置されている。第１領域７２におけるダミートレンチ部３０とゲートトレンチ部４０との比率は１対３である。
本例の第２領域７４には、ダミートレンチ部３０－１、ダミートレンチ部３０－２、ダミートレンチ部３０－１およびゲートトレンチ部４０－１が、Ｘ軸方向に沿って繰り返して配置されている。上述したように、第２領域７４のダミートレンチ部３０－１は、第１領域７２のゲートトレンチ部４０－２に挟まれて配置されている。ダミートレンチ部３０－２は、第１領域７２および第２領域７４において連続して配置されている。また、ゲートトレンチ部４０－１は、第１領域７２および第２領域７４において連続して配置されている。第２領域７４におけるダミートレンチ部３０とゲートトレンチ部４０との比率は３対１である。なお、ダミートレンチ部３０がＸ軸方向において連続して配置されている場合、接続部２５は、図１０に示すように複数のダミートレンチ部３０に跨って設けられていてよいし、図９に示すようにダミートレンチ部３０毎に設けられていてもよい。
このように、ダミートレンチ部３０－１および３０－２、ならびに、ゲートトレンチ部４０－１および４０－２を用いることで、Ｙ軸方向に並んだ第１領域７２および第２領域７４におけるダミートレンチ部３０とゲートトレンチ部４０の比率を容易に調整できる。また、ゲートトレンチ部４０を、それぞれのゲート配線５０に容易に接続できる。
図１１は、第１領域７２および第２領域７４の他の配置例を示す図である。本例では、図１に示した第１領域７２および第２領域７４の位置が反転している。つまり、複数の第１領域７２が分散して配置されており、それぞれの第１領域７２が、第２領域７４に囲まれている。また、トランジスタ部７０の端部には、第２領域７４が配置されている。このような配置によっても、第１領域７２の正孔を、第２領域７４から引き抜きやすくなる。
図１２は、第１領域７２および第２領域７４の他の配置例を示す図である。本例では、第２領域７４が、トランジスタ部７０をＸ軸方向に横切って配置されている。つまり、第２領域７４は、トレンチ部と交差する方向に延伸して配置されている。また、第２領域７４は、Ｙ軸方向において第１領域７２に挟まれて配置されている。このような配置により、Ｙ軸方向に伸びるメサ部６０のそれぞれに対して、第２領域７４を配置できる。このため、各メサ部６０の正孔を容易に引き抜くことができる。
図１２の例では、トランジスタ部７０に一つの第２領域７４が配置されている例を示したが、トランジスタ部７０は、複数の第２領域７４を有していてもよい。この場合、それぞれの第２領域７４は、Ｙ軸方向に所定の間隔で配置されてよい。
図１３は、第１領域７２および第２領域７４の他の配置例を示す図である。本例では、第２領域７４が、トランジスタ部７０をＹ軸方向に横切って配置されている。つまり、第２領域７４は、トレンチ部と平行な方向に延伸して配置されている。また、第２領域７４は、Ｘ軸方向において第１領域７２に挟まれて配置されている。本例では、図９または図１０に示したダミートレンチ部３０－１およびゲートトレンチ部４０－２のように、Ｙ軸方向にダミートレンチ部３０とゲートトレンチ部４０とを並べなくてもよい。このため、トレンチ部を形成することが容易になる。
図１４は、本発明の他の実施形態に係る半導体装置２００の一例を示す上面図である。半導体装置２００は、トランジスタ部７０に加えて、ダイオード部８０を更に備える点で、半導体装置１００と相違する。ダイオード部８０以外の構成については、半導体装置２００は、半導体装置１００と同様の構成を有してよい。
トランジスタ部７０およびダイオード部８０は、Ｘ軸方向において交互に配置されている。それぞれのトランジスタ部７０およびダイオード部８０は、上面視においてＹ軸方向に長手を有する矩形形状であってよい。
少なくとも一つのトランジスタ部７０は、第１領域７２および第２領域７４を有する。本例では、全てのトランジスタ部７０が、第１領域７２および第２領域７４を有している。それぞれのトランジスタ部７０における第１領域７２および第２領域７４の配置は、図１から図１３において説明したいずれかの態様のトランジスタ部７０と同様であってよい。図１４におけるトランジスタ部７０は、第２領域７４が、トランジスタ部７０をＹ軸方向に横切って配置されている。第２領域７４は、それぞれのトランジスタ部７０のＸ軸方向における中央に配置されてよい。
図１５は、図１４における領域Ｆを拡大した上面図である。領域Ｆは、トランジスタ部７０およびダイオード部８０を含む。トランジスタ部７０の構造は、図１から図１４において説明したいずれかの態様のトランジスタ部７０と同様である。
ダイオード部８０には、複数のダミートレンチ部３０が、半導体基板１０の上面において予め定められた延伸方向に延伸して設けられている。ダイオード部８０におけるメサ部６１には、エミッタ領域１２が設けられていなくてよい。本例のメサ部６１は、トランジスタ部７０のメサ部６０に比べて、上面に露出しているＰ型の領域の面積が大きい。メサ部６１の上面には、ベース領域１４が露出していてよい。メサ部６１は、メサ部６０においてエミッタ領域１２およびコンタクト領域１５が設けられているＹ軸方向の位置に、ベース領域１４が設けられていてよい。
図１６は、図１５におけるＨ－Ｈ断面の一例を示す図である。本例のＨ－Ｈ断面は、トランジスタ部７０およびダイオード部８０にまたがるＸＺ面であり、トランジスタ部７０のエミッタ領域１２を通過する断面である。トランジスタ部７０における断面構造は、図３において説明したトランジスタ部７０と同様である。
ダイオード部８０は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。半導体基板１０には、Ｎ－型のドリフト領域１８が設けられる。
半導体基板１０の上面２１と、ドリフト領域１８との間には、Ｐ－型のベース領域１４が設けられる。なお、本例のダイオード部８０においては、ベース領域１４が半導体基板１０の上面２１に露出するまで設けられており、エミッタ領域１２は設けられていない。また、図１６においては、ダイオード部８０の各メサ部６１に蓄積領域１６が設けられている例を示しているが、ダイオード部８０の各メサ部６１には蓄積領域１６が設けられていなくてもよい。
ダイオード部８０には、複数のダミートレンチ部３０が、Ｘ軸方向に連続して配列されている。ダイオード部８０にはゲートトレンチ部４０が設けられていなくてよい。ダイオード部８０のダミートレンチ部３０の構造および大きさは、トランジスタ部７０におけるダミートレンチ部３０と同一であってよい。ダイオード部８０におけるトレンチ部の間隔は、トランジスタ部７０におけるトレンチ部の間隔と同一であってよく、異なっていてもよい。
ダイオード部８０において、ドリフト領域１８と半導体基板１０の下面２３との間には、カソード領域８２が設けられる。本例のカソード領域８２は、バッファ領域２０と、半導体基板１０の下面２３との間に設けられている。カソード領域８２は、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のカソード領域８２は、Ｎ＋型である。カソード領域８２は、コレクタ電極２４と電気的に接続されている。
本例においては、トランジスタ部７０とダイオード部８０のＸ軸方向における境界位置を位置Ｘｂとする。また、トランジスタ部７０においてＸ軸方向の最も端に設けられたゲートトレンチ部４０を、ゲートトレンチ部４０－ｅとする。また、ゲートトレンチ部４０－ｅに接しており、且つ、ゲートトレンチ部４０－ｅよりもダイオード部８０の近くに配置されたメサ部６０を、メサ部６０－ｅとする。本例の位置Ｘｂは、メサ部６０－ｅの、ゲートトレンチ部４０－ｅとは逆側の端部である。
トランジスタ部７０は、ダイオード部８０との境界（すなわち位置Ｘｂと接する位置）に、第１領域７２を有してよい。ダイオード部８０との境界近傍におけるメサ部６０の正孔は、トランジスタ部７０のターンオン時にダイオード部８０から引き抜くことができる。このため、ダイオード部８０との境界に第１領域７２を配置することで、キャリア蓄積効果およびチャネル密度を向上させつつ、第１領域７２からの正孔の引抜性を向上させることができる。
図１４に示すように、それぞれのトランジスタ部７０において、第２領域７４は、Ｘ軸方向の中央に配置されてよい。これにより、第２領域７４とダイオード部８０に挟まれた第１領域７２から効率よく正孔を引き抜くことができる。
図１７は、トランジスタ部７０における第１領域７２および第２領域７４の配置例を示す図である。図１７は、半導体基板１０の端部近傍を拡大して示している。本例では、少なくとも一つのトランジスタ部７０は、Ｘ軸方向において２つのダイオード部８０に挟まれていない。例えば図１７に示すように、Ｘ軸方向においてエッジ領域９０と接するトランジスタ部７０－１は、エッジ領域９０とダイオード部８０に挟まれている。また、少なくとも一つのトランジスタ部７０は、Ｘ軸方向において２つのダイオード部８０に挟まれている。例えば図１７に示すように、Ｘ軸方向においてエッジ領域９０から離れて配置されたトランジスタ部７０－２は、２つのダイオード部８０に挟まれている。本例のエッジ領域９０は、上方にエミッタ電極５２が設けられていない。このため、エッジ領域９０からは、正孔が引き抜かれない。
本例では、トランジスタ部７０－１における第２領域７４－１は、トランジスタ部７０－２における第２領域７４－２よりも、Ｘ軸方向における幅が大きい。つまり、第２領域７４－１の幅Ｗ１は、第２領域７４－２の幅Ｗ２よりも大きい。幅Ｗ１は、幅Ｗ２の１．２倍以上であってよく、１．５倍以上であってもよい。トランジスタ部７０－１は、Ｘ軸方向の片側にだけダイオード部８０が配置されているので、ダイオード部８０による正孔の引き抜き量が少なくなる。これに対して、第２領域７４－１の幅を、第２領域７４－２よりも大きくすることで、トランジスタ部７０－１における正孔の引き抜き量を向上させることができる。
また、トランジスタ部７０－１における第２領域７４－１のＸ軸方向における位置は、トランジスタ部７０－１の中央よりも、エッジ領域９０側に偏っていてよい。つまり、Ｘ軸方向におけるエッジ領域９０と第２領域７４－１との距離をＬ１、ダイオード部８０と第２領域７４－１との距離をＬ２とすると、距離Ｌ１は距離Ｌ２よりも小さい。これにより、エッジ領域９０に接する第１領域７２の正孔を効率よく引き抜くことができる。
図１８は、トランジスタ部７０における第１領域７２および第２領域７４の他の配置例を示す図である。本例のトランジスタ部７０は、ダイオード部８０からのＸ軸方向における距離Ｄが大きい領域ほど、ゲートトレンチ部４０の本数に対するダミートレンチ部３０の本数の比率（本明細書では、ダミー比率と称する場合がある）が大きい。なお、ダミー比率が小さい領域ほど、ゲートトレンチ部４０の本数が多くなり、チャネル密度が高くなる。
例えばトランジスタ部７０は、第２領域７４－３と、第２領域７４－３よりもダミー比率の大きい第２領域７４－４とを有する。Ｘ軸方向において、ダイオード部８０から第２領域７４－４までの距離Ｄ２は、ダイオード部８０から第２領域７４－３までの距離Ｄ１よりも大きい。例えば第２領域７４－４は、Ｘ軸方向におけるトランジスタ部７０の中央に配置されている。第２領域７４－３は、第２領域７４－４のＸ軸方向における両側に接して配置されていてよい。第２領域７４－３には、ゲートトレンチ部４０が含まれている。第２領域７４－４にも、ゲートトレンチ部４０が含まれていてよい。
このような構成により、ダイオード部８０から離れた領域においても、正孔を効率よく引き抜くことができる。図１８の例では、第２領域７４－３と、第２領域７４－４のように、第２領域７４のダミー比率が２段階で変化する例を示したが、第２領域７４のダミー比率は、より多くの段階で変化してもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・下方領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５０・・・ゲート配線、５２・・・エミッタ電極、５４・・・コンタクトホール、６０・・・メサ部、６１・・・メサ部、７０・・・トランジスタ部、７２・・・第１領域、７４・・・第２領域、８０・・・ダイオード部、８２・・・カソード領域、９０・・・エッジ領域、９６・・・中央、１００・・・半導体装置、２００・・・半導体装置

Claims (13)

  1. トランジスタ部が設けられた半導体基板を備える半導体装置であって、
    前記トランジスタ部における前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域と、
    前記半導体基板の上面から前記蓄積領域よりも深くまで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、前記延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部と、
    を備え、
    前記トランジスタ部は、
    ゲートトレンチ部を含む第１領域と、
    前記配列方向における単位長さ内に配置されるダミートレンチ部の本数が前記第１領域よりも多い第２領域と
    を有し、
    前記配列方向における単位長さ内に配置されるゲートトレンチ部の本数とダミートレンチ部の本数の合計は、前記第１領域と前記第２領域で同一であり、
    前記第１領域および前記第２領域が、前記延伸方向において並んで配置されている半導体装置。
  2. トランジスタ部が設けられた半導体基板を備える半導体装置であって、
    前記トランジスタ部における前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域と、
    前記半導体基板の上面から前記蓄積領域よりも深くまで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、前記延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部と、
    を備え、
    前記トランジスタ部は、
    ゲートトレンチ部を含む第１領域と、
    前記配列方向における単位長さ内に配置されるダミートレンチ部の本数が前記第１領域よりも多い第２領域と
    を有し、
    前記配列方向における単位長さ内に配置されるゲートトレンチ部の本数とダミートレンチ部の本数の合計は、前記第１領域と前記第２領域で同一であり、
    前記第２領域は、前記延伸方向および前記配列方向の両方において前記第１領域に挟まれて配置されている半導体装置。
  3. トランジスタ部が設けられた半導体基板を備える半導体装置であって、
    前記トランジスタ部における前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域と、
    前記半導体基板の上面から前記蓄積領域よりも深くまで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、前記延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部と、
    を備え、
    前記トランジスタ部は、
    ゲートトレンチ部を含む第１領域と、
    前記配列方向における単位長さ内に配置されるダミートレンチ部の本数が前記第１領域よりも多い第２領域と
    を有し、
    前記配列方向における単位長さ内に配置されるゲートトレンチ部の本数とダミートレンチ部の本数の合計は、前記第１領域と前記第２領域で同一であり、
    前記第１領域は、前記延伸方向および前記配列方向の両方において前記第２領域に挟まれて配置されている半導体装置。
  4. トランジスタ部が設けられた半導体基板を備える半導体装置であって、
    前記トランジスタ部における前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域と、
    前記半導体基板の上面から前記蓄積領域よりも深くまで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、前記延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部と、
    を備え、
    前記トランジスタ部は、
    ゲートトレンチ部を含む第１領域と、
    前記配列方向における単位長さ内に配置されるダミートレンチ部の本数が前記第１領域よりも多い第２領域と
    を有し、
    前記第１領域および前記第２領域が、前記延伸方向において並んで配置されていて、
    前記第１領域は、前記ゲートトレンチ部の端部を含み、
    前記第２領域は、前記ダミートレンチ部の端部を含み、
    前記ゲートトレンチ部の端部および前記ダミートレンチ部の端部が、前記延伸方向において並んで配置されている半導体装置。
  5. トランジスタ部が設けられた半導体基板を備える半導体装置であって、
    前記トランジスタ部における前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域と、
    前記半導体基板の上面から前記蓄積領域よりも深くまで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、前記延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部と、
    前記蓄積領域と前記半導体基板の上面との間に設けられる第２導電型のベース領域と、
    を備え、
    前記トランジスタ部は、
    ゲートトレンチ部を含む第１領域と、
    前記配列方向における単位長さ内に配置されるダミートレンチ部の本数が前記第１領域よりも多い第２領域と
    を有し、
    前記第１領域および前記第２領域が、前記延伸方向において並んで配置されている半導体装置。
  6. トランジスタ部が設けられた半導体基板を備える半導体装置であって、
    前記トランジスタ部における前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域と、
    前記半導体基板の上面から前記蓄積領域よりも深くまで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、前記延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部と、
    前記蓄積領域と前記半導体基板の上面との間に設けられる第２導電型のベース領域と、
    を備え、
    前記トランジスタ部は、
    ゲートトレンチ部を含む第１領域と、
    前記配列方向における単位長さ内に配置されるダミートレンチ部の本数が前記第１領域よりも多い第２領域と
    を有し、
    前記第２領域は、前記延伸方向および前記配列方向の両方において前記第１領域に挟まれて配置されている半導体装置。
  7. トランジスタ部が設けられた半導体基板を備える半導体装置であって、
    前記トランジスタ部における前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域と、
    前記半導体基板の上面から前記蓄積領域よりも深くまで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、前記延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部と、
    前記蓄積領域と前記半導体基板の上面との間に設けられる第２導電型のベース領域と、
    を備え、
    前記トランジスタ部は、
    ゲートトレンチ部を含む第１領域と、
    前記配列方向における単位長さ内に配置されるダミートレンチ部の本数が前記第１領域よりも多い第２領域と
    を有し、
    前記第１領域は、前記延伸方向および前記配列方向の両方において前記第２領域に挟まれて配置されている半導体装置。
  8. トランジスタ部が設けられた半導体基板を備える半導体装置であって、
    前記トランジスタ部における前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域と、
    前記半導体基板の上面から前記蓄積領域よりも深くまで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、前記延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部と、
    を備え、
    前記トランジスタ部は、
    ゲートトレンチ部を含む第１領域と、
    前記配列方向における単位長さ内に配置されるダミートレンチ部の本数が前記第１領域よりも多い第２領域と
    を有し、
    前記第２領域は、前記トランジスタ部の前記配列方向における中央に配置されている半導体装置。
  9. 前記第１領域は、前記配列方向において連続して配置された複数の前記ゲートトレンチ部を含み、且つ、前記ダミートレンチ部を含まない
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記第２領域は、前記ダミートレンチ部と、前記ゲートトレンチ部の両方を含む
    請求項１から８のいずれか一項に記載の半導体装置。
  11. 前記第１領域および前記第２領域が、前記配列方向において並んで配置されている
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. トランジスタ部が設けられた半導体基板を備える半導体装置であって、
    前記トランジスタ部における前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域と、
    前記半導体基板の上面から前記蓄積領域よりも深くまで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、前記延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部と、
    を備え、
    前記トランジスタ部は、
    ゲートトレンチ部を含む第１領域と、
    前記配列方向における単位長さ内に配置されるダミートレンチ部の本数が前記第１領域よりも多い第２領域と
    を有し、
    前記半導体基板にはダイオード部が更に設けられており、
    前記トランジスタ部および前記ダイオード部は、前記配列方向において交互に配置されており、
    少なくとも一つの前記トランジスタ部は、前記配列方向において前記ダイオード部に挟まれておらず、
    少なくとも一つの前記トランジスタ部は、前記配列方向において前記ダイオード部に挟まれており、
    前記ダイオード部に挟まれていない前記トランジスタ部における前記第２領域は、前記ダイオード部に挟まれている前記トランジスタ部における前記第２領域よりも、前記配列方向における幅が大きい半導体装置。
  13. トランジスタ部が設けられた半導体基板を備える半導体装置であって、
    前記トランジスタ部における前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記半導体基板の下面と前記ドリフト領域との間に設けられた第２導電型のコレクタ領域と、
    前記半導体基板の上面から前記蓄積領域よりも深くまで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられ、且つ、前記延伸方向と直交する配列方向に配列された複数のゲートトレンチ部および複数のダミートレンチ部と、
    を備え、
    前記トランジスタ部は、
    ゲートトレンチ部を含む第１領域と、
    前記配列方向における単位長さ内に配置されるダミートレンチ部の本数が前記第１領域よりも多い第２領域と
    を有し、
    前記半導体基板にはダイオード部が更に設けられており、
    前記トランジスタ部および前記ダイオード部は、前記配列方向において交互に配置されており、
    前記トランジスタ部は、前記配列方向における前記ダイオード部からの距離が大きい領域ほど、前記ゲートトレンチ部の本数に対する前記ダミートレンチ部の本数の比率が大きい半導体装置。
JP2020536381A 2018-08-10 2019-07-01 半導体装置 Active JP7056742B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018151662 2018-08-10
JP2018151662 2018-08-10
PCT/JP2019/026181 WO2020031551A1 (ja) 2018-08-10 2019-07-01 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020031551A1 JPWO2020031551A1 (ja) 2021-02-15
JP7056742B2 true JP7056742B2 (ja) 2022-04-19

Family

ID=69414615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020536381A Active JP7056742B2 (ja) 2018-08-10 2019-07-01 半導体装置

Country Status (4)

Country Link
US (1) US11264491B2 (ja)
JP (1) JP7056742B2 (ja)
CN (1) CN111684604B (ja)
WO (1) WO2020031551A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022179212A (ja) * 2021-05-21 2022-12-02 富士電機株式会社 半導体装置
CN118116952B (zh) * 2024-01-31 2024-09-17 海信家电集团股份有限公司 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111500A1 (ja) 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP2016174029A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
WO2017033315A1 (ja) 2015-08-26 2017-03-02 三菱電機株式会社 半導体素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5025071B2 (ja) 2001-02-01 2012-09-12 三菱電機株式会社 半導体装置およびその製造方法
JP2005294649A (ja) 2004-04-01 2005-10-20 Toshiba Corp 半導体装置
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
WO2013007658A1 (en) * 2011-07-14 2013-01-17 Abb Technology Ag Insulated gate transistor and method of production thereof
JP6271155B2 (ja) * 2013-05-21 2018-01-31 株式会社東芝 半導体装置
JP2016025124A (ja) * 2014-07-16 2016-02-08 株式会社デンソー 半導体装置およびその製造方法
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US9929260B2 (en) * 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10332990B2 (en) * 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
CN107112358B (zh) * 2015-07-16 2020-10-20 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6676947B2 (ja) * 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
JP6844147B2 (ja) 2016-02-12 2021-03-17 富士電機株式会社 半導体装置
WO2018215727A1 (en) * 2017-05-25 2018-11-29 Dynex Semiconductor Limited A semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111500A1 (ja) 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP2016174029A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
WO2017033315A1 (ja) 2015-08-26 2017-03-02 三菱電機株式会社 半導体素子

Also Published As

Publication number Publication date
US11264491B2 (en) 2022-03-01
CN111684604A (zh) 2020-09-18
US20200357904A1 (en) 2020-11-12
WO2020031551A1 (ja) 2020-02-13
JPWO2020031551A1 (ja) 2021-02-15
CN111684604B (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
JP5188037B2 (ja) 半導体装置
JP7114873B2 (ja) 半導体装置
CN103219339B (zh) 半导体器件
JP5787853B2 (ja) 電力用半導体装置
JP2022071220A (ja) 半導体装置
JP5472309B2 (ja) 半導体装置
CN104221153B (zh) 半导体装置
JP2006269720A (ja) 半導体素子及びその製造方法
CN107112356A (zh) 具有薄底部射极层并在屏蔽区域和终止环中的渠沟中植入掺杂物的垂直功率电晶体
JP6561611B2 (ja) 半導体装置
US8217420B2 (en) Power semiconductor device
US20140070271A1 (en) Lateral insulated gate bipolar transistor
JP7251914B2 (ja) 半導体装置
JPWO2018147466A1 (ja) 半導体装置
JP7211516B2 (ja) 半導体装置
JP2022123036A (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
JP4108762B2 (ja) 電界効果により制御可能の半導体デバイス
CN104465718A (zh) 半导体装置
JP7056742B2 (ja) 半導体装置
CN103985744B (zh) 半导体装置
JP2016028405A (ja) 半導体装置
JP2015095466A (ja) 半導体装置及びその製造方法
JPWO2018154963A1 (ja) 半導体装置
KR101244003B1 (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220321

R150 Certificate of patent or registration of utility model

Ref document number: 7056742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150