JP2022179212A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022179212A
JP2022179212A JP2021086533A JP2021086533A JP2022179212A JP 2022179212 A JP2022179212 A JP 2022179212A JP 2021086533 A JP2021086533 A JP 2021086533A JP 2021086533 A JP2021086533 A JP 2021086533A JP 2022179212 A JP2022179212 A JP 2022179212A
Authority
JP
Japan
Prior art keywords
region
transistor
section
sense transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021086533A
Other languages
English (en)
Inventor
源宜 窪内
Motoyoshi Kubouchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021086533A priority Critical patent/JP2022179212A/ja
Priority to US17/700,519 priority patent/US20220375933A1/en
Priority to CN202210306165.6A priority patent/CN115377098A/zh
Publication of JP2022179212A publication Critical patent/JP2022179212A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置では、トランジスタ部のダイオード部と隣接する境界領域において、閾値電圧が低下するという問題がある。【解決手段】半導体装置は、活性領域および外周領域を有する半導体基板を備え、活性領域はトランジスタ部およびダイオード部を有し、外周領域は電流センス部を有し、ライフタイムキラーを含むライフタイム制御領域が、ダイオード部からトランジスタ部の少なくとも一部にわたって設けられ、電流センス部は、ライフタイム制御領域が設けられていないセンストランジスタ非照射領域と、ライフタイム制御領域が設けられたセンストランジスタ照射領域とを有する。【選択図】図３Ｂ

Description

本発明は、半導体装置に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ部と、ダイオード部とを同一基板に形成した半導体装置において、ヘリウムイオン等の粒子線を半導体基板の所定深さ位置に照射し、ライフタイムキラーを含むライフタイム制御領域を設ける技術が知られている（例えば、特許文献１参照）。また、電流センス部を有する半導体装置が知られている（例えば、特許文献２、３参照）。
特許文献１ 特開２０１７－１３５３３９号公報
特許文献２ 国際公開第２０１４／０１３６１８号
特許文献３ 特開２０１８－６７６２４号公報
このような半導体装置では、トランジスタ部のダイオード部と隣接する境界領域において、閾値電圧が低下するという問題がある。
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、活性領域および外周領域を有する半導体基板を備え、活性領域はトランジスタ部およびダイオード部を有し、外周領域は電流センス部を有し、ライフタイムキラーを含むライフタイム制御領域が、ダイオード部からトランジスタ部の少なくとも一部にわたって設けられ、電流センス部は、ライフタイム制御領域が設けられていないセンストランジスタ非照射領域と、ライフタイム制御領域が設けられたセンストランジスタ照射領域とを有する。
センストランジスタ照射領域とセンストランジスタ非照射領域との面積比率は、トランジスタ部においてライフタイム制御領域が設けられた境界領域と非境界領域との面積比率と等しくてよい。
半導体装置は、半導体基板のおもて面の上方に設けられたゲート金属層と、半導体基板のおもて面の上方に設けられたエミッタ電極と、トランジスタ部、ダイオード部および電流センス部において半導体基板のおもて面側に設けられた複数のトレンチ部とをさらに備え、複数のトレンチ部は、ゲート金属層と電気的に接続されたゲートトレンチ部およびエミッタ電極と電気的に接続されたダミートレンチ部を含み、電流センス部における単位長さあたりのゲートトレンチ部の本数とダミートレンチ部の本数との比率が、トランジスタ部における比率と等しくてよい。
電流センス部は、電流センス部の対向する端部の一方に沿って延伸する第１領域と他端に沿って延伸する第２領域を有し、第１および第２領域はセンストランジスタ非照射領域またはセンストランジスタ照射領域のいずれか一方であってよい。
電流センス部は、センストランジスタ非照射領域とセンストランジスタ照射領域との間に無効領域をさらに有してよい。
無効領域にはエミッタ電位に設定されたトレンチ部が設けられていてよい。
無効領域において半導体基板のおもて面側に設けられた複数のトレンチ部の間のメサ部の上面が、エミッタ電極と接触していなくてよい。
トランジスタ部および電流センス部は、半導体基板のおもて面に設けられた第１導電型のエミッタ領域を有し、無効領域にはエミッタ領域が設けられていなくてよい。
無効領域には、第２導電型の分離領域が設けられていてよい。
トランジスタ部およびダイオード部は、半導体基板のおもて面に設けられた第２導電型のベース領域を有し、無効領域は、半導体基板のおもて面に設けられた第２導電型のウェル領域を有し、ウェル領域のドーピング濃度は、ベース領域のドーピング濃度より高くてよい。
半導体基板のおもて面の上方に、電流センス部を覆うパッシベーション層をさらに備え、パッシベーション層は、センストランジスタ照射領域の上方に位置する開口部を有してよい。
開口部は、端部がセンストランジスタ照射領域の端部と重なる、またはセンストランジスタ照射領域の全体を覆うように配置されてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面の一例を示す図である。 図１の領域Ａを拡大した上面図である。 図２Ａのａ－ａ'断面を示す図である。 電流センス部２１０の近傍を拡大した上面図である。 図３Ａのａ－ａ'断面を示す図である。 図３Ａのｂ－ｂ'断面を示す図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 図４Ｅのａ－ａ'断面の一例を示す図である。 図４Ｅのａ－ａ'断面の一例を示す図である。 図４Ｅのａ－ａ'断面の一例を示す図である。 図４Ｅのａ－ａ'断面の一例を示す図である。 図４Ｅのａ－ａ'断面の一例を示す図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 図４Ｇのａ－ａ'断面を示す図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 図５Ａのｃ－ｃ'断面図を示す図である。 図５Ａのｄ－ｄ'断面図を示す図である。 電流センス部２１０の近傍を拡大した上面図である。 図６Ａのｅ－ｅ'断面を示す図である。 図６Ａのｆ－ｆ'断面を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」または「おもて」、他方の側を「下」または「裏」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面をおもて面、他方の面を裏面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸およびＺ軸に平行な方向を意味する。
本明細書では、半導体基板のおもて面および裏面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板のおもて面および裏面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板のおもて面および裏面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタの何れかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の濃度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、半導体装置１００の上面の一例を示す図である。図１においては、各部材を半導体基板１０のおもて面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０のおもて面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、何れかの端辺１０２と平行である。またＺ軸は、半導体基板１０のおもて面と垂直である。
半導体基板１０は、活性領域１６０、外周領域１８０およびエッジ終端領域１９０を有する。活性領域１６０は、半導体装置１００が動作した場合に半導体基板１０のおもて面と裏面との間で、深さ方向に主電流が流れる領域である。活性領域１６０の上方にはエミッタ電極が設けられているが、図１では省略している。
活性領域１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図１の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０のおもて面における所定の配列方向（本例ではＸ軸方向）に沿って、交互にストライプ状に配置されている。他の例では、活性領域１６０には、トランジスタ部７０内にダイオード部８０が格子状に配置されていてもよい。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。
トランジスタ部７０のＸ軸方向における幅は、ダイオード部８０のＸ軸方向における幅より大きい。また、トランジスタ部７０のＸ軸方向における幅は、ダイオード部８０のＸ軸方向における幅と同じ幅であってもよい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の裏面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の裏面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲートランナーまでＹ軸方向に延長した延長領域も、ダイオード部８０に含める場合がある。延長領域の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の裏面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０のおもて面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、ゲートトレンチ部の導電部をゲートパッドと電気的に接続するゲートランナー４８を備える。ゲートランナー４８は、上面視において活性領域１６０と半導体基板１０の端辺１０２との間に配置されている。本例のゲートランナー４８は、上面視において活性領域１６０を囲んでいる。上面視においてゲートランナー４８に囲まれた領域を活性領域１６０、ゲートランナー４８から端辺１０２側を外周領域１８０としてもよい。
ゲートランナー４８は、半導体基板１０の上方に配置されている。本例のゲートランナー４８は、不純物がドープされたポリシリコン等で形成されてよい。ゲートランナー４８は、ゲートトレンチ部の内部にゲート絶縁膜を介して設けられたゲート導電部と電気的に接続する。
外周領域１８０は、活性領域１６０を囲む。外周領域１８０は、半導体基板１０の上方に設けられた１つ以上のパッドを有してよい。一例として、半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有する。各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
外周領域１８０は、電流センス部２１０を有する。電流センス部２１０は、トランジスタ部７０に流れる電流を検出する。外周領域１８０は、ポリシリコン等で形成されたＰＮ接合ダイオードである温度センス部をさらに有してもよい。電流センス部２１０の上方には電流センスエミッタ電極５３が設けられているが、図１では省略している。
本例のエッジ終端領域１９０は、外周領域１８０と端辺１０２との間に配置されている。エッジ終端領域１９０は、半導体基板１０のおもて面側の電界集中を緩和する。
エッジ終端領域１９０は、ガードリング９２を有してよい。ガードリング９２は、半導体基板１０のおもて面と接するＰ型の領域である。なお、本例のエッジ終端領域１９０は複数のガードリング９２を有するが、図１では省略して１つのガードリング９２のみが示されている。複数のガードリング９２を設けることで、活性領域１６０の上面側における空乏層を外側に伸ばすことができ、半導体装置１００の耐圧を向上できる。エッジ終端領域１９０は、外周領域１８０を囲んで環状に設けられたフィールドプレートおよびリサーフのうちの少なくとも一つを更に備えていてもよい。
なお、半導体基板１０の上方には、パッシベーション層２３０が設けられているが、図１では省略している。パッシベーション層２３０は、ポリイミド等で形成され、半導体基板１０のおもて面側の全体を覆う保護膜である。パッシベーション層２３０は、外周領域１８０に設けられたパッドおよびワイヤ等に対応する位置に開口部を有してよい。
図２Ａは、図１の領域Ａを拡大した上面図である。半導体装置１００は、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０とを有する半導体基板を備える。
本例の半導体装置１００は、半導体基板１０のおもて面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。
また、本例の半導体装置１００は、半導体基板１０のおもて面の上方に設けられたゲート金属層５０およびエミッタ電極５２を備える。ゲート金属層５０およびエミッタ電極５２は、互いに分離して設けられる。ゲート金属層５０とエミッタ電極５２とは、電気的に絶縁される。
エミッタ電極５２およびゲート金属層５０と、半導体基板１０のおもて面との間には層間絶縁膜が設けられるが、図２Ａでは省略している。本例の層間絶縁膜には、コンタクトホール４９、５４および５６が、当該層間絶縁膜を貫通して設けられる。図２Ａにおいては、それぞれのコンタクトホールに斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４によって、半導体基板１０のおもて面におけるエミッタ領域１２、ベース領域１４およびコンタクト領域１５と電気的に接続する。
また、エミッタ電極５２は、コンタクトホール５６によってダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５は、層間絶縁膜およびダミートレンチ部３０のダミー絶縁膜等の絶縁膜を介して半導体基板のおもて面に設けられる。
ゲート金属層５０は、コンタクトホール４９によってゲートランナー４８と電気的に接続する。ゲートランナー４８は、不純物がドープされたポリシリコン等で形成されてよい。ゲートランナー４８は、半導体基板１０のおもて面において、ゲートトレンチ部４０内のゲート導電部に接続する。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部およびエミッタ電極５２には電気的に接続しない。
ゲートランナー４８とエミッタ電極５２とは層間絶縁膜および酸化膜などの絶縁物により電気的に分離される。本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで設けられる。ゲートトレンチ部４０の先端部においてゲート導電部は半導体基板のおもて面に露出しており、ゲートランナー４８と接続する。
エミッタ電極５２およびゲート金属層５０は、金属を含む導電性材料で形成される。例えば、アルミニウムまたはアルミニウム－シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。
各電極は、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。プラグは、半導体基板１０に接する側にバリアメタルを有し、バリアメタルに接するようにタングステンを埋め込み、タングステン上にアルミニウム等で形成されてよい。
なおプラグは、コンタクト領域１５またはベース領域１４に接するコンタクトホールに設けられる。また、プラグのコンタクトホールの下にはＰ＋＋型のプラグ領域を形成し、コンタクト領域１５よりドーピング濃度が高い。これは、バリアメタルとコンタクト領域１５との接触抵抗を改善することができる。また、プラグ領域の深さは約０．１μｍ以下であり、コンタクト領域１５の深さと比べて１０％以下と小さい領域を持つ。
プラグ領域が接触抵抗を改善することにより、トランジスタ部７０の動作において、ラッチアップ耐量が向上する。一方、ダイオード部８０の動作においては、導通損失、スイッチング損失の上昇を抑制することができる。
ウェル領域１１は、ゲートランナー４８から外周領域１８０と重なって延伸し、上面視で環状に設けられている。ウェル領域１１は、ゲートランナー４８の内側の活性領域１６０にも、所定の幅で延伸し、上面視で環状に設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端部よりもゲートランナー４８側に離れた範囲に設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。ウェル領域１１のドーピング濃度は、コンタクト領域１５のドーピング濃度と同じであってよく、またはこれより低くてもよい。ゲートランナー４８は、ウェル領域１１と電気的に絶縁される。
本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。また、ウェル領域１１は、半導体基板のおもて面から、ベース領域１４の下端よりも深い位置まで形成されている。ベース領域１４は、トランジスタ部７０およびダイオード部８０において、ウェル領域１１に接して設けられている。ウェル領域１１は、エミッタ電極５２と電気的に接続されている。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの延伸部分４１（延伸方向に沿って直線状であるトレンチの部分）と、２つの延伸部分４１を接続する接続部分４３を有してよい。
接続部分４３の少なくとも一部は、上面視において曲線状に設けられてよい。２つの延伸部分４１のＹ軸方向における端部同士を接続部分４３がゲートランナー４８と接続することで、ゲートトレンチ部４０へのゲート電極として機能する。一方、接続部分４３を曲線状にすることにより延伸部分４１で完結するよりも、端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの延伸部分４１の間に設けられる。図２Ａの例では、それぞれの延伸部分４１の間に２本のダミートレンチ部３０が設けられているが、１本のダミートレンチ部３０が設けられてもよく、２本より多くのダミートレンチ部３０が設けられてもよい。
またそれぞれの延伸部分４１の間には、ダミートレンチ部３０が設けられなくてもよく、ゲートトレンチ部４０が設けられてもよい。このような構造により、エミッタ領域１２からの電子電流を増大することができるため、オン電圧が低減する。
ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、延伸部分３１と接続部分３３とを有していてもよい。図２Ａに示した半導体装置１００は、接続部分３３を有するダミートレンチ部３０のみが配列されているが、他の例においては、半導体装置１００は、接続部分３３を有さない直線形状のダミートレンチ部３０を含んでもよい。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向（Ｚ軸方向正側）の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の深さ位置は、半導体基板のおもて面からトレンチ部の下端までである。
本例のメサ部は、Ｘ軸方向において隣接するトレンチ部に挟まれ、半導体基板１０のおもて面においてトレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。図２Ｂで後述するように、本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。それぞれのメサ部には、上面視においてベース領域１４に挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０のおもて面との間に設けられてよい。
トランジスタ部７０のメサ部は、半導体基板１０のおもて面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部には、半導体基板１０のおもて面に露出したコンタクト領域１５が設けられている。
メサ部におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部には、エミッタ領域１２が設けられていない。ダイオード部８０のメサ部の上面には、ベース領域１４が設けられてよい。ベース領域１４は、ダイオード部８０のメサ部全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、その延伸方向（Ｙ軸方向）においてベース領域１４に挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、メサ部の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板の裏面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板の裏面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。図２Ａにおいては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保することにより、ウェル領域１１からのホール注入を抑制できるため、逆回復損失を低減できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図２Ｂは、図２Ａのａ－ａ'断面を示す図である。ａ－ａ'断面は、コンタクト領域１５、ベース領域１４、並びにゲートトレンチ部４０およびダミートレンチ部３０を通るＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０のおもて面２１に設けられている。層間絶縁膜３８は、ボロンまたはリン等の不純物が添加されたシリケートガラス等の絶縁膜である。層間絶縁膜３８はおもて面２１に接していてよく、層間絶縁膜３８とおもて面２１との間に酸化膜等の他の膜が設けられていてもよい。層間絶縁膜３８には、図２Ａにおいて説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、半導体基板１０のおもて面２１および層間絶縁膜３８の上面に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４によって、おもて面２１と電気的に接続する。コンタクトホール５４の内部には、バリアメタル膜を介してタングステン（Ｗ）等のプラグ（不図示）を埋め込んでもよい。また、コンタクトホール５４の開口されている半導体基板１０の表面層には、プラグ領域１７が設けられていてよい。プラグ領域１７は、Ｐ型である。プラグ領域１７のドーピング濃度は、コンタクト領域１５のドーピング濃度よりも高い。
コレクタ電極２４は、半導体基板１０の裏面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属を含む材料またはそれらの積層膜で形成される。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
半導体基板１０は、第１導電型のドリフト領域１８を有する。本例のドリフト領域１８は、Ｎ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が設けられずに残存した領域であってよい。
ドリフト領域１８の上方には、Ｚ軸方向に一つ以上の蓄積領域１６が設けられてよい。蓄積領域１６は、ドリフト領域１８と同じドーパントが、ドリフト領域１８よりも高濃度に蓄積した領域である。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。
本例の蓄積領域１６は、Ｎ型である。蓄積領域１６は、トランジスタ部７０のみに設けられていてもよく、トランジスタ部７０およびダイオード部８０の両方に設けられていてもよい。蓄積領域１６を設けることで、キャリアの注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。
トランジスタ部７０において、ベース領域１４の上方には、おもて面２１に接してエミッタ領域１２が設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。エミッタ領域１２のドーパントは、一例としてヒ素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）等である。
ダイオード部８０には、おもて面２１に露出したベース領域１４が設けられる。ダイオード部８０のベース領域１４は、アノードとして動作する。
ドリフト領域１８の下方には、第１導電型のバッファ領域２０が設けられてよい。本例のバッファ領域２０は、Ｎ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、コレクタ領域２２およびカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下方にはコレクタ領域２２が設けられる。コレクタ領域２２は、裏面２３においてカソード領域８２と接して設けられていてよい。
ダイオード部８０において、バッファ領域２０の下方にはカソード領域８２が設けられる。カソード領域８２は、トランジスタ部７０のコレクタ領域２２と同じ深さに設けられてよい。ダイオード部８０は、トランジスタ部７０がターンオフする時に、逆方向に導通する還流電流を流す還流ダイオード（ＦＷＤ）として機能してよい。
半導体基板１０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられる。ゲートトレンチ部４０およびダミートレンチ部３０は、おもて面２１からベース領域１４および蓄積領域１６を貫通して、ドリフト領域１８に到達するように設けられる。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、おもて面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、酸化膜または窒化膜で形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側を埋め込むように設けられる。ゲート導電部４４の上面は、おもて面２１と同じＸＹ平面内にあってよい。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、不純物がドープされたポリシリコン等で形成される。
ゲート導電部４４は、深さ方向においてベース領域１４よりも長く設けられてよい。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、ＸＺ断面においてゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー絶縁膜３２は、酸化膜または窒化膜で形成してよい。ダミー導電部３４は、ダミートレンチの内部においてダミー絶縁膜３２よりも内側を埋め込むように設けられる。ダミー導電部３４の上面は、おもて面２１と同じＸＹ平面内にあってよい。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
ダイオード部８０において、ライフタイムキラーを含むライフタイム制御領域が、ドリフト領域１８に局所的に設けられている。ライフタイムキラーは、例えば、ヘリウムイオン、水素イオン（プロトン、デューテロン）等を注入することで、半導体基板１０の所定の深さ位置に形成される結晶欠陥である。ライフタイム制御領域は、ダイオード部８０のターンオフ時にベース領域１４で発生する正孔とカソード領域８２から注入される電子との再結合を促進し、逆回復時のピーク電流を抑制する。
ライフタイム制御領域８５は、マスクを用いて、半導体基板１０のおもて面２１又は裏面２３からプロトン又はヘリウムを照射することにより形成されてよい。一例として、プロトン又はヘリウムは、ライフタイム制御領域８５を形成しない領域をマスクで遮蔽した状態で、マスクの開口部を通して、トランジスタ部７０およびダイオード部８０に照射される。プロトン又はヘリウムは、マスクで遮蔽された領域には照射されない。
図２Ｂにおいて、ライフタイムキラーの濃度分布のＺ軸方向におけるピーク位置が「×」の記号で示される。本例のライフタイム制御領域８５のＺ軸方向におけるピーク位置は、ウェル領域１１の下面のＺ軸方向における位置と等しくてもよく、ウェル領域１１の下面のＺ軸方向における位置よりも下方に設けられてもよい。また、ライフタイム制御領域８５は、Ｚ軸方向にライフタイムキラーの濃度分布のピークを複数持つように形成されていてもよい。
本例のライフタイム制御領域８５は、ダイオード部８０からトランジスタ部７０の少なくとも一部にわたって連続的に設けられている。トランジスタ部７０において、ライフタイム制御領域８５が設けられた領域を境界領域７５と称する。ダイオード部の導通時には、ダイオード部８０のベース領域１４のみならず、トランジスタ部７０のベース領域１４からカソード領域８２に向かう正孔電流が発生する。トランジスタ部７０が、ライフタイム制御領域８５が設けられた境界領域７５を有することにより、キャリア消滅を促進し、ターンオフ時の逆回復損失を低減する。
ただし、境界領域７５のトレンチ部では、ヘリウム又はプロトンが半導体基板１０のおもて面２１又は裏面２３から照射された際にゲート絶縁膜４２にダメージが入り、界面準位が変化する。照射されたゲート絶縁膜４２にゲート電圧が印加されると、照射されていないゲート絶縁膜４２よりも、隣接するベース領域１４に反転層が形成されやすい。そのため、境界領域７５では、トランジスタ部７０の境界領域７５以外の領域と比べて閾値電圧が低下する。
図３Ａは、電流センス部２１０の近傍を拡大した上面図である。本例の電流センス部２１０は、ウェル領域１１ａ、１１ｂに囲まれている。電流センス部２１０を囲むウェル領域１１ａとウェル領域１１ａを囲むウェル領域１１ｂとの間には、ドリフト領域１８がおもて面２１に露出した領域が形成され、ウェル領域１１ａとウェル領域１１ｂとを分離している。ウェル領域１１ａは、後述する電流センスエミッタ電極５３と同電位に接続され、ウェル領域１１ｂはエミッタ電極５２と同電位に接続される。
本例では、パッシベーション層２３０の開口部２３２が電流センス部２１０と重なるように設けられている。図３Ａにおいては、パッシベーション層２３０において開口部２３２以外の領域に斜線のハッチングを付している。
電流センス部２１０は、エミッタ配置領域２１６と、エミッタ非配置領域２１４とを有する。エミッタ配置領域２１６は、上面視においてエミッタ領域１２が周期的に配置された領域である。例えばエミッタ配置領域２１６には、図２Ａ等に示したように、エミッタ領域１２とコンタクト領域１５とがＸ軸方向に沿って交互に配置されている。エミッタ配置領域２１６は、電流センス部２１０の上面視における中央を含む領域であってよい。
エミッタ非配置領域２１４は、エミッタ領域１２が設けられていない領域である。エミッタ非配置領域２１４の上面には、Ｐ型の領域が露出していてよい。当該Ｐ型の領域は、コンタクト領域１５と同一のドーピング濃度を有してよく、ベース領域１４と同一のドーピング濃度を有してよく、他のドーピング濃度を有していてもよい。
本例の電流センス部２１０は、トランジスタ部７０と同様の構造を有することで、トランジスタ部７０に流れる電流を、上面視におけるチャネル面積比に応じた比率で模擬する。上面視における電流センス部２１０の面積は、トランジスタ部７０の面積よりも小さい。電流センス部２１０の面積は、半導体基板１０の上面に配置されたゲートパッド２０８等の各パッドの面積より小さくてもよい。
なお、本明細書において電流センス部２１０という場合、トランジスタとして動作しないエミッタ非配置領域２１４を除外したエミッタ配置領域２１６のみを指すことがある。
エミッタ非配置領域２１４は、上面視においてエミッタ配置領域２１６を囲んで設けられている。一例として、エミッタ配置領域２１６およびエミッタ非配置領域２１４の上面視における外形は矩形である。エミッタ非配置領域２１４は、上面視においてウェル領域１１ａに囲まれている。さらに、ウェル領域１１ａは、上面視において、ドリフト領域１８を挟んでウェル領域１１ｂに囲まれている。
エミッタ配置領域２１６およびエミッタ非配置領域２１４には、複数のトレンチ部と、各メサ部が配置されている。図３Ａにおいては、一部のトレンチ部を破線で示している。それぞれのトレンチ部は、Ｙ軸方向に延伸して設けられている。複数のトレンチ部は、ゲートトレンチ部４０を含む。複数のトレンチ部は、ダミートレンチ部３０をさらに含んでよい。ゲートトレンチ部４０およびダミートレンチ部３０は、トランジスタ部７０に設けられたゲートトレンチ部４０およびダミートレンチ部３０と同様の構造を有する。
Ｙ軸方向においてエミッタ配置領域２１６およびエミッタ非配置領域２１４が並んで配置されている場合、トレンチ部は、エミッタ配置領域２１６、エミッタ非配置領域２１４およびウェル領域１１ａに跨って連続して設けられてよい。ゲートトレンチ部４０のＹ軸方向における端部は、ウェル領域１１ａの内部に設けられてよい。これにより、ゲートトレンチ部４０の端部への電界集中を緩和できる。
また、ウェル領域１１ａには、Ｙ軸方向に延伸するトレンチ部が設けられてよい。ウェル領域１１ａ内には、エミッタ領域１２は設けられない。
図３Ａの例では、上面視における開口部２３２の端部は、エミッタ非配置領域２１４の外周に沿って配置されている。他の例では、開口部２３２の端部は、エミッタ非配置領域２１４の上方に配置されてもよく、エミッタ配置領域２１６の外周に沿って配置されていてもよい。あるいは、開口部２３２の端部は、上面視で、エミッタ非配置領域２１４、ウェル領域１１ａ、１１ｂまたはドリフト領域１８を露出させていてもよい。また、電流センス部２１０のＸ軸方向端部には、エミッタ非配置領域２１４が設けられていなくてもよい。
図３Ｂは、図３Ａのａ－ａ'断面を示す図である。ａ－ａ'断面は、電流センス部２１０のエミッタ領域１２を通るＸＺ面である。本例の電流センス部２１０は、ライフタイム制御領域８５が設けられていないセンストランジスタ非照射領域２１８と、ライフタイム制御領域８５が設けられたセンストランジスタ照射領域２２０とを有する。
また、電流センス部２１０の上方には、電流センスエミッタ電極５３が設けられている。電流センスエミッタ電極５３は、活性領域１６０の上方に設けられるエミッタ電極５２と電気的に絶縁している。
電流センス部２１０内のトレンチ部、不純物層、電極等は、トランジスタ部７０を設けるプロセスと同じプロセスで設けられてよい。電流センス部２１０において、ライフタイム制御領域８５は、活性領域１６０にライフタイム制御領域８５を設けるプロセスと同じプロセスで設けられてよい。
なお、センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０はいずれも、エミッタ領域１２が設けられた領域であり、エミッタ配置領域２１６に含まれる。図３Ｂの例では、エミッタ非配置領域２１４には、コンタクト領域１５がトレンチ部に隣接して設けられている。
センストランジスタ照射領域２２０とセンストランジスタ非照射領域２１８との面積比率は、トランジスタ部７０における境界領域７５と境界領域７５以外の領域との面積比率と等しい。
このように、電流センス部２１０において、ライフタイム制御領域８５が設けられた領域の面積比率をトランジスタ部７０に合わせることで、閾値電圧を揃えることができる。
本例では、各トレンチ部の配列方向の単位長さに含まれる、ゲートトレンチ部４０の本数Ｇを、ダミートレンチ部３０の本数Ｅで除算した値Ｇ／Ｅを、ゲートエミッタ比率と称する。電流センス部２１０におけるゲートエミッタ比率は、トランジスタ部７０におけるゲートエミッタ比率と等しい。
つまり、電流センス部２１０においては、トランジスタ部７０と同じ密度でゲートトレンチ部４０が配置されている。電流センス部２１０のゲートエミッタ比率は、電流センス部２１０内においてＸ軸方向に配列された全てのトレンチ部の本数から算出してよい。トランジスタ部７０のゲートエミッタ比率も、トランジスタ部７０内においてＸ軸方向に配列された全てのトレンチ部の本数から算出してよい。
図３Ｃは、図３Ａのｂ－ｂ'断面を示す図である。ｂ－ｂ'断面は、電流センス部２１０のゲートトレンチ部４０を通るＹ軸方向断面であり、電流センス部２１０のＹ軸方向負側、すなわちエッジ終端領域１９０側の端部近傍を示す。
本例の電流センス部２１０は、ウェル領域１１に囲まれている。電流センス部２１０およびウェル領域１１は、おもて面２１に露出したドリフト領域１８によって分離されている。ウェル領域１１の下端（Ｚ軸方向正側の端部）は、ゲートトレンチ部４０の下端より下方（Ｚ軸方向正側）に位置する。
図３Ｃには示されていないが、電流センス部２１０のゲートトレンチ部４０のＹ軸方向正側（活性領域１６０側）における端部は、ゲートランナー４８と重なる位置に設けられてよい。これにより、ゲートトレンチ部４０と、ゲートランナー４８とを容易に接続できる。
本例では、ゲートトレンチ部４０およびダミートレンチ部３０はストライプ状を示しているが格子状としてもよい。また、ゲートトレンチ部４０およびダミートレンチ部３０は、ストライプ状および格子状の組み合わせであってもよく、適宜変更可能である。
図４Ａ～図４Ｅは、センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の例を説明するための図である。図４Ａ～図４Ｅにおいては、パッシベーション層２３０の開口部２３２の端部が、上面視で、電流センス部２１０のエミッタ非配置領域２１４の端部に沿って配置されている。本例において、電流センス部２１０の端部とは、エミッタ配置領域２１６の端部を指す。図４Ａ～図４Ｅにおいては、パッシベーション層２３０において開口部２３２以外の領域に斜線のハッチングを付している。
なお、図４Ａ～図４Ｅに示すパッシベーション層２３０の開口部２３２の端部は、上面視で、電流センス部２１０のエミッタ非配置領域２１４の端部に沿って配置されていなくてもよい。パッシベーション層２３０の開口部２３２は、上面視で、エミッタ配置領域２１６、ウェル領域１１ａ、１１ｂまたはドリフト領域１８を露出させていてもよい。
図４Ａ～図４Ｅでは、エミッタ配置領域２１６の外周にエミッタ非配置領域２１４が設けられている。パッシベーション層２３０の開口部２３２の端部は、上面視で、電流センス部２１０のエミッタ配置領域２１６の端部に沿って配置されてもよい。
エミッタ配置領域２１６は、Ｘ軸方向に延伸する対向する一対の端部２１６Ｘと、Ｙ軸方向に延伸する対向する一対の端部２１６Ｙとを有する。図４Ａの例では、電流センス部２１０は、端部２１６Ｙの一方に沿って延伸するセンストランジスタ非照射領域２１８と、端部２１６Ｙの他方に沿って延伸するセンストランジスタ非照射領域２１８と、これらのセンストランジスタ非照射領域２１８の間においてＹ軸方向に延伸するセンストランジスタ照射領域２２０とを有する。
図４Ｂの例では、電流センス部２１０は、端部２１６Ｘの一方に沿って延伸するセンストランジスタ非照射領域２１８と、端部２１６Ｘの他方に沿って延伸するセンストランジスタ非照射領域２１８と、これらのセンストランジスタ非照射領域２１８の間においてＸ軸方向に延伸するセンストランジスタ照射領域２２０とを有する。
このように、センストランジスタ照射領域２２０を、センストランジスタ非照射領域２１８の間においてＸ軸またはＹ軸方向に延伸して配置することにより、照射時に用いるレジストマスクの開口部の位置がＸ軸またはＹ軸方向にずれてセンストランジスタ照射領域２２０の位置がずれた場合であっても、電流センス部２１０においてセンストランジスタ照射領域２２０が占有する面積は変化しない。よって、電流センス部２１０において、ライフタイム制御領域８５が設けられた領域の面積比率を容易にトランジスタ部７０に合わせることができる。
図４Ｃの例では、電流センス部２１０は、端部２１６Ｙの一方に沿って延伸するセンストランジスタ照射領域２２０と、端部２１６Ｙの他方に沿って延伸するセンストランジスタ照射領域２２０と、これらのセンストランジスタ照射領域２２０の間においてＹ軸方向に延伸するセンストランジスタ非照射領域２１８とを有する。
つまり、図４Ｃは、図４Ａの例において、センストランジスタ非照射領域２１８とセンストランジスタ照射領域２２０とが入れ替えられた例を示す。同様に、図４Ｂの例において、センストランジスタ非照射領域２１８とセンストランジスタ照射領域２２０とを入れ替えてもよい。このような場合でも、電流センス部２１０において、ライフタイム制御領域８５が設けられた領域の面積比率を容易にトランジスタ部７０に合わせることができる。
図４Ｄの例では、電流センス部２１０は、端部２１６Ｘ、２１６Ｙに沿って配置されたセンストランジスタ非照射領域２１８と、センストランジスタ非照射領域２１８に囲まれたセンストランジスタ照射領域２２０とを有する。
このように、センストランジスタ照射領域２２０を、センストランジスタ非照射領域２１８に囲まれるように配置することにより、照射時に用いるレジストマスクの開口部の位置がＸ軸またはＹ軸方向にずれてセンストランジスタ照射領域２２０の位置がずれた場合であっても、電流センス部２１０においてセンストランジスタ照射領域２２０が占有する面積は変化しない。よって、電流センス部２１０において、ライフタイム制御領域８５が設けられた領域の面積比率を容易にトランジスタ部７０に合わせることができる。
図４Ａ～４Ｄに示す例では、照射時に用いるレジストマスクの開口部の位置がＸ軸またはＹ軸方向にずれた場合であっても、エミッタ非配置領域２１４によって照射領域のずれを吸収することができる。
図４Ｅの例では、電流センス部２１０は、センストランジスタ非照射領域２１８とセンストランジスタ照射領域２２０との間に無効領域２２２をさらに有する。
無効領域２２２は、センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０を設ける領域の間に設けられる領域である。無効領域２２２は、照射時に用いるレジストマスクの開口部の位置がずれてセンストランジスタ照射領域２２０の位置がずれた場合に、閾値電圧の変化に与える影響を低減する。
無効領域２２２には、センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０と同様に、半導体基板１０のおもて面２１側に複数のトレンチ部が設けられている。無効領域２２２に設けられたトレンチ部は、電流センスエミッタ電極５３と電気的に接続されていてよい。
あるいは、無効領域２２２に設けられた複数のトレンチ部の間のメサ部の上面は、前記電流センスエミッタ電極５３と接触していなくてよい。すなわち、無効領域２２２におけるメサ部の上面は、層間絶縁膜３８で覆われていてよい。
あるいは、無効領域２２２には、エミッタ領域１２が設けられていなくてよい。例えば、無効領域２２２は、半導体基板１０のおもて面２１に設けられたウェル領域１１ａを有する。無効領域２２２にはチャネルが形成されないので、ライフタイム制御領域８５が形成されても閾値電圧の低下に影響しない。
なお、図４Ｅの例では、センストランジスタ非照射領域２１８、センストランジスタ照射領域２２０および無効領域２２２はいずれもＹ軸方向に延伸して設けられているが、これに限られない。無効領域２２２は、センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０を分離するように設けられていればよい。
また、図４Ｅの例では、センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０がそれぞれの端部２１６Ｙに沿って延伸して設けられているが、これに限られない。センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０は、図４Ａ～図４Ｄに示したように配置されてもよい。
図４Ｆは、図４Ｅのａ－ａ'断面の一例を示す図である。図４Ｆでは、無効領域２２２にはエミッタ領域１２が設けられておらず、トレンチ部は電流センスエミッタ電極５３と電気的に接続されている。
ここで、照射時に用いるレジストマスクの開口部の位置がＸ軸方向負側にずれた場合、ライフタイム制御領域８５は無効領域２２２にも形成される。ただし、無効領域２２２にはチャネルが形成されないので、無効領域２２２に形成されたライフタイム制御領域８５は閾値に影響を与えない。つまり、無効領域２２２はトランジスタとして動作しないので、ライフタイム制御領域８５が無効領域２２２に形成されたとしても、センストランジスタ照射領域２２０の無効領域２２２側の端部の位置（図４ＦではＸ軸方向位置）は変化しない。
図４Ｆ－１は、図４Ｅのａ－ａ'断面の一例を示す図である。図４Ｆ―１では、無効領域２２２の層間絶縁膜３８には、コンタクトホール５４が形成されていない。無効領域２２２のトレンチ部は、ダミートレンチ部３０であってよく、トレンチ部は電流センスエミッタ電極５３と電気的に接続されてよい。また、無効領域２２２には、エミッタ領域１２およびプラグ領域１７が設けられていなくてもよい。
図４Ｆ－２は、図４Ｅのａ－ａ'断面の一例を示す図である。図４Ｆ－２の例は、無効領域２２２に蓄積領域１６が設けられていない点が図４Ｆ－１の例と異なる。図４Ｆ－３は、図４Ｅのａ－ａ'断面の一例を示す図である。図４Ｆ－３の例は、無効領域２２２にベース領域１４が設けられていない点が図４Ｆ－２の例と異なる。図４Ｆ－１、図４Ｆ－２、図４Ｆ－３の例によれば、図４Ｆの例と同様の効果を得ることができる。
図４Ｆ－４は、図４Ｅのａ－ａ'断面の一例を示す図である。図４Ｆ－４の例では、無効領域２２２において、半導体基板１０のおもて面２１側に分離領域９３が設けられる。図４Ｆ－４のＸ軸方向において、分離領域９３のセンストランジスタ非照射領域２１８側にはコンタクトホール５４およびダミートレンチ部３０ａが設けられてよい。コンタクトホール５４で露出した分離領域９３の表面層には、プラグ領域１７が設けられる。なお、無効領域２２２のコンタクトホール５４およびプラグ領域１７は設けなくてもよい。
また、図４Ｆ－４のＸ軸方向において、分離領域９３のセンストランジスタ照射領域２２０側にもコンタクトホール５４およびダミートレンチ部３０ｂが設けられてよい。ダミートレンチ部３０ａとダミートレンチ部３０ｂとの間にはトレンチ部は設けられていなくてもよい。
分離領域９３は、Ｐ型である。分離領域９３のドーピング濃度は、コンタクト領域１５のドーピング濃度と同じでも良く、プラグ領域１７のドーピング濃度と同じでもよく、ウェル領域１１のドーピング濃度と同じでもよい。また、分離領域９３は、ウェル領域１１ａと電気的に接続されてよい。分離領域９３の下面はトレンチ部の下端より浅くても良く、同じでも良く、深くても良く、また、ウェル領域１１の下面と同じ深さ方向位置であってもよい。図４Ｆ－４の例では、図４Ｆの例と同様の効果を得ることができる。
図４Ｇは、センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。図４Ｇに示すセンストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置は、図４Ｅの例と同じである。図４Ｇでは、パッシベーション層２３０の開口部２３２の端部が、Ｘ軸方向においてセンストランジスタ照射領域２２０の外周に設けられるエミッタ非配置領域２１４の端部と重なるように配置される。また、パッシベーション層２３０の開口部２３２の端部は、Ｙ軸方向において、センストランジスタ照射領域２２０の外周に設けられるエミッタ非配置領域２１４の端部と重なるように配置されている。さらに、開口部２３２の端部は、無効領域２２２とセンストランジスタ照射領域２２０との境界と重なるように配置されている。
図４Ｈは、図４Ｇのａ－ａ'断面を示す図である。図４Ｈに示すように、パッシベーション層２３０の開口部２３２の端部およびセンストランジスタ照射領域２２０の端部は、同じ位置（図４ＨではＸ軸方向位置）にある。つまり、パッシベーション層２３０の開口部２３２およびレジストマスクの開口部は、上面視で重なるように配置されている。
ここで、レジストマスクの開口部の位置が、パッシベーション層２３０の開口部２３２に対してＸ軸方向負側にずれた場合、レジストマスクの開口部を通して照射されたヘリウムまたはプロトンの一部は、パッシベーション層２３０を通過する。パッシベーション層２３０を通過したヘリウムまたはプロトンは、開口部２３２を通過した場合と比べて飛程が低下するので、パッシベーション層２３０の下方では、開口部２３２の下方と比べて半導体基板１０のおもて面２１に近い位置にライフタイム制御領域８５が形成される。図４Ｇでは、パッシベーション層２３０の下方は無効領域２２２であるため、上述したように、ライフタイム制御領域８５が形成されても閾値電圧の変化に影響しない。
あるいは、パッシベーション層２３０の開口部２３２は、センストランジスタ照射領域２２０の全体を覆うように配置されてもよい。この場合、センストランジスタ照射領域２２０に加えて開口部２３２の下方には無効領域２２２の一部が位置する。上述したように、無効領域２２２にライフタイム制御領域８５が形成されても、閾値電圧の変化に影響しない。
本例では、無効領域２２２にはエミッタ領域１２が設けられておらず、トレンチ部は電流センスエミッタ電極５３と電気的に接続されている例を示したが、図４Ｆ－１～図４Ｆ－４に示す例でも同じ効果を得ることができる。
図５Ａは、センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。本例ではセンストランジスタ非照射領域２１８とセンストランジスタ照射領域２２０との間には、無効領域２２２が設けられる。センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の最外周には、別々のエミッタ非配置領域２１４を備える。
図５Ａの例は、センストランジスタ非照射領域２１８とセンストランジスタ照射領域２２０が、無効領域２２２を挟んで個々に設けられる点が図３Ａの例と異なる。
パッシベーション層２３０の開口部２３２の端部が、上面視で、センストランジスタ照射領域２２０のエミッタ非配置領域２１４の端部に沿って配置されている。パッシベーション層２３０の開口部２３２は、センストランジスタ照射領域２２０の全体を覆うように配置されてもよい。
図５Ｂは、図５Ａのｃ－ｃ'断面を示す図である。図５Ｂに示すようにセンストランジスタ非照射領域２１８の外周にはウェル領域１１ｃが設けられ、センストランジスタ照射領域２２０の外周にはウェル領域１１ｄが設けられる。隣り合うウェル領域１１ｃとウェル領域１１ｄとの間には、ウェル領域１１ｂが設けられる。ウェル領域１１ｂ、ウェル領域１１ｃ、およびウェル領域１１ｄは、ドリフト領域１８によって分離される。
なお、パッシベーション層２３０の開口部２３２の端部およびセンストランジスタ照射領域２２０の端部は、同じ位置（図５ＢではＸ軸方向位置）にある。つまり、パッシベーション層２３０の開口部２３２および照射時に用いるレジストマスクの開口部は、上面視で重なるように配置されている。
センストランジスタ非照射領域２１８の外周に設けられるウェル領域１１ｃは、ダミートレンチ部３０ａを備える。センストランジスタ非照射領域２１８の外周に設けられるウェル領域１１ｃの上面には、層間絶縁膜３８が設けられている。層間絶縁膜３８には、コンタクトホール５４が設けられ、コンタクトホール５４の開口されているウェル領域１１ｃの表面層にはプラグ領域１７が設けられてよい。ウェル領域１１ｃは、センストランジスタ非照射領域２１８側にコンタクトホール５４を備え、ウェル領域１１ｂ側にダミートレンチ部３０ａを備えてよい。
センストランジスタ照射領域２２０の外周に設けられるウェル領域１１ｄには、ダミートレンチ部３０ｂを備える。センストランジスタ照射領域２２０の外周に設けられるウェル領域１１ｄの上面には、層間絶縁膜３８が設けられている。層間絶縁膜３８には、コンタクトホール５４が設けられ、コンタクトホール５４の開口されているウェル領域１１ｄの表面層にはプラグ領域１７が設けられてよい。ウェル領域１１ｄは、センストランジスタ照射領域２２０側にコンタクトホール５４を備え、ウェル領域１１ｂ側にダミートレンチ部３０ｂを備えてよい。
無効領域２２２には、ウェル領域１１ｂ、ウェル領域１１ｃ、およびウェル領域１１ｄが設けられる。また、無効領域２２２には、ウェル領域１１ｂ、１１ｃ、１１ｄを分離するドリフト領域１８を備える。
図５Ｃは、図５Ａのｄ－ｄ'断面を示す図である。ｄ－ｄ'断面は、センストランジスタ非照射領域２１８のゲートトレンチ部４０を通るＹ軸方向断面であり、センストランジスタ非照射領域２１８のＹ軸方向負側、すなわちエッジ終端領域１９０側の端部近傍を示す。
本例のセンストランジスタ非照射領域２１８は、ウェル領域１１ｃに囲まれている。センストランジスタ非照射領域２１８およびウェル領域１１ｃは、おもて面２１に露出したドリフト領域１８によって分離されている。ウェル領域１１ｃの下端（Ｚ軸方向正側の端部）は、ゲートトレンチ部４０の下端より下方（Ｚ軸方向正側）に位置する。
図５Ｃには示されていないが、ダミートレンチ部３０においても同様な断面形状である。また、センストランジスタ照射領域２２０も同様な断面を有する。センストランジスタ照射領域２２０は、ゲートトレンチ部４０およびダミートレンチ部３０がウェル領域１１ｄに囲まれ、ゲートトレンチ部４０おとびダミートレンチ部３０の下部にライフタイム制御領域８５が設けられることが図５Ｃと異なる。
なお、図５Ｃのゲートトレンチ部４０およびダミートレンチ部３０は、ストライプ状を示しているが格子状としてもよい。また、ストライプ状と格子状の組み合わせをであってもよく、適宜変更可能である。本例でも図４Ｅと同様の効果を得ることができる。
図６Ａは、電流センス部２１０の近傍を拡大した上面図である。本例の電流センス部２１０は、ダミートレンチ部３０ｃが配列された領域とダミートレンチ部３０ｄが配列された領域に囲まれている。ダミートレンチ部３０ｃが配列された領域とダミートレンチ部３０ｄが配列された領域との間には、ドリフト領域１８がおもて面２１に露出した領域が形成されている。ダミートレンチ部３０ｃは電流センスエミッタ電極５３と同電位に接続され、ダミートレンチ部３０ｄはエミッタ電極５２と同電位に接続される。
本例では、パッシベーション層２３０の開口部２３２が電流センス部２１０と重なるように設けられている。また、本例では、電流センス部２１０が、ダミートレンチ部３０ｃおよびダミートレンチ部３０ｄが配列された領域によって活性領域１６０と分離されている点が図３Ａと異なる。
図６Ａにおいては、パッシベーション層２３０において開口部２３２以外の領域に斜線のハッチングを付している。なお、図６Ａに示すパッシベーション層２３０の開口部２３２の端部は、上面視で、電流センス部２１０のエミッタ非配置領域２１４の端部に沿って配置される。パッシベーション層２３０の開口部２３２は、上面視で、エミッタ配置領域２１６およびエミッタ非配置領域２１４を露出させている。
エミッタ非配置領域２１４は、ダミートレンチ部３０ｃが配列された領域で囲まれ、ダミートレンチ部３０ｃが配列された領域は、ドリフト領域１８がおもて面２１に露出した領域を挟んで、ダミートレンチ部３０ｄが配列された領域で囲まれる。
電流センス部２１０は、エミッタ配置領域２１６と、エミッタ非配置領域２１４とを有する。エミッタ配置領域２１６およびエミッタ非配置領域２１４については、図３Ａに示す電流センス部２１０、エミッタ配置領域２１６、およびエミッタ非配置領域２１４と同じであるため、説明を省略する。
エミッタ非配置領域２１４は、上面視において、エミッタ配置領域２１６を囲んで設けられている。一例として、エミッタ配置領域２１６およびエミッタ非配置領域２１４の上面視における外形は矩形である。エミッタ非配置領域２１４は、上面視において、ダミートレンチ部３０ｃが配列された領域およびダミートレンチ部３０ｄが配列された領域に囲まれている。
エミッタ配置領域２１６およびエミッタ非配置領域２１４には、複数のトレンチ部と、各メサ部が配置されている。図６Ａにおいては、一部のトレンチ部を破線で示している。それぞれのトレンチ部は、Ｙ軸方向に延伸して設けられている。複数のトレンチ部は、ゲートトレンチ部４０を含む。複数のトレンチ部は、ダミートレンチ部３０をさらに含んでよい。ゲートトレンチ部４０およびダミートレンチ部３０は、トランジスタ部７０に設けられたゲートトレンチ部４０およびダミートレンチ部３０と同様の構造を有する。
図６Ａの電流センス部２１０に設けられるゲートトレンチ部４０およびダミートレンチ部３０は、ストライプ状である。ゲートトレンチ部４０およびダミートレンチ部３０の端部は、ドリフト領域１８内に設けられる。
また、電流センス部２１０の外周のドリフト領域１８には、格子状のダミートレンチ部３０ｃおよびダミートレンチ部３０ｄが設けられる。ダミートレンチ部３０ｃとダミートレンチ部３０ｄとの間には、所定の間隔が設けられる。これにより、ゲートトレンチ部４０の端部への電界集中を緩和できる。
図６Ｂは、図６Ａのｅ－ｅ'断面を示す図である。ｅ－ｅ'断面は、電流センス部２１０のエミッタ領域１２を通るＸＺ面である。本例の電流センス部２１０は、ライフタイム制御領域８５が設けられていないセンストランジスタ非照射領域２１８と、ライフタイム制御領域８５が設けられたセンストランジスタ照射領域２２０とを有する。
また、電流センス部２１０の上方には、電流センスエミッタ電極５３が設けられる。電流センスエミッタ電極５３は、活性領域１６０の上方に設けられるエミッタ電極５２と電気的に絶縁している。
電流センス部２１０内のトレンチ部、不純物層、電極等は、トランジスタ部７０を設けるプロセスと同じプロセスで設けられてよい。電流センス部２１０において、ライフタイム制御領域８５は、活性領域１６０にライフタイム制御領域８５を設けるプロセスと同じプロセスで設けられてよい。
なお、センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０はいずれも、エミッタ領域１２が設けられた領域であり、エミッタ配置領域２１６に含まれる。図６Ｂの例では、図３Ｂの例と同様に、エミッタ非配置領域２１４には、コンタクト領域１５がトレンチ部に隣接して設けられている。
センストランジスタ照射領域２２０とセンストランジスタ非照射領域２１８との面積比率は、トランジスタ部７０における境界領域７５と境界領域７５以外の領域との面積比率と等しい。
このように、電流センス部２１０において、ライフタイム制御領域８５が設けられた領域の面積比率をトランジスタ部７０に合わせることで、閾値電圧を揃えることができる。なお、ゲートエミッタ比率は、図３Ａ～図３Ｃの例と同じであるため説明は省略する。
Ｘ軸方向において、電流センス部２１０の外周のドリフト領域１８には、エミッタ非配置領域２１４に隣接するダミートレンチ部３０ｃと、ダミートレンチ部３０ｃから所定の間隔をあけてダミートレンチ部３０ｄとが格子状に設けられる。
ダミートレンチ部３０ｃの上面の層間絶縁膜３８には、コンタクトホール５７が設けられる。ダミートレンチ部３０ｃは、層間絶縁膜３８の上面に設けられた電流センスエミッタ電極５３と電気的に接続する。
また、ダミートレンチ部３０ｄの上面の層間絶縁膜３８には、コンタクトホール５８が設けられる。ダミートレンチ部３０ｄは、層間絶縁膜３８の上面に設けられたエミッタ電極５２と電気的に接続する。
電流センスエミッタ電極５３およびエミッタ電極５２はパッシベーション層２３０に覆われている。パッシベーション層２３０には、所定の箇所に開口部が設けられる。電流センスエミッタ電極５３は、エミッタ電極５２と電気的に絶縁される。
なお、コンタクトホール５７およびコンタクトホール５８には、タングステン等で形成されたプラグが設けられてもよい。プラグは、半導体基板１０側にバリアメタルを有し、バリアメタルに接するようにタングステンを埋め込んでもよい。
図６Ｃは、図６Ａのｆ－ｆ'断面を示す図である。ｆ－ｆ'断面は、電流センス部２１０のゲートトレンチ部４０を通るＹ軸方向断面であり、電流センス部２１０のＹ軸方向負側、すなわちエッジ終端領域１９０側の端部近傍を示す。ダミートレンチ部３０ｃおよびダミートレンチ部３０ｄは、ダミー絶縁膜３２およびダミー導電部３４をそれぞれ備える。コンタクトホール５７は、ダミートレンチ部３０ｃのダミー導電部３４上に設けられる。コンタクトホール５８は、ダミートレンチ部３０ｄのダミー導電部３４上に設けられる。
本例の電流センス部２１０は、ドリフト領域１８およびダミートレンチ部３０ｄに囲まれている。電流センス部２１０およびダミートレンチ部３０ｃは、おもて面２１に露出したドリフト領域１８によって活性領域１６０から分離されている。
Ｙ軸方向において、電流センス部２１０の外周のドリフト領域１８には、エミッタ非配置領域２１４に隣接するダミートレンチ部３０ｃとダミートレンチ部３０ｃから所定の間隔をあけてダミートレンチ部３０ｄが格子状に設けられる。
図６Ｃには示されていないが、電流センス部２１０のゲートトレンチ部４０のＹ軸方向正側（活性領域１６０側）における端部は、ゲートランナー４８と重なる位置に設けられてよい。これにより、ゲートトレンチ部４０と、ゲートランナー４８とを容易に接続できる。
このように、電流センス部２１０がセンストランジスタ照射領域２２０を有することにより、トランジスタ部７０と閾値電圧を揃えることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１，１１ａ，１１ｂ、１１ｃ、１１ｄ・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・プラグ領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、３０，３０ａ，３０ｂ，３０ｃ、３０ｄ・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５３・・・電流センスエミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、５７・・・コンタクトホール、５８・・・コンタクトホール、６０・・・メサ部、６１・・・メサ部、７０・・・トランジスタ部、７５・・・境界領域、８０・・・ダイオード部、８２・・・カソード領域、８５・・・ライフタイム制御領域、９２・・・ガードリング、９３・・・分離領域、１００・・・半導体装置、１０２・・・端辺、１６０・・・活性領域、１８０・・・外周領域、１９０・・・エッジ終端領域、２１０・・・電流センス部、２１４・・・エミッタ非配置領域、２１６・・・エミッタ配置領域、２１６ａ・・・端部、２１６ｂ・・・端部、２１８・・・センストランジスタ非照射領域、２２０・・・センストランジスタ照射領域、２２２・・・無効領域、２３０・・・パッシベーション層、２３２・・・開口部
半導体装置１００の上面の一例を示す図である。 図１の領域Ａを拡大した上面図である。 図２Ａのａ－ａ'断面を示す図である。 電流センス部２１０の近傍を拡大した上面図である。 図３Ａのａ－ａ'断面を示す図である。 図３Ａのｂ－ｂ'断面を示す図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 図４Ｅのａ－ａ'断面の一例を示す図である。 図４Ｅのａ－ａ'断面の一例を示す図である。 図４Ｅのａ－ａ'断面の一例を示す図である。 図４Ｅのａ－ａ'断面の一例を示す図である。 図４Ｅのａ－ａ'断面の一例を示す図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 図４Ｇのａ－ａ'断面を示す図である。 センストランジスタ非照射領域２１８およびセンストランジスタ照射領域２２０の配置の一例を説明するための図である。 図５Ａのｃ－ｃ'断面を示す図である。 図５Ａのｄ－ｄ'断面を示す図である。 電流センス部２１０の近傍を拡大した上面図である。 図６Ａのｅ－ｅ'断面を示す図である。 図６Ａのｆ－ｆ'断面を示す図である。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向（Ｚ軸方向負側）の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
電流センス部２１０は、エミッタ配置領域２１６と、エミッタ非配置領域２１４とを有する。エミッタ配置領域２１６は、上面視においてエミッタ領域１２が周期的に配置された領域である。例えばエミッタ配置領域２１６には、図２Ａ等に示したように、エミッタ領域１２とコンタクト領域１５とがＹ軸方向に沿って交互に配置されている。エミッタ配置領域２１６は、電流センス部２１０の上面視における中央を含む領域であってよい。
本例の電流センス部２１０は、ウェル領域１１に囲まれている。電流センス部２１０およびウェル領域１１は、おもて面２１に露出したドリフト領域１８によって分離されている。ウェル領域１１の下端（Ｚ軸方向負側の端部）は、ゲートトレンチ部４０の下端より下方（Ｚ軸方向負側）に位置する。
図５Ａの例は、センストランジスタ非照射領域２１８とセンストランジスタ照射領域２２０が、無効領域２２２を挟んで個々に設けられる点が図４Ａの例と異なる。
パッシベーション層２３０の開口部２３２の端部が、上面視で、センストランジスタ照射領域２２０のエミッタ非配置領域２１４の端部に沿って配置されている。パッシベーション層２３０の開口部２３２は、センストランジスタ照射領域２２０の全体を覆うように配置されてもよい。
本例のセンストランジスタ非照射領域２１８は、ウェル領域１１ｃに囲まれている。センストランジスタ非照射領域２１８およびウェル領域１１ｃは、おもて面２１に露出したドリフト領域１８によって分離されている。ウェル領域１１ｃの下端（Ｚ軸方向負側の端部）は、ゲートトレンチ部４０の下端より下方（Ｚ軸方向負側）に位置する。

Claims (12)

  1. 活性領域および外周領域を有する半導体基板を備え、
    前記活性領域はトランジスタ部およびダイオード部を有し、
    前記外周領域は電流センス部を有し、
    ライフタイムキラーを含むライフタイム制御領域が、前記ダイオード部から前記トランジスタ部の少なくとも一部にわたって設けられ、
    前記電流センス部は、前記ライフタイム制御領域が設けられていないセンストランジスタ非照射領域と、前記ライフタイム制御領域が設けられたセンストランジスタ照射領域とを有する
    半導体装置。
  2. 前記センストランジスタ照射領域と前記センストランジスタ非照射領域との面積比率は、前記トランジスタ部において前記ライフタイム制御領域が設けられた境界領域と非境界領域との面積比率と等しい
    請求項１に記載の半導体装置。
  3. 前記半導体基板のおもて面の上方に設けられたゲート金属層と、
    前記半導体基板のおもて面の上方に設けられたエミッタ電極と、
    前記トランジスタ部、前記ダイオード部および前記電流センス部において前記半導体基板のおもて面側に設けられた複数のトレンチ部と
    をさらに備え、
    前記複数のトレンチ部は、前記ゲート金属層と電気的に接続されたゲートトレンチ部および前記エミッタ電極と電気的に接続されたダミートレンチ部を含み、
    前記電流センス部における単位長さあたりの前記ゲートトレンチ部の本数と前記ダミートレンチ部の本数との比率が、前記トランジスタ部における前記比率と等しい
    請求項１または２に記載の半導体装置。
  4. 前記電流センス部は、前記電流センス部の対向する端部の一方に沿って延伸する第１領域と他端に沿って延伸する第２領域を有し、第１および第２領域は前記センストランジスタ非照射領域または前記センストランジスタ照射領域のいずれか一方である
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記電流センス部は、前記センストランジスタ非照射領域と前記センストランジスタ照射領域との間に無効領域をさらに有する
    請求項３に記載の半導体装置。
  6. 前記無効領域にはエミッタ電位に設定されたトレンチ部が設けられている
    請求項５に記載の半導体装置。
  7. 前記無効領域において前記半導体基板のおもて面側に設けられた複数のトレンチ部の間のメサ部の上面が、前記エミッタ電極と接触していない
    請求項５または６に記載の半導体装置。
  8. 前記トランジスタ部および前記電流センス部は、前記半導体基板のおもて面に設けられた第１導電型のエミッタ領域を有し、
    前記無効領域には前記エミッタ領域が設けられていない
    請求項５から７の何れか一項に記載の半導体装置。
  9. 前記無効領域には、第２導電型の分離領域が設けられている
    請求項５に記載の半導体装置。
  10. 前記トランジスタ部および前記ダイオード部は、前記半導体基板のおもて面に設けられた第２導電型のベース領域を有し、
    前記無効領域は、前記半導体基板のおもて面に設けられた第２導電型のウェル領域を有し、前記ウェル領域のドーピング濃度は、前記ベース領域のドーピング濃度より高い
    請求項５から９の何れか一項に記載の半導体装置。
  11. 前記半導体基板のおもて面の上方に、前記電流センス部を覆うパッシベーション層をさらに備え、
    前記パッシベーション層は、前記センストランジスタ照射領域の上方に位置する開口部を有する
    請求項１から１０の何れか一項に記載の半導体装置。
  12. 前記開口部は、端部が前記センストランジスタ照射領域の端部と重なる、または前記センストランジスタ照射領域の全体を覆うように配置される
    請求項１１に記載の半導体装置。
JP2021086533A 2021-05-21 2021-05-21 半導体装置 Pending JP2022179212A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021086533A JP2022179212A (ja) 2021-05-21 2021-05-21 半導体装置
US17/700,519 US20220375933A1 (en) 2021-05-21 2022-03-22 Semiconductor device
CN202210306165.6A CN115377098A (zh) 2021-05-21 2022-03-25 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021086533A JP2022179212A (ja) 2021-05-21 2021-05-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2022179212A true JP2022179212A (ja) 2022-12-02

Family

ID=84060702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021086533A Pending JP2022179212A (ja) 2021-05-21 2021-05-21 半導体装置

Country Status (3)

Country Link
US (1) US20220375933A1 (ja)
JP (1) JP2022179212A (ja)
CN (1) CN115377098A (ja)

Also Published As

Publication number Publication date
US20220375933A1 (en) 2022-11-24
CN115377098A (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
US11735584B2 (en) Semiconductor device
US11532738B2 (en) Semiconductor device
JP7456520B2 (ja) 半導体装置
JP7268743B2 (ja) 半導体装置
JP2023065461A (ja) 半導体装置
JP7211516B2 (ja) 半導体装置
JP2022123036A (ja) 半導体装置
US20230261095A1 (en) Semiconductor device
WO2022239284A1 (ja) 半導体装置
JP6658955B2 (ja) 半導体装置
WO2022158053A1 (ja) 半導体装置
JP7456113B2 (ja) 半導体装置
JP7395844B2 (ja) 半導体装置および製造方法
JP2022179212A (ja) 半導体装置
JP7231064B2 (ja) 半導体装置
JP7231065B2 (ja) 半導体装置
WO2023063411A1 (ja) 半導体装置
US20240120412A1 (en) Semiconductor device
WO2023140253A1 (ja) 半導体装置
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2024035557A (ja) 半導体装置
JP2023128635A (ja) 半導体装置
JP2021114600A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240313