JP2024035557A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024035557A
JP2024035557A JP2022140102A JP2022140102A JP2024035557A JP 2024035557 A JP2024035557 A JP 2024035557A JP 2022140102 A JP2022140102 A JP 2022140102A JP 2022140102 A JP2022140102 A JP 2022140102A JP 2024035557 A JP2024035557 A JP 2024035557A
Authority
JP
Japan
Prior art keywords
region
mesa
end region
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022140102A
Other languages
English (en)
Inventor
鴻飛 魯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022140102A priority Critical patent/JP2024035557A/ja
Priority to US18/357,158 priority patent/US20240079481A1/en
Priority to CN202310911743.3A priority patent/CN117650157A/zh
Publication of JP2024035557A publication Critical patent/JP2024035557A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Figure 2024035557000001
【課題】ダイオード部のスナップバックを抑制しつつ、トレンチ部下端における電界強度を緩和する。
【解決手段】半導体基板の上面からベース領域よりも下方まで設けられ、且つ、半導体基板の上面において第１方向に並んで配置された複数のトレンチ部と、第１深さ位置に配置され、２つ以上のトレンチ部の下端と接して設けられた第２導電型の第１下端領域と、第１深さ位置に配置され、且つ、第１下端領域と重ならない位置に配置された第２下端領域とを備え、第２下端領域は、第１導電型の領域、および、第１下端領域よりもドーピング濃度の低い第２導電型の領域の少なくとも一方を含む半導体装置を提供する。
【選択図】図３

Description

本発明は、半導体装置に関する。
従来、トレンチゲート構造を有する半導体装置が知られている（例えば特許文献１－３参照）。
特許文献１ 特開２０１１－１８１８８６号公報
特許文献２ 特開２０１４－７５５８２号公報
特許文献３ 特開２０１９－９１８９２号公報
ダイオード部のスナップバックを抑制しつつ、トレンチ部下端における電界強度を緩和する。
上記課題を解決するために、本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板を備えてよい。半導体基板は、上面および下面を有し、前記上面および前記下面の間に第１導電型のドリフト領域を含んでよい。半導体基板は、ダイオード部が設けられてよい。上記何れかの半導体装置において、前記ダイオード部は、前記半導体基板の前記下面と前記ドリフト領域との間に設けられた、前記ドリフト領域よりもドーピング濃度が高い第１導電型のカソード領域を備えてよい。上記何れかの半導体装置において、前記ダイオード部は、前記半導体基板の前記上面と前記ドリフト領域との間に設けられた、第２導電型のベース領域を備えてよい。上記何れかの半導体装置において、前記ダイオード部は、前記半導体基板の前記上面から前記ベース領域よりも下方まで設けられ、且つ、前記半導体基板の前記上面において第１方向に並んで配置された複数のトレンチ部を備えてよい。上記何れかの半導体装置において、前記ダイオード部は、第１深さ位置に配置され、２つ以上の前記トレンチ部の下端と接して設けられた第２導電型の第１下端領域を備えてよい。上記何れかの半導体装置において、前記ダイオード部は、前記第１深さ位置に配置され、且つ、前記第１下端領域と重ならない位置に配置された第２下端領域を備えてよい。上記何れかの半導体装置において、前記第２下端領域は、第１導電型の領域、および、前記第１下端領域よりもドーピング濃度の低い第２導電型の領域の少なくとも一方を含んでよい。
上記何れかの半導体装置において、前記第１下端領域のドーピング濃度を深さ方向に積分した実効ドーズ量が、３×１０１１／ｃｍ２以上であってよい。上記何れかの半導体装置において、前記第２下端領域は、第１導電型の領域であってよい。上記何れかの半導体装置において、前記第２下端領域は、ドーピング濃度を深さ方向に積分した実効ドーズ量が、３×１０１１／ｃｍ２より小さい第２導電型の領域であってよい。
上記何れかの半導体装置において、前記ダイオード部は、前記第１深さ位置と、前記ベース領域との間に設けられた第１導電型の中間領域を備えてよい。
上記何れかの半導体装置において、前記中間領域のドーピング濃度は、前記ドリフト領域のドーピング濃度よりも高くてよい。
上記何れかの半導体装置において、前記第１下端領域と前記第２下端領域が、前記第１方向に並んで配置されていてよい。
上記何れかの半導体装置において、前記ダイオード部は、前記半導体基板の内部においてそれぞれが２つの前記トレンチ部に挟まれた複数のメサ部を備えてよい。上記何れかの半導体装置において、前記複数のメサ部は、隣り合う２つの前記トレンチ部の前記下端と接して前記第１下端領域が配置された１つ以上の第１メサ部を含んでよい。上記何れかの半導体装置において、前記複数のメサ部は、隣り合う２つの前記トレンチ部の前記下端と接して前記第２下端領域が配置された１つ以上の第２メサ部を含んでよい。上記何れかの半導体装置において、前記第１メサ部と前記第２メサ部とが、前記第１方向に並んで配置されていてよい。
上記何れかの半導体装置において、少なくとも１つの前記第２メサ部は、前記第１方向において２つの前記第１メサ部に挟まれて配置されていてよい。
上記何れかの半導体装置は、前記半導体基板の前記上面の上方に設けられた上面電極を備えてよい。上記何れかの半導体装置において、少なくとも１つの前記第２メサ部は、前記上面電極と接続されていてよい。
上記何れかの半導体装置において、少なくとも１つの前記第１メサ部は、前記上面電極と絶縁されていてよい。
上記何れかの半導体装置において、少なくとも１つの前記第１メサ部は、前記上面電極と接続されていてよい。
上記何れかの半導体装置において、前記複数のメサ部は、隣り合う２つの前記トレンチ部のうちの一方の前記トレンチ部の下端と接して前記第１下端領域が配置され、隣り合う２つの前記トレンチ部のうちの他方の前記トレンチ部の下端と接して前記第２下端領域が配置された第３メサ部を含んでよい。上記何れかの半導体装置において、前記第１メサ部、前記第２メサ部および前記第３メサ部が、前記第１方向に並んで配置されていてよい。
上記何れかの半導体装置において、前記第３メサ部は、前記第１方向において前記第１メサ部と前記第２メサ部との間に配置されていてよい。
上記何れかの半導体装置において、前記半導体基板には、前記第１方向において前記ダイオード部と並んで配置され、前記半導体基板の前記下面に第２導電型のコレクタ領域が設けられたトランジスタ部が設けられてよい。上記何れかの半導体装置において、前記トランジスタ部は、複数の前記メサ部を含んでよい。上記何れかの半導体装置において、前記トランジスタ部の複数の前記メサ部のうち、前記ダイオード部に最も近い前記メサ部には、前記第１下端領域が設けられていてよい。
上記何れかの半導体装置は、前記半導体基板に設けられ、前記第１方向における前記カソード領域と前記コレクタ領域との境界の上方に配置された境界メサ部を備えてよい。上記何れかの半導体装置は、前記半導体基板の前記上面の上方に配置された上面電極を備えてよい。上記何れかの半導体装置において、前記境界メサ部は、前記上面電極と接続された前記第１メサ部であってよい。上記何れかの半導体装置において、前記境界メサ部は、前記上面電極と絶縁された前記第１メサ部であってよい。
上記何れかの半導体装置において、前記トランジスタ部の前記第１下端領域のドーピング濃度と、前記ダイオード部の前記第１下端領域のドーピング濃度とが異なってよい。
上記何れかの半導体装置において、それぞれの前記トレンチ部は、前記半導体基板の前記上面において、前記第１方向とは異なる第２方向に長手を有してよい。上記何れかの半導体装置において、前記第１下端領域と前記第２下端領域が、前記第２方向に並んで配置されていてよい。
上記何れかの半導体装置において、少なくとも１つの前記第２下端領域が、前記第２方向において前記第１下端領域に挟まれて配置されていてよい。
上記何れかの半導体装置は、前記半導体基板の前記上面の上方に配置された上面電極を備えてよい。上記何れかの半導体装置は、前記上面電極と前記半導体基板との間に配置され、前記上面電極と前記半導体基板とを接続するコンタクトホールが設けられた層間絶縁膜を備えてよい。上記何れかの半導体装置において、少なくとも１つの前記第２下端領域は、上面視において前記コンタクトホールと重なる部分を有してよい。
上記何れかの半導体装置において、前記ダイオード部は、前記ベース領域と前記半導体基板の前記上面との間に設けられ、前記ベース領域よりもドーピング濃度が高い第２導電型のコンタクト領域を備えてよい。上記何れかの半導体装置において、少なくとも１つの前記第２下端領域は、上面視において前記コンタクト領域と重なる部分を有してよい。
上記何れかの半導体装置において、前記第１下端領域と前記第２下端領域が、前記第１方向および前記第２方向の両方において並んで配置されていてよい。
上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図１における領域Ｄの拡大図である。 図２におけるｅ－ｅ断面の一例を示す図である。 ｅ－ｅ断面の他の例を示す図である。 ｅ－ｅ断面の他の例を示す図である。 ダイオード部８０における第１下端領域２０１および第２下端領域２０２のＸ軸方向における配置例を示す図である。 メサ部６１における第１下端領域２０１および第２下端領域２０２の配置例を示す図である。 図７におけるｆ－ｆ断面の一例を示す図である。 図７におけるｇ－ｇ断面の一例を示す図である。 メサ部６１におけるコンタクトホール５４の他の配置例を示す図である。 図１０におけるｈ－ｈ断面の一例を示す図である。 図１０におけるｋ－ｋ断面の一例を示す図である。 ダイオード部８０の等価回路の一例を示す図である。 ダイオード部８０の順方向導通特性の一例を示す図である。 第１下端領域２０１の実効ドーズ量と、トリガ電圧ＶＢＯとの関係を示す図である。 ダイオード部８０の順方向導通特性の一例を示す図である。 第１下端領域２０１における実効ドーズ量を説明する図である。 図２におけるｅ－ｅ断面の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、その単位イオンの価電子数をｎＤ、アクセプタ濃度をＮＡ、その単位イオンの価電子数をｎＡとすると、任意の位置における正味のネット・ドーピング濃度はｎＤ×ＮＤ－ｎＡ×ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書において半導体基板は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。活性部１６０は、上面視においてエミッタ電極で重なる領域を指してよい。また、上面視において活性部１６０で挟まれる領域も、活性部１６０に含めてよい。
活性部１６０には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０が設けられている。図１の例では、半導体基板１０の上面における所定の第１方向（本例ではＸ軸方向）に沿って、トランジスタ部７０およびダイオード部８０が交互に配置されている。本例の半導体装置１００は逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）である。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において第１方向と異なる方向を第２方向とする。第２方向は、第１方向と垂直な方向であってよい。一例として第２方向はＹ軸方向である。トランジスタ部７０およびダイオード部８０は、それぞれＹ軸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０のＹ軸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、ゲート配線の下方には、ウェル領域が形成されている。ウェル領域とは、後述するベース領域よりも高濃度のＰ型領域であり、半導体基板１０の上面からベース領域よりも深い位置まで形成されている。上面視においてウェル領域で囲まれる領域を活性部１６０としてもよい。
外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
外周ゲート配線１３０および活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。外周ゲート配線１３０および活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。外周ゲート配線１３０および活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、活性部１６０を挟む一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０をＹ軸方向の略中央で横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフ構造のうちの少なくとも一つを備えていてよい。
図２は、図１における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。エミッタ電極５２は上面電極の一例である。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、第１方向（図２ではＸ軸方向）に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、Ｘ軸方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、Ｘ軸方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、Ｘ軸方向と垂直なＹ軸方向に沿って延伸する２つの直線部分３９（Ｙ軸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。本明細書では、１つの直線部分３９を、１つのゲートトレンチ部４０として扱う。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、Ｙ軸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。本明細書では、１つの直線部分２９を、１つのダミートレンチ部３０として扱う。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
Ｘ軸方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿ってＹ軸方向に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。上面視におけるトランジスタ部７０およびダイオード部８０の境界には、境界メサ部６４が設けられてよい。Ｘ軸方向においては、カソード領域８２とコレクタ領域２２との境界を、トランジスタ部７０およびダイオード部８０の境界として扱ってよい。本明細書において単にメサ部と称した場合、メサ部６０、メサ部６１および境界メサ部６４のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図２においては、それぞれのメサ部のＹ軸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の長手方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の長手方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。また、コンタクトホール５４は、コンタクト領域１５、エミッタ領域１２を貫通してベース領域１４に接するよう設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部のＸ軸方向における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）は、その直下のコレクタ領域２２の存在でＦＷＤ構造とならない。従って、ウェル領域１１とカソード領域８２との距離を確保して、ＦＷＤ導通時にウェル領域１１からのキャリア注入が少なくなり、オンからオフ時の動的な耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図３は、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ型の領域である。すなわち蓄積領域１６は、ドナー濃度がドリフト領域１８よりも高い。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４とドリフト領域１８の間に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
バッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、２つ以上の濃度ピークを有してよい。バッファ領域２０の濃度ピークは、例えば水素（プロトン）またはリンの化学濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各図では、ゲートトレンチ部４０に記号Ｇを付し、ダミートレンチ部３０に記号Ｅを付す場合がある。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ベース領域１４の下方まで設けられている。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。本例のダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。他の例では、ダイオード部８０の一部のダミートレンチ部３０を、ゲートトレンチ部４０に置き換えてもよい。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
ダイオード部８０は、１つ以上の第１下端領域２０１を備える。本例の第１下端領域２０１は、Ｐ型の領域である。それぞれの第１下端領域２０１は、Ｘ軸方向に並んで配置された２つ以上のトレンチ部（例えば２つ以上のダミートレンチ部３０）の下端と接している。それぞれの第１下端領域２０１は、少なくとも１つのメサ部６１のＸ軸方向の全体に渡って設けられている。少なくとも１つの第１下端領域２０１は、３つ以上のトレンチ部の下端と接してもよい。この場合の第１下端領域２０１は、少なくとも２つのメサ部６１のＸ軸方向の全体に渡って設けられる。
それぞれの第１下端領域２０１は、第１深さ位置Ｚ１に配置されている。第１下端領域２０１が第１深さ位置Ｚ１に配置されているとは、第１下端領域２０１が第１深さ位置Ｚ１に配置された部分を有することを指す。第１深さ位置Ｚ１は、トレンチ部の下端と接する位置であってよい。第１下端領域２０１の深さ方向におけるドーピング濃度分布が極大値を示す位置を、第１深さ位置Ｚ１としてもよい。第１下端領域２０１は、深さ方向（Ｚ軸方向）において幅を有してよい。第１下端領域２０１の深さ方向の幅は、０．５μｍ以上であってよく、１μｍ以上であってよく、１．５μｍ以上であってよく、２μｍ以上であってもよい。第１下端領域２０１の深さ方向の幅は、トレンチ部の下端と接する位置で測定してよく、メサ部６１のＸ軸方向の中央位置で測定してもよい。第１下端領域２０１の深さ方向の幅は、ベース領域１４の深さ方向の幅より小さくてよい。第１下端領域２０１とベース領域１４との間には、Ｎ型の中間領域が設けられる。中間領域のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高くてよい。図３の例では蓄積領域１６が中間領域である。他の例では、中間領域としてドリフト領域１８が設けられてもよい。
第１下端領域２０１のドーピング濃度は、ベース領域１４のドーピング濃度より低くてよく、高くてもよい。第１下端領域２０１のドーピング濃度は、ベース領域１４のドーピング濃度と同一であってもよい。第１下端領域２０１の電位は、エミッタ電極５２の電位とは異なっていてよい。つまり第１下端領域２０１は、エミッタ電極５２に対してフローティングに設けられてよい。第１下端領域２０１は、ベース領域１４およびウェル領域１１のいずれとも接続していなくてよい。
ダイオード部８０は、１つ以上の第２下端領域２０２を備える。第２下端領域２０２は、第１深さ位置Ｚ１に配置され、且つ、上面視において第１下端領域２０１と重ならない位置に配置されている。第２下端領域２０２は、Ｘ軸方向において第１下端領域２０１と並んで配置されてよく、Ｙ軸方向において第１下端領域２０１と並んで配置されてよく、他の方向において第１下端領域２０１と並んで配置されてもよい。第２下端領域２０２は、ＸＹ面における２つの方向において、第１下端領域２０１と並んで配置されてもよい。図３の例では、第１下端領域２０１と第２下端領域２０２とが、Ｘ軸方向に並んで配置されている。
第２下端領域２０２は、第１導電型（本例ではＮ型）の領域、および、第１下端領域２０１よりもドーピング濃度の低い第２導電型（本例ではＰ型）の領域の少なくとも一方を含む。図３の例では、第２下端領域２０２は、ダイオード部８０の第１深さ位置Ｚ１において、第１下端領域２０１が設けられずに残存したＮ－型のドリフト領域１８である。第２下端領域２０２は、ドリフト領域１８よりもドーピング濃度の高いＮ型の領域であってもよい。第２下端領域２０２は、第１深さ位置Ｚ１に設けられた蓄積領域１６であってもよい。第２下端領域２０２の深さ方向の幅は、第１下端領域２０１の深さ方向の幅と同一であってよい。
それぞれの第２下端領域２０２は、Ｘ軸方向に並んで配置された２つ以上のトレンチ部の下端と接していてよい。当該２つ以上のトレンチ部は、ダミートレンチ部３０を含んでよく、ゲートトレンチ部４０を含んでもよい。ダイオード部８０に設けられた第２下端領域２０２は、２つ以上のダミートレンチ部３０の下端と接していてよい。少なくとも１つの第２下端領域２０２は、単一のトレンチ部の下端と接していてもよい。それぞれの第２下端領域２０２は、少なくとも１つのメサ部６１のＸ軸方向の全体に渡って設けられてよく、１つのメサ部６１の一部分に設けられてもよい。少なくとも１つの第２下端領域２０２は、３つ以上のトレンチ部の下端と接してもよい。この場合の第２下端領域２０２は、少なくとも２つのメサ部６１のＸ軸方向の全体に渡って設けられる。
ダイオード部８０が第１下端領域２０１を備えることで、第１下端領域２０１に接するトレンチ部の下端における電界集中を緩和できる。ただし第１下端領域２０１を設けると、ダイオード部８０がオン動作する逆導通モードにおいて、蓄積領域１６等のＮ型領域と第１下端領域２０１のＰＮ接合が逆バイアスされる。この場合、蓄積領域１６と第１下端領域２０１の少なくとも一方が完全に空乏化するまで、当該ＰＮ接合には電流が流れない。このため、ダイオード部８０の順方向導通特性（順方向の電圧－電流特性）には、ダイオード部８０に所定のトリガ電圧が印加されるまで小電流が流れ、トリガ電圧が印加された後は大電流が流れるスナップバックが生じやすくなる。これに対して、ダイオード部８０が第２下端領域２０２を備えることで、第２下端領域２０２を介して電流が流れやすくなるので、ダイオード部８０におけるスナップバックを抑制できる。
ダイオード部８０の上面視において、第１下端領域２０１が占める面積は、第２下端領域２０２が占める面積より大きくてよく、小さくてもよい。第１下端領域２０１が占める面積は、第２下端領域２０２が占める面積と同一であってもよい。ダイオード部８０において第２下端領域２０２が占める面積は、ダイオード部８０の面積の７５％以下であってよく、５０％以下であってもよい。ダイオード部８０において第２下端領域２０２が占める面積は、ダイオード部８０の面積の１０％以上であってよく、２０％以上であってよい。
ダイオード部８０において、隣り合う２つのトレンチ部の下端と接して第１下端領域２０１が配置されたメサ部６１を第１メサ部６１－１とする。つまり第１メサ部６１－１には、Ｘ軸方向の全体に渡って第１下端領域２０１が設けられている。ダイオード部８０には、１つ以上の第１メサ部６１－１が設けられてよい。
ダイオード部８０において、隣り合う２つのトレンチ部の下端と接して第２下端領域２０２が配置されたメサ部６１を第２メサ部６１－２とする。つまり第２メサ部６１－２には、Ｘ軸方向の全体に渡って第２下端領域２０２が設けられている。ダイオード部８０には、１つ以上の第２メサ部６１－２が設けられてよい。
本例では、第１メサ部６１－１と第２メサ部６１－２とが、Ｘ軸方向に並んで配置されている。第１メサ部６１－１と第２メサ部６１－２は、隣り合って配置された２つのメサ部６１であってよく、離れて配置された２つのメサ部６１であってもよい。ダイオード部８０が第１メサ部６１－１を有することで、第１メサ部６１－１を挟む２つのトレンチ部の下端近傍における電界集中を緩和できる。またダイオード部８０が第２メサ部６１－２を有することで、逆導通モードにおけるスナップバックを抑制できる。
ダイオード部８０において、隣り合う２つのトレンチ部のうちの一方のトレンチ部の下端と接して第１下端領域２０１が配置され、隣り合う２つのトレンチ部のうちの他方のトレンチ部の下端と接して第２下端領域２０２が配置されたメサ部６１を第３メサ部６１－３とする。第３メサ部６１－３の下面には、第１下端領域２０１および第２下端領域２０２の両方が設けられている。
本例では、第１メサ部６１－１、第２メサ部６１－２および第３メサ部６１－３が、Ｘ軸方向に並んで配置されている。第１メサ部６１－１と第２メサ部６１－２との間に１つの第３メサ部６１－３が配置されてよい。
少なくとも１つの第２メサ部６１－２は、エミッタ電極５２と接続されている。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を介して、第２メサ部６１－２と接続してよい。これにより、第２メサ部６１－２がダイオードとして動作できる。全ての第２メサ部６１－２が、エミッタ電極５２と接続されてもよい。
少なくとも１つの第１メサ部６１－１は、エミッタ電極５２から絶縁されてよい。つまり第１メサ部６１－１を覆う層間絶縁膜３８には、コンタクトホール５４が設けられていない。エミッタ電極５２に接続されていない第１メサ部６１－１には電流が流れない。全ての第１メサ部６１－１が、エミッタ電極５２と絶縁されてもよい。この場合、第１メサ部６１－１によるスナップバックは発生しない。第１メサ部６１－１と、第２メサ部６１－２とを設ける比率を調整することで、ダイオード部８０に流れる電流量を調整できる。少なくとも１つの第１メサ部６１－１は、エミッタ電極５２に接続されてよい。この場合においても、第２メサ部６１－２が設けられているので、スナップバックの発生を抑制できる。また第１メサ部６１－１は、エミッタ電極５２とリモートコンタクトで接続してもよい。リモートコンタクトとは、例えば、図２のダイオード部８０の端部のベース領域１４－ｅの部分だけで、第１メサ部６１－１がコンタクトホール５４を通じてエミッタ電極５２と接続する形態を指す。また第１メサ部６１－１は、トレンチ長手方向（Ｙ軸方向）に一定距離おきにコンタクトホール５４を通じてエミッタ電極５２と接続してもよい。一定距離とは、例えば、Ｘ軸方向のメサ幅の１０倍以上でもよく、２０倍以上でもよく、３０倍以上でもよい。第３メサ部６１－３とエミッタ電極５２との接続は、第１メサ部６１－１とエミッタ電極５２との接続方法として説明した形態のいずれでもよい。
Ｘ軸方向におけるカソード領域８２とコレクタ領域２２との境界の上方には、境界メサ部６４が設けられてよい。境界メサ部６４は、第１メサ部６１－１と同一の構造を有してよく、第２メサ部６１－２と同一の構造を有してよく、第３メサ部６１－３と同一の構造を有してもよい。図３の例では、境界メサ部６４は、第１メサ部６１－１と同一の構造を有している。つまり境界メサ部６４には、ベース領域１４、蓄積領域１６および第１下端領域２０１が設けられている。
境界メサ部６４に第１下端領域２０１を設けることで、境界メサ部６４からドリフト領域１８に対するホール（正孔）の注入が抑制される。ダイオード部８０のドリフト領域１８には、トランジスタ部７０のベース領域１４からもホールが注入され得る。このため、ダイオード部８０へのホールの注入が多くなりすぎる場合がある。境界メサ部６４からのホールの注入を抑制することで、ダイオード部８０へのホール注入量を調整できる。
境界メサ部６４は、エミッタ電極５２と接続されていてよい。これにより、トランジスタ部７０およびダイオード部８０の境界における電位を安定化できる。ダイオード部８０には、境界メサ部６４と第２メサ部６１－２との間に、第３メサ部６１－３が配置されてよい。
トランジスタ部７０にも、第１下端領域２０１が設けられてよい。トランジスタ部７０の複数のメサ部６０のうち、ダイオード部８０に最も近いメサ部６０には、第１下端領域２０１が設けられてよい。つまり、当該メサ部６０の下面は、隣り合う２つのトレンチ部の下端に接する第１下端領域２０１で覆われてよい。トランジスタ部７０の全てのトレンチ部の下端に接して、１つの第１下端領域２０１が設けられてもよい。トランジスタ部７０のＸ軸方向の全体に渡って、第１下端領域２０１が設けられてよい。トランジスタ部７０に、第２下端領域２０２が設けられてもよい。トランジスタ部７０に第１下端領域２０１を設けることで、トランジスタ部７０のトレンチ部の下端近傍における電界集中を緩和できる。
トランジスタ部７０の第１下端領域２０１のドーピング濃度と、ダイオード部８０の第１下端領域２０１のドーピング濃度は、同一であってよく、異なっていてもよい。一例として、ダイオード部８０の第１下端領域２０１のドーピング濃度が、トランジスタ部７０の第１下端領域２０１のドーピング濃度よりも高くてよい。これにより、ダイオード部８０のトレンチ部の下端近傍における電界集中をより緩和できる。ダイオード部８０の第１下端領域２０１のドーピング濃度を高くするとスナップバックが生じやすくなる傾向があるが、本例のダイオード部８０には第２下端領域２０２が設けられている。このため、ダイオード部８０の第１下端領域２０１のドーピング濃度を高くしても、スナップバックの発生を十分抑制できる。ダイオード部８０の第１下端領域２０１のドーピング濃度は、トランジスタ部７０の第１下端領域２０１のドーピング濃度の２倍以上であってよく、５倍以上であってもよい。
図４は、ｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、コンタクトホール５４の配置が、図３の例と相違する。他の構造は、図３において説明したいずれかの態様と同様である。
図３の例では、第１メサ部６１－１に対してコンタクトホール５４が設けられていない。本例では、少なくとも１つの第１メサ部６１－１は、コンタクトホール５４を介してエミッタ電極５２と接続されている。全ての第１メサ部６１－１が、エミッタ電極５２と接続されていてもよい。第１メサ部６１－１がエミッタ電極５２に接続されると、第１メサ部６１－１およびその下方の領域に設けられた、ベース領域１４、蓄積領域１６、第１下端領域２０１およびドリフト領域１８は、サイリスタとして動作する。
逆導通モードにおいて第２メサ部６１－２に順方向電流が流れると、ドリフト領域１８の電位が上がり、または、第１下端領域２０１をベースとするＮＰＮダイオードにベース電流が流れ、当該サイリスタがオン状態になる。これにより、第１メサ部６１－１が設けられた領域にも電流を流すことができ、ダイオード部８０により多くの電流を流すことができる。
図３の例では、第３メサ部６１－３に対してコンタクトホール５４が設けられていない。本例では、少なくとも１つの第３メサ部６１－３は、コンタクトホール５４を介してエミッタ電極５２と接続されていてよい。全ての第３メサ部６１－３が、エミッタ電極５２と接続されていてもよい。これにより、ダイオード部８０により多くの電流を流すことができる。
図５は、ｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、境界メサ部６４に対するコンタクトホール５４の配置が、図３または図４の例と相違する。他の構造は、図３または図４において説明したいずれかの態様と同様である。
本例の境界メサ部６４は、エミッタ電極５２と絶縁されている。境界メサ部６４の他の構造は、第１メサ部６１－１と同様である。このような構成により、境界メサ部６４からのホール注入を抑制でき、ダイオード部８０に対するホール注入量を調整できる。また境界メサ部６４は、エミッタ電極５２と、前述した電気的なリモートコンタクトしてもよい。
図６は、ダイオード部８０における第１下端領域２０１および第２下端領域２０２のＸ軸方向における配置例を示す図である。図６は、半導体基板１０のＸＺ断面を示している。図６では、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を省略している。第１下端領域２０１および第２下端領域２０２の配置以外の構成は、図３から図５において説明したいずれかの態様と同様である。
本例では、少なくとも１つの第２下端領域２０２は、Ｘ軸方向において２つの第１下端領域２０１に挟まれて配置されている。また、少なくとも１つの第１下端領域２０１は、Ｘ軸方向において２つの第２下端領域２０２に挟まれて配置されている。つまり第１下端領域２０１および第２下端領域２０２が、Ｘ軸方向において交互に２回以上繰り返し配置されている。第１下端領域２０１および第２下端領域２０２を交互に繰り返し配置することで、第１下端領域２０１を設けたことによるスナップバックの発生を抑制しやすくなる。
少なくとも１つの第２メサ部６１－２は、Ｘ軸方向において２つの第１メサ部６１－１に挟まれて配置されている。また、少なくとも１つの第１メサ部６１－１は、Ｘ軸方向において２つの第２メサ部６１－２に挟まれて配置されている。第１メサ部６１－１と第２メサ部６１－２との間には、第３メサ部６１－３が配置されてよい。第１メサ部６１－１および第２メサ部６１－２を交互に繰り返し配置することで、第１メサ部６１－１におけるスナップバックの発生を抑制しやすくなる。
図７は、メサ部６１における第１下端領域２０１および第２下端領域２０２の配置例を示す図である。図３から図６においては、第１下端領域２０１および第２下端領域２０２がＸ軸方向に並んで配置されていた。本例では、第１下端領域２０１および第２下端領域２０２がＹ軸方向に並んで配置されている。これにより、トレンチ部の下端近傍における電界集中を緩和しつつ、スナップバックの発生を抑制できる。第１下端領域２０１および第２下端領域２０２のＹ軸方向の配置以外の構造は、図１から図６において説明したいずれかの態様と同様である。
ダイオード部８０の全てのメサ部６１において、第１下端領域２０１および第２下端領域２０２がＹ軸方向に並んで配置されてよい。他の例では、ダイオード部８０の一部のメサ部６１において、第１下端領域２０１および第２下端領域２０２がＹ軸方向に並んで配置されてよい。例えば図３から図６において説明した第１メサ部６１－１および第３メサ部６１－３において、第１下端領域２０１および第２下端領域２０２がＹ軸方向に並んで配置されてよい。つまり、図３から図６において説明した第１下端領域２０１が、Ｙ軸方向において離散的に配置されてよい。第１下端領域２０１を設けない領域には、第２下端領域２０２が設けられる。第２メサ部６１－２には、第１下端領域２０１が設けられず、第２下端領域２０２が設けられてよい。この場合、第１下端領域２０１および第２下端領域２０２は、Ｘ軸方向およびＹ軸方向の両方において並んで配置される。これにより、スナップバックの発生を更に抑制しやすくなる。また、境界メサ部６４およびトランジスタ部７０のメサ部６０においても、第１下端領域２０１および第２下端領域２０２がＹ軸方向に並んで配置されてよい。
少なくとも１つの第２下端領域２０２は、Ｙ軸方向において２つの第１下端領域２０１に挟まれて配置されてよい。また、少なくとも１つの第１下端領域２０１は、Ｙ軸方向において２つの第２下端領域２０２に挟まれて配置されてよい。つまり第１下端領域２０１および第２下端領域２０２が、Ｙ軸方向において交互に２回以上繰り返し配置されてよい。第１下端領域２０１および第２下端領域２０２を交互に繰り返し配置することで、第１下端領域２０１を設けたことによるスナップバックの発生を抑制しやすくなる。図７に示すように、メサ部６１は、Ｙ軸方向において２つのウェル領域１１に挟まれてよい。第１下端領域２０１および第２下端領域２０２は、Ｙ軸方向において、２つのウェル領域１１の間で交互に配置されてよい。
本例のメサ部６１の上方には、複数のコンタクトホール５４がＹ軸方向に離散的に配置されてよい。Ｙ軸方向において隣り合うコンタクトホール５４の距離Ｙ１は、１０μｍ以上であってよく、１００μｍ以上であってよく、１０００μｍ以上であってもよい。距離Ｙ１は、メサ部６１のＹ軸方向の長さの半分以下であってよく、１／４以下であってよく、１／１０以下であってもよい。距離Ｙ１は、１つのコンタクトホール５４のＹ軸方向の長さＹ２より大きくてよく、小さくてよく、同一であってもよい。
少なくとも１つの第２下端領域２０２は、上面視においてコンタクトホール５４と重なる部分を有してよい。第２下端領域２０２は、上面視においてコンタクトホール５４の全体を覆うように設けられてよい。第１下端領域２０１は、上面視においてコンタクトホール５４と重ならない部分を有してよい。第１下端領域２０１は、上面視においてコンタクトホール５４と部分的にも重ならないように設けられてよい。
図８は、図７におけるｆ－ｆ断面の一例を示す図である。ｆ－ｆ断面は、コンタクトホール５４とＸ軸方向において向かい合うダミートレンチ部３０を通過するＹＺ面である。図８に示すように、ダミートレンチ部３０の下端に接して、第１下端領域２０１および第２下端領域２０２がＹ軸方向に交互に配置されている。
図９は、図７におけるｇ－ｇ断面の一例を示す図である。ｇ－ｇ断面は、コンタクトホール５４を通過するＹＺ面である。上述したように、少なくとも１つの第２下端領域２０２は、コンタクトホール５４と重なるように配置されている。これにより、第２下端領域２０２を通過したホールをエミッタ電極５２に引き抜きやすくなり、第２下端領域２０２に電流を流しやすくなる。このため、スナップバックを更に抑制できる。
メサ部６１には、ベース領域１４よりもドーピング濃度が高いＰ＋型のコンタクト領域１５が設けられてよい。Ｙ軸方向において、コンタクト領域１５とベース領域１４とが交互に配置されてよい。コンタクト領域１５は、ベース領域１４と半導体基板１０の上面２１との間に設けられる。コンタクト領域１５は、コンタクトホール５４により、エミッタ電極５２と接続している。
少なくとも１つの第２下端領域２０２は、上面視においてコンタクト領域１５と重なる部分を有してよい。全ての第２下端領域２０２が、コンタクト領域１５と重なる部分を有してもよい。コンタクト領域１５の下方に第２下端領域２０２を設けることで、第２下端領域２０２を通過したホールをコレクタ電極２４に引き抜きやすくなり、第２下端領域２０２に電流を流しやすくなる。このため、スナップバックを更に抑制できる。
図１０は、メサ部６１におけるコンタクトホール５４の他の配置例を示す図である。コンタクトホール５４以外の構造は、図１から図９において説明したいずれかの態様と同様である。本例のコンタクトホール５４は、Ｙ軸方向において並ぶ２つ以上の第２下端領域２０２と重なるように設けられている。図１０に示すように、メサ部６１には、当該メサ部６１に設けられた全ての第２下端領域２０２と重なる単一のコンタクトホール５４が設けられてもよい。メサ部６１において、Ｙ軸方向の両端に配置された第１下端領域２０１は、コンタクトホール５４と重なっていてよく、重なっていなくてもよい。コンタクトホール５４は、ウェル領域１１とは重なっていない。
図１１は、図１０におけるｈ－ｈ断面の一例を示す図である。ｈ－ｈ断面は、１つの第２下端領域２０２とＸ軸方向において向かい合うダミートレンチ部３０を通過するＹＺ面である。図１１に示すように、ダミートレンチ部３０の下端に接して、第１下端領域２０１および第２下端領域２０２がＹ軸方向に交互に配置されている。
図１２は、図１０におけるｋ－ｋ断面の一例を示す図である。ｋ－ｋ断面は、第１下端領域２０１および第２下端領域２０２を通過するＹＺ面である。本例の第２下端領域２０２は、コンタクトホール５４と重なるように配置されている。これにより、第２下端領域２０２を通過したホールをコレクタ電極２４に引き抜きやすくなり、第２下端領域２０２に電流を流しやすくなる。このため、スナップバックを更に抑制できる。本例においても、図９の例と同様に、メサ部６１には、第２下端領域２０２と重なるコンタクト領域１５が設けられてよく、設けられていなくてもよい。
図１３は、ダイオード部８０の等価回路の一例を示す図である。図１３では、第１メサ部６１－１、第２メサ部６１－２およびこれらのメサ部の下方の領域の回路を示している。第２メサ部６１－２は、ダイオードＤと、抵抗Ｒで示される。ダイオードＤは、ベース領域１４および蓄積領域１６を含むＰＮ接合のダイオードである。抵抗Ｒは、第２下端領域２０２およびドリフト領域１８におけるオン抵抗成分である。本例の第１メサ部６１－１は、図４に示したようにエミッタ電極５２と接続されている。この場合、第１メサ部６１－１およびその下方の領域はサイリスタとして動作する。図１３では、当該サイリスタをトランジスタＴｒ１およびトランジスタＴｒ２で示している。トランジスタＴｒ１は、ベース領域１４、蓄積領域１６および第１下端領域２０１を含むＰＮＰトランジスタである。トランジスタＴｒ２は、蓄積領域１６、第１下端領域２０１およびドリフト領域１８を含むＮＰＮトランジスタである。トランジスタＴｒ２のベースが、第１下端領域２０１に対応する。
本例では、第２メサ部６１－２に順方向電流が流れると、抵抗ＲによりトランジスタＴｒ２のベースの電位が上がり、また、トランジスタＴｒ２にベース電流が供給される。これにより、第１メサ部６１－１のサイリスタがオン状態となり、第１メサ部６１－１にも電流が流れる。このため、ダイオード部８０に流れる電流を大きくできる。
図１４は、ダイオード部８０の順方向導通特性の一例を示す図である。図１４の横軸は、ダイオード部８０のアノード・カソード間電圧Ｖａｋ（Ｖ）であり、縦軸はダイオード部８０のアノード・カソード間電流Ｉａｋ（Ａ）である。図１４では、比較例の特性を破線で示し、実施例の特性を実線で示している。比較例のダイオード部８０は、全てのメサ部６１が、第１下端領域２０１で覆われた第１メサ部６１－１である。実施例は、図３に示した構造を有するダイオード部８０である。
図１４の比較例の特性で示すように、ダイオード部８０の全てのメサ部６１を第１メサ部６１－１にすると、スナップバック現象により、アノード・カソード間電圧Ｖａｋがトリガ電圧ＶＢＯに達するまでアノード・カソード間電流Ｉａｋ（Ａ）が抑制される。比較例では、アノード・カソード間電圧Ｖａｋがトリガ電圧ＶＢＯに達した後は、大きなアノード・カソード間電流Ｉａｋ（Ａ）が流れるスナップバック特性を示す。これに対し実施例では、ダイオード部８０の一部のメサ部６１を第２メサ部６１－２にすることで、比較例のようなスナップバック特性を示さずに、通常のダイオード特性を示す。
図１５は、第１下端領域２０１の実効ドーズ量と、トリガ電圧ＶＢＯとの関係を示す図である。図１５の横軸は、第１下端領域２０１の実効ドーズ量（／ｃｍ２）であり、縦軸はスナップバック現象のトリガ電圧ＶＢＯ（Ｖ）である。第１下端領域２０１の実効ドーズ量とは、第１下端領域２０１を形成した後に、半導体基板１０の上面２１と平行方向の単位面積当たりのドーパントイオン（例えばアクセプタイオン）のドーズ量（／ｃｍ２）と、半導体基板１０に既に存在している不純物（例えばバルク・ドナー）の単位面積当たりの量（／ｃｍ２）に対して、不純物の種類と極性に応じて単位イオンの価電荷(電子またはホール)数を乗算した後に、ドーズ量および不純物の量を加減算した値である。例えば、ドーパントと既存不純物の両方の単位イオン当たりの価電荷数が１で、極性が逆（Ｐ型とＮ型）の場合、ドーパントイオンのドーズ量から、不純物の量を差し引いた値が実効ドーズ量である。第１下端領域２０１の実効ドーズ量は、第１下端領域２０１のネット・ドーピング濃度（／ｃｍ３）を深さ方向に積分した値であってもよい。第１下端領域２０１がトレンチ部にイオン注入と拡散工程を経て形成される場合、トレンチ側壁のシャドウ効果や拡散等で、実効ドーズは、イオン注入器からのドーズや注入直後の半導体にあるドーズと異なる場合がある。図１５における実効ドーズは、第１下端領域２０１が、端部を除いてＸ軸方向の各位置で深さ方向の分布が略均一に形成される場合の、第１メサ部６１－１の各位置での値である。
図１５では、比較例の特性を破線で示し、実施例の特性を実線で示している。比較例および実施例の構造は、図１４の例と同様である。比較例では、実効ドーズ量が３．０×１０１１／ｃｍ２を超えると、実効ドーズ量に応じてトリガ電圧ＶＢＯが上昇する。これに対して実施例では、実効ドーズ量によらず、トリガ電圧ＶＢＯは低いままである。つまり実施例では、第１下端領域２０１の実効ドーズ量によらず、スナップバックが発生していない。このため実施例では、第１下端領域２０１の実効ドーズ量の設定自由度を高くできる。
第１下端領域２０１の実効ドーズ量は、３×１０１１／ｃｍ２以上であってよい。第１下端領域２０１の実効ドーズ量を高くすることで、第１下端領域２０１に接するトレンチ部の下端近傍における電界集中を緩和できる。実施例では第１下端領域２０１と並んで第２下端領域２０２が設けられるので、図１５に示すように、第１下端領域２０１の実効ドーズ量を高くしても、スナップバックを抑制できる。第１下端領域２０１の実効ドーズ量は、５×１０１１／ｃｍ２以上であってよく、１×１０１２／ｃｍ２以上であってよく、５×１０１２／ｃｍ２以上であってもよい。
トリガ電圧ＶＢＯは、ＰＮ接合を形成する第１下端領域２０１と蓄積領域１６との少なくとも一方が完全空乏化する電圧に対応する。従って、比較例の特性で示されるように、トリガ電圧ＶＢＯは、第１下端領域２０１における実効ドーズ量に応じて変化する。第１下端領域２０１の深さ方向の幅が一定であり、第１下端領域２０１のドーピング濃度が深さ方向において均一であれば、図１５の横軸を第１下端領域２０１のドーピング濃度にした場合でも、同様の特性が得られる。しかし、第１下端領域２０１の幅、深さ方向の濃度プロファイルは多様な態様を取り得る。第１下端領域２０１における不純物の量を実効ドーズ量で規定することで、第１下端領域２０１の幅、深さ方向の濃度プロファイルの形状によらず、不純物の量と、トリガ電圧ＶＢＯとの関係を特定できる。
図１６は、ダイオード部８０の順方向導通特性の一例を示す図である。図１６の軸は線形スケールで、ラベルは図１４と同様である。図１６では、図３に示した実施例の特性を実線で示し、図４に示した実施例の特性を破線で示している。図１３等において説明したように、図４に示した実施例では、第１メサ部６１－１がサイリスタとして動作する。このため図１６に示すように、図４の実施例では、図３の実施例に比べて、ダイオード部８０に流れるアノード・カソード間電流Ｉａｋを増大できる。
図１７は、第１下端領域２０１における実効ドーズ量を説明する図である。図１７では、図３に示したｍ－ｍ線におけるネット・ドーピング濃度分布を示している。本例のドーピング濃度分布は、例えば大面積の第１下端領域２０１が形成されたモニタウェハやプロセスモニター領域を用いて、ＳＲ法で測定したキャリア濃度分布であってよい。ドーピング濃度分布は、個片化した完成品をカソード側から薄化して、エミッタ・アノード側の反対面からＳＩＭＳプロファイルを取得して換算してもよい。ｍ－ｍ線は、第１メサ部６１－１に接するトレンチ部の下端を通過するＺ軸と平行な線である。図１７の横軸は、半導体基板１０における深さ位置を示し、縦軸はネット・ドーピング濃度を示している。
本例では、第１下端領域２０１の上端位置が第１深さ位置Ｚ１であり、第１下端領域２０１の下端位置が第２深さ位置Ｚ２である。第２深さ位置Ｚ２は、第１下端領域２０１とドリフト領域１８のＰＮ接合界面の位置である。第２深さ位置Ｚ２は、第１下端領域２０１およびドリフト領域１８との間において、ドーピング濃度が極小値を示す位置であってよい。
図１７で斜線のハッチングを付した部分の面積が、実効ドーズ量に相当する。第１深さ位置Ｚ１から第２深さ位置Ｚ２まで、ドーピング濃度を積分した値を実効ドーズ量としてよい。
本例のｍ－ｍ線は、トレンチ部の下端を通過したが、他の例では、ｍ－ｍ線は第１メサ部６１－１のＸ軸方向の中央を通過してもよい。この場合、第１下端領域２０１の上端位置は、第１下端領域２０１と蓄積領域１６のＰＮ接合界面の位置であってよい。蓄積領域１６に代えてドリフト領域１８が設けられている場合、第１下端領域２０１の上端位置は、第１下端領域２０１と、第１下端領域２０１の上側に設けられたドリフト領域１８とのＰＮ接合界面の位置であってよい。これらの場合も、実効ドーズ量は、第１下端領域２０１の上端位置から下端位置まで、ドーピング濃度を積分した値を用いてよい。
図１８は、図２におけるｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、第２下端領域２０２として、第１下端領域２０１よりもドーピング濃度の低いＰ－型の領域を有する。他の構造は、図１から図１７において説明したいずれかの態様と同様である。本例においても、第２下端領域２０２は、第１下端領域２０１よりも電流を流しやすい。このため、ダイオード部８０におけるスナップバックを抑制できる。また、第２下端領域２０２としてＰ－型の領域を設けることで、第２下端領域２０２に接するトレンチ部の下端近傍における電界集中を緩和できる。第２下端領域２０２は、図３等に示したＮ型の領域と、図１８に示したＰ－型の領域の両方を有してもよい。例えば第２下端領域２０２は、第１下端領域２０１と接する部分に図１８に示したＰ－型の領域を有し、Ｐ－型の領域に挟まれる部分に図３等に示したＮ型の領域を有してよい。
第２下端領域２０２の実効ドーズ量は、３．０×１０１１／ｃｍ２より小さくてよい。図１５で示したように、メサ部６１の下方に、実効ドーズ量が３．０×１０１１／ｃｍ２より小さいＰ型の領域を設けても、スナップバックは発生しなかった。このため、第２下端領域２０２の実効ドーズ量を３．０×１０１１／ｃｍ２より小さくすることで、スナップバックを抑制できる。第２下端領域２０２の実効ドーズ量は、１．０×１０１１／ｃｍ２以下であってよく、５．０×１０１０／ｃｍ２以下であってもよい。第２下端領域２０２の実効ドーズ量は、１．０×１０１０／ｃｍ２以上であってよい。
第２下端領域２０２の実効ドーズ量は、図１７において説明した例と同様に、ｍ－ｍ線においてドーピング濃度を深さ方向に積分することで取得してよい。ｍ－ｍ線は、第２メサ部６１－２に接するトレンチ部の下端を通過してよく、第２メサ部６１－２のＸ軸方向における中央を通過してもよい。
図１から図１８において説明した半導体装置１００の製造工程において、各トレンチ部のトレンチ部分を形成した後、ダミー絶縁膜３２およびダミー導電部３４（または、ゲート絶縁膜４２およびゲート導電部４４）を形成する前に、当該トレンチ部分の下端からドーパントイオンを注入することで、第１下端領域２０１を形成してよい。ドーパントイオンを注入した後に熱処理を行うことで、それぞれのトレンチ部分の下端に注入したドーパントがＸ方向に拡散して、２つ以上のトレンチ部分にまたがる第１下端領域２０１を形成できる。他の例では、トレンチ部分を形成する前に、半導体基板１０の上面から、第１下端領域２０１を形成すべき範囲全体にドーパントイオンを注入してもよい。第２下端領域２０２としてＮ型の領域を設ける場合、第１下端領域２０１を形成すべき範囲にＰ型のドーパントイオンを選択的に注入することで、残存するドリフト領域１８を第２下端領域２０２として用いてよい。他の例では、第１下端領域２０１および第２下端領域２０２を形成すべき範囲全体にＰ型のドーパントイオンを注入した後に、第２下端領域２０２を形成すべき範囲にＮ型のドーパントイオンをカウンタードーピングすることで、Ｎ型の第２下端領域２０２を形成してもよい。また、第２下端領域２０２としてＰ型の領域を設ける場合、第１下端領域２０１および第２下端領域２０２の領域のそれぞれに、Ｐ型のドーパントイオンを異なるドーズ量で選択的に注入してよい。他の例では、第１下端領域２０１および第２下端領域２０２を形成すべき範囲の全体に均一なドーズ量でドーパントイオンを注入した後に、第１下端領域２０１を形成すべき範囲に追加的にＰ型のドーパントイオンを注入してもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、６１－１・・・第１メサ部、６１－２・・・第２メサ部、６１－３・・・第３メサ部、６４・・・境界メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド、２０１・・・第１下端領域、２０２・・・第２下端領域
本明細書において半導体基板は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されてよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。活性部１６０は、上面視においてエミッタ電極と重なる領域を指してよい。また、上面視において活性部１６０で挟まれる領域も、活性部１６０に含めてよい。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４とドリフト領域１８の間に蓄積領域１６が設けられていてもよい。
図１５は、第１下端領域２０１の実効ドーズ量と、トリガ電圧ＶＢＯとの関係を示す図である。図１５の横軸は、第１下端領域２０１の実効ドーズ量（／ｃｍ２）であり、縦軸はスナップバック現象のトリガ電圧ＶＢＯ（Ｖ）である。第１下端領域２０１の実効ドーズ量とは、第１下端領域２０１を形成した後に、半導体基板１０の上面２１と平行方向の単位面積当たりのドーパントイオン（例えばアクセプタイオン）のドーズ量（／ｃｍ２）と、半導体基板１０に既に存在している不純物（例えばバルク・ドナー）の単位面積当たりの量（／ｃｍ２）に対して、不純物の種類と極性に応じて単位イオンの価電荷(電子またはホール)数を乗算した後に、ドーズ量および不純物の量を加減算した値である。例えば、ドーパントと既存不純物の両方の単位イオン当たりの価電荷数が１で、極性が逆（Ｐ型とＮ型）の場合、ドーパントイオンのドーズ量から、不純物の量を差し引いた値が実効ドーズ量である。第１下端領域２０１の実効ドーズ量は、第１下端領域２０１のネット・ドーピング濃度（／ｃｍ３）を深さ方向に積分した値であってもよい。第１下端領域２０１がトレンチ部にイオン注入と拡散工程を経て形成される場合、トレンチ側壁のシャドウ効果や拡散等で、実効ドーズ量は、イオン注入器からのドーズ量や注入直後の半導体にあるドーズ量と異なる場合がある。図１５における実効ドーズ量は、第１下端領域２０１が、端部を除いてＸ軸方向の各位置で深さ方向の分布が略均一に形成される場合の、第１メサ部６１－１の各位置での値である。

Claims (23)

  1. 上面および下面を有し、前記上面および前記下面の間に第１導電型のドリフト領域を含み、且つ、ダイオード部が設けられた半導体基板を備える半導体装置であって、
    前記ダイオード部は、
    前記半導体基板の前記下面と前記ドリフト領域との間に設けられた、前記ドリフト領域よりもドーピング濃度が高い第１導電型のカソード領域と、
    前記半導体基板の前記上面と前記ドリフト領域との間に設けられた、第２導電型のベース領域と、
    前記半導体基板の前記上面から前記ベース領域よりも下方まで設けられ、且つ、前記半導体基板の前記上面において第１方向に並んで配置された複数のトレンチ部と、
    第１深さ位置に配置され、２つ以上の前記トレンチ部の下端と接して設けられた第２導電型の第１下端領域と、
    前記第１深さ位置に配置され、且つ、前記第１下端領域と重ならない位置に配置された第２下端領域と
    を備え、
    前記第２下端領域は、第１導電型の領域、および、前記第１下端領域よりもドーピング濃度の低い第２導電型の領域の少なくとも一方を含む
    半導体装置。
  2. 前記第１下端領域のドーピング濃度を深さ方向に積分した実効ドーズ量が、３×１０１１／ｃｍ２以上である
    請求項１に記載の半導体装置。
  3. 前記第２下端領域は、第１導電型の領域である
    請求項１に記載の半導体装置。
  4. 前記第２下端領域は、ドーピング濃度を深さ方向に積分した実効ドーズ量が、３×１０１１／ｃｍ２より小さい第２導電型の領域である
    請求項１に記載の半導体装置。
  5. 前記ダイオード部は、前記第１深さ位置と、前記ベース領域との間に設けられた第１導電型の中間領域を更に備える
    請求項１に記載の半導体装置。
  6. 前記中間領域のドーピング濃度は、前記ドリフト領域のドーピング濃度よりも高い
    請求項５に記載の半導体装置。
  7. 前記第１下端領域と前記第２下端領域が、前記第１方向に並んで配置されている
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記ダイオード部は、前記半導体基板の内部においてそれぞれが２つの前記トレンチ部に挟まれた複数のメサ部を更に備え、
    前記複数のメサ部は、
    隣り合う２つの前記トレンチ部の前記下端と接して前記第１下端領域が配置された１つ以上の第１メサ部と、
    隣り合う２つの前記トレンチ部の前記下端と接して前記第２下端領域が配置された１つ以上の第２メサ部と
    を含み、
    前記第１メサ部と前記第２メサ部とが、前記第１方向に並んで配置されている
    請求項７に記載の半導体装置。
  9. 少なくとも１つの前記第２メサ部は、前記第１方向において２つの前記第１メサ部に挟まれて配置されている
    請求項８に記載の半導体装置。
  10. 前記半導体基板の前記上面の上方に設けられた上面電極を更に備え、
    少なくとも１つの前記第２メサ部は、前記上面電極と接続されている
    請求項８に記載の半導体装置。
  11. 少なくとも１つの前記第１メサ部は、前記上面電極と絶縁されている
    請求項１０に記載の半導体装置。
  12. 少なくとも１つの前記第１メサ部は、前記上面電極と接続されている
    請求項１０に記載の半導体装置。
  13. 前記複数のメサ部は、隣り合う２つの前記トレンチ部のうちの一方の前記トレンチ部の下端と接して前記第１下端領域が配置され、隣り合う２つの前記トレンチ部のうちの他方の前記トレンチ部の下端と接して前記第２下端領域が配置された第３メサ部を含み、
    前記第１メサ部、前記第２メサ部および前記第３メサ部が、前記第１方向に並んで配置されている
    請求項８に記載の半導体装置。
  14. 前記第３メサ部は、前記第１方向において前記第１メサ部と前記第２メサ部との間に配置されている
    請求項１３に記載の半導体装置。
  15. 前記半導体基板には、前記第１方向において前記ダイオード部と並んで配置され、前記半導体基板の前記下面に第２導電型のコレクタ領域が設けられたトランジスタ部が更に設けられ、
    前記トランジスタ部は、複数の前記メサ部を含み、
    前記トランジスタ部の複数の前記メサ部のうち、前記ダイオード部に最も近い前記メサ部には、前記第１下端領域が設けられている
    請求項８に記載の半導体装置。
  16. 前記半導体基板に設けられ、前記第１方向における前記カソード領域と前記コレクタ領域との境界の上方に配置された境界メサ部と、
    前記半導体基板の前記上面の上方に配置された上面電極と
    を更に備え、
    前記境界メサ部は、前記上面電極と接続された前記第１メサ部である
    請求項１５に記載の半導体装置。
  17. 前記半導体基板に設けられ、前記第１方向における前記カソード領域と前記コレクタ領域との境界の上方に配置された境界メサ部と、
    前記半導体基板の前記上面の上方に配置された上面電極と
    を更に備え、
    前記境界メサ部は、前記上面電極と絶縁された前記第１メサ部である
    請求項１５に記載の半導体装置。
  18. 前記トランジスタ部の前記第１下端領域のドーピング濃度と、前記ダイオード部の前記第１下端領域のドーピング濃度とが異なる
    請求項１５に記載の半導体装置。
  19. それぞれの前記トレンチ部は、前記半導体基板の前記上面において、前記第１方向とは異なる第２方向に長手を有し、
    前記第１下端領域と前記第２下端領域が、前記第２方向に並んで配置されている
    請求項１から５のいずれか一項に記載の半導体装置。
  20. 少なくとも１つの前記第２下端領域が、前記第２方向において前記第１下端領域に挟まれて配置されている
    請求項１９に記載の半導体装置。
  21. 前記半導体基板の前記上面の上方に配置された上面電極と、
    前記上面電極と前記半導体基板との間に配置され、前記上面電極と前記半導体基板とを接続するコンタクトホールが設けられた層間絶縁膜と
    を更に備え、
    少なくとも１つの前記第２下端領域は、上面視において前記コンタクトホールと重なる部分を有する
    請求項１９に記載の半導体装置。
  22. 前記ダイオード部は、前記ベース領域と前記半導体基板の前記上面との間に設けられ、前記ベース領域よりもドーピング濃度が高い第２導電型のコンタクト領域を更に備え、
    少なくとも１つの前記第２下端領域は、上面視において前記コンタクト領域と重なる部分を有する
    請求項１９に記載の半導体装置。
  23. 前記第１下端領域と前記第２下端領域が、前記第１方向および前記第２方向の両方において並んで配置されている
    請求項１９に記載の半導体装置。
JP2022140102A 2022-09-02 2022-09-02 半導体装置 Pending JP2024035557A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022140102A JP2024035557A (ja) 2022-09-02 2022-09-02 半導体装置
US18/357,158 US20240079481A1 (en) 2022-09-02 2023-07-24 Semiconductor device
CN202310911743.3A CN117650157A (zh) 2022-09-02 2023-07-24 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022140102A JP2024035557A (ja) 2022-09-02 2022-09-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2024035557A true JP2024035557A (ja) 2024-03-14

Family

ID=90042115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022140102A Pending JP2024035557A (ja) 2022-09-02 2022-09-02 半導体装置

Country Status (3)

Country Link
US (1) US20240079481A1 (ja)
JP (1) JP2024035557A (ja)
CN (1) CN117650157A (ja)

Also Published As

Publication number Publication date
US20240079481A1 (en) 2024-03-07
CN117650157A (zh) 2024-03-05

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
US11894426B2 (en) Semiconductor device and manufacturing method for semiconductor device
JP7456520B2 (ja) 半導体装置
JP7211516B2 (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
JP7473075B2 (ja) 半導体装置
WO2022158053A1 (ja) 半導体装置
WO2022239284A1 (ja) 半導体装置
JP7367856B2 (ja) 半導体装置および半導体装置の製造方法
JP2024035557A (ja) 半導体装置
WO2023063411A1 (ja) 半導体装置
WO2023140254A1 (ja) 半導体装置
WO2023224059A1 (ja) 半導体装置
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
US20240055483A1 (en) Semiconductor device
JP7231065B2 (ja) 半導体装置
WO2022244802A1 (ja) 半導体装置および製造方法
JP7231064B2 (ja) 半導体装置
WO2023199932A1 (ja) 半導体装置および製造方法
US20240154003A1 (en) Semiconductor device
JP2024034141A (ja) 半導体装置および半導体装置の製造方法
JP2023170200A (ja) 半導体装置
JP2023119676A (ja) 半導体装置
JP2024014333A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230619