JP2024034141A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2024034141A
JP2024034141A JP2022138195A JP2022138195A JP2024034141A JP 2024034141 A JP2024034141 A JP 2024034141A JP 2022138195 A JP2022138195 A JP 2022138195A JP 2022138195 A JP2022138195 A JP 2022138195A JP 2024034141 A JP2024034141 A JP 2024034141A
Authority
JP
Japan
Prior art keywords
region
trench
semiconductor device
semiconductor substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022138195A
Other languages
English (en)
Inventor
奈央 菅沼
洋輔 桜井
晴司 野口
竜太郎 浜崎
拓弥 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022138195A priority Critical patent/JP2024034141A/ja
Priority to US18/357,164 priority patent/US20240072110A1/en
Publication of JP2024034141A publication Critical patent/JP2024034141A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】Ｎ＋型の蓄積領域のドーピング濃度を高め、キャリアの注入促進効果を高めてオン電圧を低減した半導体装置および半導体装置の製造方法を提供する。【解決手段】トランジスタ部７０を備える半導体装置１００であって、トランジスタ部は、半導体基板１０に設けられた第１導電型のドリフト領域１８と、ドリフト領域の上方に設けられた第２導電型のベース領域１４と、ドリフト領域よりも上方に設けられた第１導電型の蓄積領域１６と、半導体基板のおもて面からドリフト領域まで延伸して設けられた複数のトレンチ部（ダミートレンチ部３０、ゲートトレンチ部４０）と、複数のトレンチ部の底部に設けられた第２導電型のトレンチボトム部７５とを有する、蓄積領域は、半値幅が０．３μｍ以上のドーピング濃度を有する。【選択図】図２Ａ

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
特許文献１には、ｎ－型の第１部分１７１よりも不純物濃度の高いｎ＋型の第２部分１７２を設けたＩＧＢＴが記載されている。特許文献２には、Ｎ－層４２とＰベース層４４の間に、Ｎ－層４２よりも不純物濃度の高いＮ層４３を設けた絶縁ゲート型半導体装置が記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 米国特許第９，６５３，５６８号明細書
［特許文献２］ 特開平８－３１６４７９号公報
Ｎ＋型の蓄積領域のドーピング濃度を高め、キャリアの注入促進効果を高めてオン電圧を低減した半導体装置および半導体装置の製造方法が求められている。
本発明の第１の態様においては、トランジスタ部を備える半導体装置であって、前記トランジスタ部は、半導体基板に設けられた第１導電型のドリフト領域と、前記ドリフト領域の上方に設けられた第２導電型のベース領域と、前記ドリフト領域よりも上方に設けられた第１導電型の蓄積領域と、前記半導体基板のおもて面から前記ドリフト領域まで延伸して設けられた複数のトレンチ部と、前記複数のトレンチ部の底部に設けられた第２導電型のトレンチボトム部とを有し、前記蓄積領域は、半値幅が０．３μｍ以上のドーピング濃度を有する半導体装置を提供する。
前記蓄積領域は、前記半導体基板の深さ方向において、ドーピング濃度のピーク位置から前記半導体基板の裏面側に、半値幅が０．３μｍ以上のドーピング濃度を有してよい。
前記蓄積領域の厚さは、２．５μｍ以上、４．０μｍ以下であってよい。
前記蓄積領域のピークドーピング濃度は、１．８Ｅ１６ｃｍ－３以上、１．９Ｅ１７ｃｍ－３以下であってよい。
前記蓄積領域は、トレンチ配列方向において、前記複数のトレンチ部の第１トレンチ部の側壁から隣接する第２トレンチ部の側壁まで延伸して設けられていてよい。
前記蓄積領域の下端は、前記トレンチボトム部と接していてよい。
前記蓄積領域の下端は、前記トレンチボトム部から離間していてよい。
前記蓄積領域は、第１蓄積領域と、前記ベース領域によって前記第１蓄積領域から分離された第２蓄積領域とを有してよい。
前記トランジスタ部は、上面視で、前記トレンチボトム部が設けられていない電子通過領域を有し、前記電子通過領域には前記蓄積領域が設けられていなくてよい。
半導体装置は、前記トランジスタ部を有する活性部と、前記活性部の外周に設けられた耐圧構造部とを備え、前記活性部の少なくとも一部から前記耐圧構造部にわたって、第２導電型のウェル領域が前記半導体基板に設けられており、前記トレンチボトム部は、上面視で、前記電子通過領域よりも前記活性部の中央部側に設けられた、電気的に浮遊する第１トレンチボトム部と、前記電子通過領域よりも前記耐圧構造部側に設けられた、前記ウェル領域と接する第２トレンチボトム部とを有してよい。
本発明の第２の態様においては、トランジスタ部を備える半導体装置の製造方法であって、半導体基板に第１導電型のドリフト領域を形成する段階と、前記ドリフト領域の上方に第２導電型のベース領域を形成する段階と、前記ドリフト領域よりも上方に第１導電型の蓄積領域を形成する段階と、前記半導体基板のおもて面から前記ドリフト領域まで延伸する複数のトレンチ部を形成する段階と、前記複数のトレンチ部の底部に第２導電型のトレンチボトム部を形成する段階とを備え、前記蓄積領域を形成する段階は、前記半導体基板のおもて面に対して傾斜した注入角度で、前記複数のトレンチ部の側壁から前記半導体基板にイオン注入する段階を備える半導体装置の製造方法を提供する。
前記蓄積領域は、半値幅が０．３μｍ以上のドーピング濃度を有してよい。
前記複数のトレンチ部の側壁に酸化膜を形成する段階をさらに備え、前記イオン注入する段階は、前記酸化膜を介して前記半導体基板にイオン注入する段階を有してよい。
半導体装置の製造方法は、前記蓄積領域を形成する段階の後に、前記複数のトレンチ部の側壁に酸化膜を形成する段階をさらに備えてよい。
前記蓄積領域を形成する段階の後に、前記ベース領域を形成する段階を行ってよい。
前記ベース領域を形成する段階の後に、前記蓄積領域を形成する段階を行ってよい。
前記蓄積領域を形成する段階は、ドーズ量が６Ｅ１１ｃｍ－２以上、５．５Ｅ１３ｃｍ－２以下でイオン注入する段階を有してよい。
前記トレンチボトム部を形成する段階は、イオン注入する段階を有してよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例に係る半導体装置１００の上面の一例を示す図である。 図１におけるａ－ａ'断面の一例を示す図である。 図２Ａにおける領域Ａの拡大図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 図１におけるａ－ａ'断面の他の一例を示す図である。 比較例に係る半導体装置の蓄積領域におけるドーズ量と電界強度との関係を示す図である。 実施例に係る半導体装置１００の蓄積領域１６におけるドーズ量と電界強度との関係を示す図である。 実施例に係る半導体装置１００の製造方法の一例を示す図である。 実施例に係る半導体装置１００の製造方法の一例を示す図である。 実施例および比較例に係る半導体装置の蓄積領域およびトレンチボトム部におけるドーズ量とドーピング濃度との関係を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」または「おもて」、他方の側を「下」または「裏」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面をおもて面、他方の面を裏面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板のおもて面および裏面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板のおもて面および裏面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板のおもて面および裏面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタの何れかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の濃度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、実施例に係る半導体装置１００の上面の一例を示す図である。図１においては、各部材を半導体基板のおもて面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板を備えている。本明細書で単に上面視と称した場合、半導体基板のおもて面側から見ることを意味している。本例の半導体基板は、上面視において互いに向かい合う２組の端辺を有する。図１においては、Ｘ軸およびＹ軸は、何れかの端辺と平行である。またＺ軸は、半導体基板のおもて面と垂直である。
半導体基板には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板のおもて面と裏面との間で、深さ方向に主電流が流れる領域である。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０が設けられている。活性部１６０には、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部がさらに設けられていてもよい。トランジスタ部７０は、半導体基板のおもて面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板の上方に１つ以上のパッドを有してよい。半導体装置１００は、ゲートパッド、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺の近傍に配置されている。端辺の近傍とは、上面視における端辺と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッドには、ゲート電位が印加される。ゲートパッドは、活性部１６０のゲートトレンチ部の導電部と電気的に接続されている。半導体装置１００は、ゲートパッドとゲートトレンチ部とを電気的に接続するゲートランナー４８を備える。
ゲートランナー４８は、上面視において活性部１６０と半導体基板の端辺との間に配置されている。本例のゲートランナー４８は、上面視において活性部１６０を囲んでいる。上面視においてゲートランナー４８に囲まれた領域を活性部１６０としてもよい。
ゲートランナー４８は、半導体基板の上方に配置されている。本例のゲートランナー４８は、不純物がドープされたポリシリコン等で形成されてよい。ゲートランナー４８は、ゲートトレンチ部の内部にゲート絶縁膜を介して設けられたゲート導電部と電気的に接続する。
本例の半導体装置１００は、活性部１６０の外周に設けられた耐圧構造部１９０を備える。本例の耐圧構造部１９０は、ゲートランナー４８と端辺との間に配置されている。耐圧構造部１９０は、半導体基板のおもて面側の電界集中を緩和する。
耐圧構造部１９０は、活性部１６０を囲んで環状に設けられたフィールドプレート９４およびリサーフのうちの少なくとも一つを更に備えていてもよい。フィールドプレート９４は、ゲート金属層５０またはエミッタ電極５２と同じ材料であってよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部と同様な動作をする不図示の電流検出部を備えてもよい。
半導体装置１００は、半導体基板のおもて面側に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。
また、本例の半導体装置１００は、半導体基板のおもて面の上方に設けられたゲート金属層５０およびエミッタ電極５２を備える。ゲート金属層５０およびエミッタ電極５２は、互いに分離して設けられている。ゲート金属層５０とエミッタ電極５２とは、電気的に絶縁されている。
エミッタ電極５２およびゲート金属層５０と、半導体基板のおもて面との間には層間絶縁膜が設けられているが、図１では省略している。本例の層間絶縁膜には、コンタクトホール４９、５４および５６が、当該層間絶縁膜を貫通して設けられている。図１においては、それぞれのコンタクトホールに斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられている。エミッタ電極５２は、コンタクトホール５４によって、半導体基板のおもて面におけるエミッタ領域１２、ベース領域１４およびコンタクト領域１５と電気的に接続する。
また、エミッタ電極５２は、コンタクトホール５６によってダミートレンチ部３０内のダミー導電部と接続されている。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５は、層間絶縁膜およびダミートレンチ部３０のダミー絶縁膜等の絶縁膜を介して半導体基板のおもて面に設けられている。
ゲート金属層５０は、コンタクトホール４９によってゲートランナー４８と電気的に接続する。ゲートランナー４８は、不純物がドープされたポリシリコン等で形成されてよい。ゲートランナー４８は、半導体基板のおもて面において、ゲートトレンチ部４０内のゲート導電部に接続する。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部およびエミッタ電極５２には電気的に接続しない。
ゲートランナー４８とエミッタ電極５２とは層間絶縁膜および酸化膜などの絶縁物により電気的に分離されている。本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部４１まで設けられている。ゲートトレンチ部４０の先端部４１においてゲート導電部は半導体基板のおもて面に露出しており、ゲートランナー４８と接続する。
エミッタ電極５２およびゲート金属層５０は、金属を含む導電性材料で形成される。例えば、アルミニウムまたはアルミニウムを主成分とした合金（例えば、アルミニウム－シリコン合金等）で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。本例の各電極は、エミッタ電極５２およびゲート金属層５０である。
各電極は、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。プラグは、半導体基板に接する側にバリアメタルを有し、バリアメタルに接するようにタングステンを埋め込み、タングステン上にアルミニウム等で形成されてよい。
なおプラグは、コンタクト領域１５またはベース領域１４に接するコンタクトホールに設けられている。また、プラグのコンタクトホールの下には、コンタクト領域１５よりもドーピング濃度が高いＰ＋＋型のプラグ領域１７を有してもよい。プラグ領域１７は、バリアメタルとコンタクト領域１５との接触抵抗を改善することによりラッチアップ耐量を向上させる。
ウェル領域１１は、ゲートランナー４８と重なって、活性部１６０の外周を延伸し、上面視で環状に設けられている。ウェル領域１１は、ゲートランナー４８と重ならない範囲にも、所定の幅で延伸し、上面視で環状に設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、ゲートランナー４８側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。ゲートランナー４８は、ウェル領域１１と電気的に絶縁されている。
本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。また、ウェル領域１１は、半導体基板のおもて面から、ベース領域１４の下端よりも深い位置まで形成されている。ベース領域１４は、ウェル領域１１に接して設けられている。よって、ウェル領域１１はエミッタ電極５２と電気的に接続されている。
トランジスタ部７０は、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０が設けられている。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。
先端部４１の少なくとも一部は、上面視において曲線状に設けられてよい。２つの直線部分３９のＹ軸方向における端部同士を先端部４１がゲートランナー４８と接続することで、ゲートトレンチ部４０へのゲート電極として機能する。一方、先端部４１を曲線状にすることにより直線部分３９で完結するよりも、端部における電界集中を緩和できる。
他の例においては、トランジスタ部７０は、配列方向に沿って１以上のゲートトレンチ部４０と１以上のダミートレンチ部３０とが交互に設けられてもよい。トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられている。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。
またそれぞれの直線部分３９の間には、ダミートレンチ部３０が設けられなくてもよく、ゲートトレンチ部４０が設けられてもよい。このような構造により、エミッタ領域１２からの電子電流を増大することができるため、オン電圧が低減する。
ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図１に示した半導体装置１００は、先端部３１を有するダミートレンチ部３０のみが配列されているが、他の例においては、半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０を含んでもよい。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられている。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。また、Ｘ軸方向の端部に設けられるトレンチ部は、ウェル領域１１に覆われていてもよい。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の深さ位置は、半導体基板のおもて面からトレンチ部の底部までである。本例のメサ部は、Ｘ軸方向において隣接するトレンチ部に挟まれ、半導体基板のおもて面においてトレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。
それぞれのメサ部には、ベース領域１４が設けられている。それぞれのメサ部には、上面視においてベース領域１４に挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板のおもて面との間に設けられてよい。
メサ部は、半導体基板のおもて面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部には、半導体基板のおもて面に露出したコンタクト領域１５が設けられている。
メサ部におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられている。一例として、メサ部のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられている。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、その延伸方向（Ｙ軸方向）においてベース領域１４に挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられている。コンタクトホール５４は、メサ部の配列方向（Ｘ軸方向）における中央に配置されてよい。
図２Ａは、図１におけるａ－ａ'断面の一例を示す図である。図２Ｂは、図２Ａにおける領域Ａの拡大図である。ａ－ａ'断面は、エミッタ領域１２、コンタクト領域１５、ベース領域１４、並びにゲートトレンチ部４０およびダミートレンチ部３０を通るＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
耐圧構造部１９０は、ガードリング９２を有してよい。ガードリング９２は、半導体基板のおもて面と接するＰ型の領域である。ガードリング９２は、フィールドプレート９４と電気的に接続されている。なお、本例の耐圧構造部１９０は複数のガードリングを有するが、図２Ａでは省略して１つのガードリング９２のみが示されている。複数のガードリング９２を設けることで、活性部１６０の上面側における空乏層を外側に伸ばすことができ、半導体装置１００の耐圧を向上できる。
層間絶縁膜３８は、半導体基板１０のおもて面２１に設けられている。層間絶縁膜３８は、ボロンまたはリン等の不純物が添加されたシリケートガラス等の絶縁膜である。層間絶縁膜３８はおもて面２１に接していてよく、層間絶縁膜３８とおもて面２１との間に酸化膜等の他の膜が設けられていてもよい。層間絶縁膜３８には、図１において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、半導体基板１０のおもて面２１および層間絶縁膜３８の上面に設けられている。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４によって、おもて面２１と電気的に接続する。コンタクトホール５４の内部には、タングステン（Ｗ）等のプラグ領域１７が設けられていてよい。コレクタ電極２４は、半導体基板１０の裏面２３に設けられている。エミッタ電極５２およびコレクタ電極２４は、金属を含む材料またはそれらの積層膜で形成される。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
半導体基板１０は、第１導電型のドリフト領域１８を有する。本例のドリフト領域１８は、Ｎ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が設けられずに残存した領域であってよい。
ドリフト領域１８の上方には、Ｚ軸方向に１つ以上の蓄積領域１６が設けられてよい。蓄積領域１６は、ドリフト領域１８と同じドーパントが、ドリフト領域１８よりも高濃度に蓄積した領域である。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。本例の蓄積領域１６は、Ｎ型である。蓄積領域１６を設けることで、キャリアの注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。
本例の蓄積領域１６は、少なくとも一方の半値幅が０．３μｍ以上のドーピング濃度を有する。蓄積領域１６において、ドーピング濃度の一方の半値幅は、２．７μｍ以下であってもよい。蓄積領域１６は、半導体基板１０の深さ方向（－Ｚ軸方向）において、ドーピング濃度のピーク位置から半導体基板１０の裏面２３側に、半値幅が０．３μｍ以上のドーピング濃度を有する。蓄積領域１６のピークドーピング濃度は、１．８Ｅ１６ｃｍ－３以上、１．９Ｅ１７ｃｍ－３以下である。蓄積領域１６のドーパントは、一例としてヒ素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）等である。
本例の蓄積領域１６は、配列方向（Ｘ軸方向）において、トレンチ部の側壁から隣接するトレンチ部の側壁まで延伸して設けられている。つまり、蓄積領域１６は、配列方向（Ｘ軸方向）において、メサ部の全体にわたって延伸して設けられている。他の例では、蓄積領域１６は、配列方向（Ｘ軸方向）において、メサ部の一部のみに延伸して設けられていてもよい。
本例の蓄積領域１６は、ベース領域１４と、後述するトレンチボトム部７５との間に設けられていてよい。蓄積領域１６の深さ方向（－Ｚ軸方向）における厚さは、２．５μｍ以上、４．０μｍ以下である。本例の蓄積領域１６の上端はベース領域１４と接し、下端はトレンチボトム部７５と接している。
ベース領域１４の上方には、半導体基板１０のおもて面２１に接してエミッタ領域１２が設けられている。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。エミッタ領域１２のドーパントは、一例としてヒ素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）等である。
ドリフト領域１８の下方には、第１導電型のバッファ領域２０が設けられてよい。本例のバッファ領域２０は、Ｎ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層がコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
バッファ領域２０の下方にはコレクタ領域２２が設けられている。
半導体基板１０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ゲートトレンチ部４０およびダミートレンチ部３０は、おもて面２１からベース領域１４および蓄積領域１６を貫通して、ドリフト領域１８に到達するように設けられている。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、半導体基板１０のおもて面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられている。ゲート絶縁膜４２は、酸化膜または窒化膜で形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側を埋め込むように設けられている。ゲート導電部４４の上面は、おもて面２１と同じＸＹ平面内にあってよい。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、不純物がドープされたポリシリコン等で形成される。
ゲート導電部４４は、深さ方向においてベース領域１４よりも長く設けられてよい。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、ＸＺ断面においてゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０のおもて面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられている。ダミー絶縁膜３２は、酸化膜または窒化膜で形成してよい。ダミー導電部３４は、ダミートレンチの内部においてダミー絶縁膜３２よりも内側を埋め込むように設けられている。ダミー導電部３４の上面は、おもて面２１と同じＸＹ平面内にあってよい。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０のおもて面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（ＸＺ断面においては曲線状）であってよい。
トレンチ部の底部には、Ｐ型のトレンチボトム部７５が設けられている。本例のトレンチボトム部７５は、蓄積領域１６より下方に設けられている。半導体基板１０の深さ方向において、トレンチボトム部７５の下端は、ゲートトレンチ部４０の底部より下方に位置してよい。換言すると、トレンチボトム部７５は、ゲートトレンチ部４０の底部を覆っていてよい。
トレンチボトム部７５のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高く、ベース領域１４のドーピング濃度よりも低い。トレンチボトム部７５のドーピング濃度は、例えば、３．０Ｅ１６ｃｍ－３以上、２．０Ｅ１７ｃｍ－３以下である。
図２Ａおよび図２Ｂでは、トレンチボトム部７５のＸ軸方向正側（耐圧構造部１９０側）の端部は、蓄積領域１６のＸ軸方向正側の端部と一致しているが、これよりも耐圧構造部１９０側に延伸していてもよい。
トレンチボトム部７５は、電気的に浮遊するフローティング層であってよい。本明細書において、フローティング層とは、エミッタ電極５２等のいずれの電極とも電気的に接続されていない層をいう。トレンチボトム部７５を設けることにより、トランジスタ部７０のターンオン特性が向上する。また、トレンチボトム部７５を設けることにより、ゲートトレンチ部４０の底部における電界集中を緩和し、アバランシェ耐量を向上させる。
トランジスタ部７０は、上面視で、トレンチボトム部７５が設けられていない電子通過領域７６を有してよい。電子通過領域７６には、蓄積領域１６が設けられていない。また、トレンチボトム部７５は、上面視で、電子通過領域７６よりも活性部１６０の中央部側に設けられた、電気的に浮遊する第１トレンチボトム部７７と、電子通過領域７６よりも耐圧構造部１９０側に設けられた、ウェル領域１１と接する第２トレンチボトム部７８とを有してよい。第２トレンチボトム部７８の上方には、蓄積領域１６が設けられていなくてよい。
電子通過領域７６は、第１トレンチボトム部７７をエミッタ電位に固定された第２トレンチボトム部７８から分離し、電気的に浮遊させるので、トランジスタ部７０の導通時に、電子は第１トレンチボトム部７７を通って流れることができる。また、電子通過領域７６には蓄積領域１６が設けられていないので、トランジスタ部７０の導通時に、電子は電子通過領域７６を通って流れることができる。
図３は、図１におけるａ－ａ'断面の他の一例を示す図である。ここでは、図２Ａとの相違を中心に説明し、共通する部分の説明は省略する。
本例の蓄積領域１６の下端は、トレンチボトム部７５から離間している。つまり、半導体基板１０の深さ方向（－Ｚ軸方向）において、蓄積領域１６はベース領域１４の間に挟まれ、蓄積領域１６とトレンチボトム部７５との間にはベース領域１４が介在している。このような構成であっても、図２Ａの例と同様の効果を得ることができる。
図４は、図１におけるａ－ａ'断面の他の一例を示す図である。ここでは、図２Ａとの相違を中心に説明し、共通する部分の説明は省略する。
本例の蓄積領域１６は、複数の層として設けられている。図４では、半導体基板１０の深さ方向（－Ｚ軸方向）において、２層の蓄積領域１６が設けられており、これらの間に介在するベース領域１４によって分離されている。このような構成であっても、図２Ａの例と同様の効果を得ることができる。
なお、図４では、下層の蓄積領域１６の下端はトレンチボトム部７５に接しているが、図３のように、トレンチボトム部７５から離間していてもよい。
図５は、比較例に係る半導体装置の蓄積領域におけるドーズ量と電界強度との関係を示す図である。図５において、横軸は蓄積領域に注入されたドーパントのドーズ量［ｃｍ－２］を示し、縦軸は、蓄積領域とベース領域との界面における電界強度［Ｖ／ｃｍ］と、トレンチ部底部における電界強度［Ｖ／ｃｍ］とを示す。なお、比較例に係る半導体装置において、蓄積領域は、半導体基板のおもて面の上方から、半導体基板のおもて面に対して垂直にドーパントをイオン注入することによって形成されている。
一般に、蓄積領域は、ドーピング濃度が高いほど高いＩＥ効果が得られる。ただし、トランジスタ部では、ターンオフ時に逆方向のサージ電圧が発生し、一定期間維持された後、電圧は低下して一定値で維持される。サージ電圧が維持される状態はクランプ状態と称されることがあり、その期間はクランプ耐量と称されることがある。
サージ電圧は、半導体基板のシリコンの耐圧によって決まる最大電界強度付近で固定される。一般に、クランプ状態での電界強度は、トレンチ部の底部付近で最大となる。１つのトレンチ部の底部に最大電界強度を超える電圧がかかると、アバランシェ電流が流れ、温度上昇により耐圧が向上するとアバランシェ電流が消滅する。次に、アバランシェ電流は、耐圧の低い隣接するトレンチ部の底部へと移動する。最大電界強度がトレンチ部底部付近にある場合、このようなアバランシェ電流が移動する現象が繰り返されることにより、クランプ状態が維持される。
しかしながら、蓄積領域のピークドーピング濃度が高くなると、蓄積領域とベース領域との界面のＰＮ接合における電界強度が大きくなる。図５を参照すると、ドーズ量１．５Ｅ１３ｃｍ－２付近で、蓄積領域とベース領域との界面における電界強度がトレンチ部底部における電界強度を上回っている。つまり、蓄積領域のドーズ量が１．５Ｅ１３ｃｍ－２を超え、電界強度が逆転すると、複数のトレンチ部の底部でアバランシェ電流が移動するという現象が発生しなくなり、半導体装置のクランプ耐量が低下する。
図６は、実施例に係る半導体装置１００の蓄積領域１６におけるドーズ量と電界強度との関係を示す図である。縦軸および横軸は、図５と同様である。
本例の蓄積領域１６は、少なくとも一方の半値幅が０．３μｍ以上のドーピング濃度を有する。蓄積領域１６において、ドーピング濃度の一方の半値幅は、２．７μｍ以下であってもよい。蓄積領域１６は、半導体基板１０の深さ方向（－Ｚ軸方向）において、ドーピング濃度のピーク位置から半導体基板１０の裏面２３側に、半値幅が０．３μｍ以上のドーピング濃度を有する。蓄積領域１６のピークドーピング濃度は、１．８Ｅ１６ｃｍ－３以上、１．９Ｅ１７ｃｍ－３以下である。蓄積領域１６のドーパントは、一例としてヒ素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）等である。
なお、詳細は後述するが、このようなドーピング濃度分布を有する蓄積領域１６を形成するために、本例の蓄積領域１６は、半導体基板１０のおもて面２１に対して傾斜した注入角度で、トレンチ部の側壁から半導体基板１０のメサ部にイオン注入することによって形成される。
図６を参照すると、蓄積領域とベース領域との界面における電界強度がトレンチ部底部における電界強度を上回る電界逆転が、ドーズ量５．５Ｅ１３ｃｍ－２付近で発生している。つまり、本例では、クランプ耐量を低下させることなく、図５の比較例よりも大きいドーズ量のドーパントで蓄積領域を形成することができるので、ＩＥ効果を高めることができる。
図７Ａおよび図７Ｂは、実施例に係る半導体装置１００の製造方法の一例を示す図である。ここでは主に、蓄積領域１６およびトレンチボトム部７５の形成に関連するプロセスを説明し、他のプロセスについては説明を省略する。
ステップＳ１００において、半導体基板１０のおもて面２１をエッチングすることにより、複数のトレンチ部を形成する。トレンチ部は、ドリフト領域１８となる領域（後のドーピング領域形成工程で、他のドーピング領域が設けられずに残存する領域）に到達する深さまでエッチングして形成される。次に、ステップＳ１１０において、複数のトレンチ部の側壁に、厚さ３０ｎｍ～４０ｎｍの酸化膜を形成する。
ステップＳ１２０において、蓄積領域１６を形成するためのＮ型ドーパントをイオン注入する。蓄積領域１６のドーパントは、一例としてヒ素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）等であり、ドーズ量は、６Ｅ１１ｃｍ－２以上、５．５Ｅ１３ｃｍ－２以下である。本例では、半導体基板１０のおもて面２１に対して傾斜した注入角度で、複数のトレンチ部の側壁から酸化膜を介してメサ部にイオン注入する。イオン注入の前にトレンチ部の底部にマスクを形成し、トレンチ部の底部付近へのイオン注入を抑制してもよい。
注入角度は、蓄積領域１６を形成する深さ位置に応じて変化させてよい。あるいは、トレンチ部の一方の側壁と他方の側壁とで、異なる注入角度でイオン注入してもよい。あるいは、トレンチ部の一方の側壁からイオン注入し、他方の側壁にはイオン注入しなくてもよい。
ステップＳ１３０において、複数のトレンチ部の側壁から酸化膜を除去する。これにより、イオン注入によるダメージを除去する。次に、ステップＳ１４０において、複数のトレンチ部の側壁に酸化膜を形成する。これにより、ゲートトレンチ部４０からのリークを防止する。
ステップＳ１５０において、トレンチボトム部７５を形成するためのＰ型ドーパントをイオン注入する。本例では、複数のトレンチ部の上方から、トレンチ部の底部に向けて垂直にドーパントをイオン注入する。ドーズ量は、所定のドーピング濃度になるよう適宜調整してよい。
ステップＳ１６０において、複数のトレンチ部の側壁から酸化膜を除去した後、複数のトレンチ部の側壁に酸化膜を形成する。この酸化膜は、ダミー絶縁膜３２およびゲート絶縁膜４２となる。
ステップＳ１７０において、ダミー絶縁膜３２およびゲート絶縁膜４２で側壁が覆われた複数のトレンチ部に不純物がドープされたポリシリコン等を充填し、ダミー導電部３４およびゲート導電部４４をそれぞれ形成する。半導体基板１０のおもて面２１に堆積した余剰のポリシリコン等をエッチングで除去し、ダミートレンチ部３０およびゲートトレンチ部４０が形成される。
ステップＳ１８０において、半導体基板１０のおもて面２１にベース領域１４等を形成するためのドーパントをイオン注入した後、熱拡散により、ドーピング領域を形成する。これにより、蓄積領域１６およびトレンチボトム部７５の他、ベース領域１４、エミッタ領域１２およびコンタクト領域１５等のドーピング領域が形成される。
本例では、蓄積領域１６の形成工程（イオン注入）よりも後にベース領域１４の形成工程（イオン注入）を行うが、ベース領域１４の形成工程よりも後に蓄積領域１６の形成工程を行ってもよい。一例として、半導体基板１０の深さ方向において、蓄積領域１６とトレンチボトム部７５との間にベース領域１４を介在させる場合（図３）または複数層の蓄積領域１６を形成する場合（図４）、図７ＡのステップＳ１２０の前に、ベース領域１４の形成工程を行う。
図８は、実施例および比較例に係る半導体装置の蓄積領域およびトレンチボトム部におけるドーズ量とドーピング濃度との関係を示す図である。横軸は、半導体基板１０の深さ方向位置［μｍ］を示し、縦軸は、異なるドーズ量のドーパントで形成された蓄積領域のドーピング濃度分布［ｃｍ－３］を示す。深さ方向位置は、半導体基板１０のおもて面を０としたＺ軸方向の位置である。
実施例に係る半導体装置１００は、図７Ａおよびお図７Ｂで説明した製造方法によって製造されており、蓄積領域１６におけるドーズ量は、６Ｅ１２ｃｍ－２、１．２Ｅ１３ｃｍ－２、１．８Ｅ１３ｃｍ－２、２．４Ｅ１３ｃｍ－２、および３．０Ｅ１３ｃｍ－２である。比較例に係る半導体装置の蓄積領域におけるドーズ量は、１．５Ｅ１３ｃｍ－２である。図５と同様に、比較例に係る半導体装置において、蓄積領域は、半導体基板のおもて面の上方から、半導体基板のおもて面に対して垂直にドーパントをイオン注入することによって形成されている。
図８を参照すると、深さ方向において、蓄積領域は概ね－２μｍ～－５μｍ、トレンチボトム部は概ね－５μｍ～－８μｍの範囲に形成されている。実施例に係る半導体装置１００の蓄積領域１６の深さ方向における厚さは、２．５μｍ以上、４．０μｍ以下である。
蓄積領域１６のドーピング濃度はドーズ量が大きいほど高く、いずれも半導体基板１０のおもて面２１側（ベース領域１４との界面付近）にピークを有する。蓄積領域１６は、半導体基板１０の深さ方向において、ドーピング濃度のピーク位置から半導体基板１０の裏面２３側に、半値幅が０．３μｍ以上のドーピング濃度を有する。蓄積領域１６のピークドーピング濃度は、１．８Ｅ１６ｃｍ－３以上、１．９Ｅ１７ｃｍ－３以下である。
一方、比較例に係る蓄積領域のピークドーピング濃度は、２．０Ｅ１７ｃｍ－３であり、実施例に係るいずれの蓄積領域１６のピークドーピング濃度よりも高い。また、比較例に係る蓄積領域のドーピング濃度の半値幅は２．７μｍであり、実施例に係るいずれの蓄積領域１６の半値幅よりも小さい。つまり、実施例に係る蓄積領域１６のドーピング濃度は、比較例に係る蓄積領域よりもピークが小さく、ブロードなプロファイルを有している。
このように、実施例では、蓄積領域１６を形成するために、半導体基板１０のおもて面２１に対して傾斜した注入角度で、トレンチ部の側壁から半導体基板１０のメサ部にイオン注入することにより、ピークドーピング濃度を低減して、蓄積領域１６とベース領域１４との界面における電界強度を低下させてクランプ耐量の低下を防止しつつ、蓄積領域１６における積分濃度を高めてＩＥ効果を高めることができる。
また、実施例に係るトレンチボトム部７５のドーピング濃度は、例えば、３．０Ｅ１６ｃｍ－３以上、２．０Ｅ１７ｃｍ－３以下である。実施例では、蓄積領域１６を形成するために、半導体基板１０のおもて面２１に対して傾斜した注入角度で、トレンチ部の側壁から半導体基板１０のメサ部にイオン注入するので、トレンチ部の底部付近にもＮ型領域が形成され、電界集中により耐圧低下を招くことがある。そこで、トレンチ部の底部付近に注入されたＮ型ドーパントを相殺するドーピング濃度でトレンチボトム部７５を形成することにより、トレンチ部の底部付近における電界集中を防止し、耐圧を維持することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・プラグ領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、７０・・・トランジスタ部、７５・・・トレンチボトム部、７６・・・電子通過領域、７７・・・第１トレンチボトム部、７８・・・第２トレンチボトム部、９２・・・ガードリング、９４・・・フィールドプレート、１００・・・半導体装置、１６０・・・活性部、１９０・・・耐圧構造部

Claims (18)

  1. トランジスタ部を備える半導体装置であって、
    前記トランジスタ部は、
    半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記ドリフト領域よりも上方に設けられた第１導電型の蓄積領域と、
    前記半導体基板のおもて面から前記ドリフト領域まで延伸して設けられた複数のトレンチ部と、
    前記複数のトレンチ部の底部に設けられた第２導電型のトレンチボトム部と
    を有し、
    前記蓄積領域は、半値幅が０．３μｍ以上のドーピング濃度を有する
    半導体装置。
  2. 前記蓄積領域は、前記半導体基板の深さ方向において、ドーピング濃度のピーク位置から前記半導体基板の裏面側に、半値幅が０．３μｍ以上のドーピング濃度を有する
    請求項１に記載の半導体装置。
  3. 前記蓄積領域の厚さは、２．５μｍ以上、４．０μｍ以下である
    請求項１に記載の半導体装置。
  4. 前記蓄積領域のピークドーピング濃度は、１．８Ｅ１６ｃｍ－３以上、１．９Ｅ１７ｃｍ－３以下である
    請求項１に記載の半導体装置。
  5. 前記蓄積領域は、トレンチ配列方向において、前記複数のトレンチ部の第１トレンチ部の側壁から隣接する第２トレンチ部の側壁まで延伸して設けられている
    請求項１に記載の半導体装置。
  6. 前記蓄積領域の下端は、前記トレンチボトム部と接している
    請求項１に記載の半導体装置。
  7. 前記蓄積領域の下端は、前記トレンチボトム部から離間している
    請求項１に記載の半導体装置。
  8. 前記蓄積領域は、第１蓄積領域と、前記ベース領域によって前記第１蓄積領域から分離された第２蓄積領域とを有する
    請求項１に記載の半導体装置。
  9. 前記トランジスタ部は、上面視で、前記トレンチボトム部が設けられていない電子通過領域を有し、
    前記電子通過領域には前記蓄積領域が設けられていない
    請求項１に記載の半導体装置。
  10. 前記トランジスタ部を有する活性部と、前記活性部の外周に設けられた耐圧構造部とを備え、
    前記活性部の少なくとも一部から前記耐圧構造部にわたって、第２導電型のウェル領域が前記半導体基板に設けられており、
    前記トレンチボトム部は、上面視で、前記電子通過領域よりも前記活性部の中央部側に設けられた、電気的に浮遊する第１トレンチボトム部と、前記電子通過領域よりも前記耐圧構造部側に設けられた、前記ウェル領域と接する第２トレンチボトム部とを有する
    請求項９に記載の半導体装置。
  11. トランジスタ部を備える半導体装置の製造方法であって、
    半導体基板に第１導電型のドリフト領域を形成する段階と、
    前記ドリフト領域の上方に第２導電型のベース領域を形成する段階と、
    前記ドリフト領域よりも上方に第１導電型の蓄積領域を形成する段階と、
    前記半導体基板のおもて面から前記ドリフト領域まで延伸する複数のトレンチ部を形成する段階と、
    前記複数のトレンチ部の底部に第２導電型のトレンチボトム部を形成する段階と
    を備え、
    前記蓄積領域を形成する段階は、前記半導体基板のおもて面に対して傾斜した注入角度で、前記複数のトレンチ部の側壁から前記半導体基板にイオン注入する段階を有する
    半導体装置の製造方法。
  12. 前記蓄積領域は、半値幅が０．３μｍ以上のドーピング濃度を有する
    請求項１１に記載の半導体装置の製造方法。
  13. 前記複数のトレンチ部の側壁に酸化膜を形成する段階をさらに備え、
    前記イオン注入する段階は、前記酸化膜を介して前記半導体基板にイオン注入する段階を有する
    請求項１１に記載の半導体装置の製造方法。
  14. 前記蓄積領域を形成する段階の後に、前記複数のトレンチ部の側壁に酸化膜を形成する段階をさらに備える
    請求項１３に記載の半導体装置の製造方法。
  15. 前記蓄積領域を形成する段階の後に、前記ベース領域を形成する段階を行う
    請求項１１に記載の半導体装置の製造方法。
  16. 前記ベース領域を形成する段階の後に、前記蓄積領域を形成する段階を行う
    請求項１１に記載の半導体装置の製造方法。
  17. 前記蓄積領域を形成する段階は、ドーズ量が６Ｅ１１ｃｍ－２以上、５．５Ｅ１３ｃｍ－２以下でイオン注入する段階を有する
    請求項１１に記載の半導体装置の製造方法。
  18. 前記トレンチボトム部を形成する段階は、イオン注入する段階を有する
    請求項１１に記載の半導体装置の製造方法。
JP2022138195A 2022-08-31 2022-08-31 半導体装置および半導体装置の製造方法 Pending JP2024034141A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022138195A JP2024034141A (ja) 2022-08-31 2022-08-31 半導体装置および半導体装置の製造方法
US18/357,164 US20240072110A1 (en) 2022-08-31 2023-07-24 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022138195A JP2024034141A (ja) 2022-08-31 2022-08-31 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2024034141A true JP2024034141A (ja) 2024-03-13

Family

ID=89997844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022138195A Pending JP2024034141A (ja) 2022-08-31 2022-08-31 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20240072110A1 (ja)
JP (1) JP2024034141A (ja)

Also Published As

Publication number Publication date
US20240072110A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
JP7456520B2 (ja) 半導体装置
US11955540B2 (en) Semiconductor device and production method
JPWO2019116748A1 (ja) 半導体装置およびその製造方法
JP7211516B2 (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
JP2020205408A (ja) 半導体装置
US20230124922A1 (en) Semiconductor device
WO2022239284A1 (ja) 半導体装置
CN111247639A (zh) 半导体装置
WO2018154963A1 (ja) 半導体装置
JP2024034141A (ja) 半導体装置および半導体装置の製造方法
WO2021145080A1 (ja) 半導体装置
WO2023063411A1 (ja) 半導体装置
JP7231064B2 (ja) 半導体装置
WO2023224059A1 (ja) 半導体装置
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
US20240120412A1 (en) Semiconductor device
US11488951B2 (en) Semiconductor device
US20240055483A1 (en) Semiconductor device
WO2022244802A1 (ja) 半導体装置および製造方法
JP2024035557A (ja) 半導体装置
CN117836949A (zh) 半导体装置及半导体装置的制造方法
JP2023130809A (ja) 半導体装置及び半導体パッケージ
JP2022161688A (ja) 半導体装置
JP2023170200A (ja) 半導体装置