DE10361715B4 - Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet - Google Patents

Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet Download PDF

Info

Publication number
DE10361715B4
DE10361715B4 DE10361715A DE10361715A DE10361715B4 DE 10361715 B4 DE10361715 B4 DE 10361715B4 DE 10361715 A DE10361715 A DE 10361715A DE 10361715 A DE10361715 A DE 10361715A DE 10361715 B4 DE10361715 B4 DE 10361715B4
Authority
DE
Germany
Prior art keywords
trench
barrier layer
oxidation barrier
inner walls
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10361715A
Other languages
English (en)
Other versions
DE10361715A1 (de
Inventor
Hans Weber
Gerhard Neugschwandtner
Martin Pölzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10361715A priority Critical patent/DE10361715B4/de
Priority to US11/027,496 priority patent/US7303961B2/en
Publication of DE10361715A1 publication Critical patent/DE10361715A1/de
Application granted granted Critical
Publication of DE10361715B4 publication Critical patent/DE10361715B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench (3) und einem den Trench (3) umgebenden Halbleitergebiet (2) in einem Trench-Leistungstransistor (1), umfassend die folgenden Schritte:
– Erzeugen von Körpergebieten (9) durch entsprechende Dotierprozesse in dem Halbleitergebiet (2)
– Aufbringen einer Oxidationsbarrierenschicht (15) auf einen oberen Teil (O) der Innenwände des Trenchs (3), und
– Erzeugen einer ersten Oxidschicht (7) auf einem unteren, durch die Oxidationsbarrierenschicht (15) unbedeckten Teil (U) der Innenwände mittels thermischer Oxidation des unbedeckten Teils (U) der Innenwände,
– dadurch gekennzeichnet,
dass die Oxidationsbarrierenschicht (15) so aufgebracht wird, dass sich die vertikale Position des unteren Endes der Oxidationsbarrierenschicht (15) oberhalb der vertikalen Position eines Übergangs (16) zwischen dem Körpergebiet (9) und dem darunter liegenden Teil des Halbleitergebiets (2) befindet.

Description

  • Die Erfindung betrifft ein Verfahren zum Erzeugen eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet nach dem Oberbegriff des Patentanspruches 1 bzw. 2.
  • Halbleiterbauteile können vertikal oder lateral aufgebaut sein. Vertikale Halbleiterbauteile weisen gegenüber lateralen Halbleiterbauteilen eine hinsichtlich der Halbleiterbauteil-Oberfläche erhöhte Integrationsdichte auf. Transistor-Halbleiterbauteile mit vertikalem Aufbau werden üblicherweise als Trench-Halbleiterbauteile ausgelegt. Im Folgenden soll unter Bezugnahme auf 1 der Aufbau eines als Trench-Halbleiterbauteil realisierten vertikalen Leistungstransistors näher erläutert werden.
  • 1 zeigt einen Ausschnitt eines Transistors 1, der in einem Halbleitergebiet 2 ausgebildet ist. In dem Halbleitergebiet 2 sind mehrere Gräben („Trenches”) 3 vorgesehen, wobei innerhalb der Trenchs 3 jeweils eine Feldplatte 4, eine Gateelektrode 5, eine Gateoxidschicht 6 sowie eine Feldoxidschicht 7 vorgesehen sind. Das Halbleitergebiet 2 weist mehrere Sourcegebiete 8, Bodygebiete 9 (im Folgenden auch als Körpergebiete bezeichnet) sowie Drain- bzw. Driftgebiete 10 auf. Die Source- bzw. Körpergebiete 8, 9 sind über ein Polyplug 11 mit einer Metallisierungsschicht 12 elektrisch verbunden. Die Gateelektroden 5 sind gegenüber der Metallisierungsschicht 12 durch eine Isolationsstruktur 13 elektrisch isoliert.
  • Obwohl der in 1 gezeigte Transistor 1 vertikal aufgebaut ist und damit eine gegenüber einem Transistor mit lateralem Aufbau erhöhte Integrationsdichte aufweist, ist eine Breite B der Trenchs 3 auf der Oberseite des Transistors 1 beträchtlich, womit der prozentuale Anteil der durch die Trenches 3 benötigten Halbleiterbauteil-Oberfläche nicht vernachlässigbar ist. Die Breite B der Trenches 3 kann jedoch nicht beliebig verringert werden, da für die zuverlässige Funktionsweise des Transistors 1 im unteren Bereich der Trenches 3 eine relativ dicke Oxidschicht, die Feldoxidschicht 7, und optional eine zusätzliche Feldelektrode benötigt werden. Die Breite B der Trenches 3 hängt somit von der Dicke der Feldoxidschicht 7 ab: Je dicker die Feldoxidschicht 7 ist, umso breiter muss auch die Breite B der Trenches 3 ausfallen.
  • Im Einzelnen ist ein Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet in einem Trench-Halbleiterbauteil aus der US 6232171 B1 bekannt. Bei diesem Verfahren wird zunächst eine Oxidationsbarriereschicht auf einem oberen Teil der Innenwände eines Trenchs aufgebracht. Sodann wird eine Oxidschicht auf einem unteren, durch die Oxidationsbarriereschicht unbedeckten Teil der Innenwände mittels thermischer Oxidation des unbedeckten Teils der Innenwände erzeugt.
  • Ein weiteres Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem dem Trench umgebenden Halbleitergebiet in einem Trench-Halbleiterbauteil ist aus der US 2003/0216044 A1 bekannt.
  • Weiterhin ist aus der US 5082795 A ein Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet in einem Trench-Leistungstransistor der eingangs genannten Art bekannt. Bei diesem Verfahren wird zunächst eine Oxidationsbarrieren schicht auf einen oberen Teil der Innenwände des Trenchs aufgebracht. Sodann wird eine Oxidschicht auf einem unteren, durch die Oxidationsbarrierenschicht unbedeckten Teil der Innenwände mittels thermischer Oxidation des unbedeckten Teils dieser Innenwände erzeugt.
  • Ein ähnliches Verfahren ist noch aus der US 5126807 A bekannt. Bei dem aus dieser Druckschrift bekannten Verfahren werden auf eine Oxidationsbarrierenschicht noch eine weitere Oxidschicht und eine Leiterschicht aufgetragen. Schließlich ist aus der EP 1 168 455 A2 ein Trench-Leistungstransistor bekannt, bei dem die unteren Teile von Trenchs gegenüber den oberen Teilen der Trenchs verbreitert sind, wobei in die Verbreiterungen der Trenchs jeweils eine Oxidschicht eingelagert ist. Außerdem sind Feldplatten in den Trenchs vorgesehen und durch die Oxidschicht wenigstens teilweise umschlossen.
  • Die der Erfindung zugrunde liegende Aufgabe ist es, ein Verfahren bereitzustellen, mit dem die Breite der Trenches in Halbleiterbauteilen mit vertikalem Aufbau reduziert werden und gleichzeitig die Dicke der in den Trenches vorgesehen Feldoxidschicht bei hoher Justagegenauigkeit beibehalten werden kann.
  • Zur Lösung der Aufgabe stellt die Erfindung ein Verfahren zur Ausbildung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet gemäß Patentanspruch 1 bzw. 2 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Das Verfahren zum Ausbilden eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet (d. h. zum Ausbilden der Schnittstelle Trench-Halbleitergebiet) weist die folgenden Schritte auf:
    • – Aufbringen einer Oxidationsbarrierenschicht auf einen oberen Teil der Innenwände des Trenchs, und
    • – Erzeugen einer ersten Oxidschicht auf einem unteren, durch die Oxidationsbarrierenschicht unbedeckten Teil der Innenwände mittels thermischer Oxidation des unbedeckten Teils der Innenwände.
  • Unter dem Begriff „Halbleitergebiet” sind insbesondere ein Substrat, eine oder mehrere auf/in dem Substrat ausgebildete Halbleiterschichten bzw. eine Kombination aus Substrat und darauf aufgebrachter/darin ausgebildeter Halbleiterschichten zu verstehen. Der Begriff „Übergangsbereich” umfasst insbesondere den an die Trenches bzw. an die darin ausgebildeten Oxidschichten angrenzenden Teil des Halbleitergebiets, die Oxidschichten (Gateoxid, Feldoxid) sowie auf den Oxidschichten aufgebrachte weitere Schichten, beispielsweise Gateelektrodenschichten.
  • Das Verfahren ermöglicht die gezielte Verbreiterung von Trenches im unteren Bereich bei gleichzeitiger Oxidschichterzeugung. Die Verbreiterung der Trenches, die durch den Verbreiterungsprozess erzielt wird, dient zur Aufnahme der Feldoxidschicht, die während des Verbreiterungsprozesses durch Oxidation erzeugt wird. Durch die so bewirkte „Auslagerung” der Feldoxidschicht in das benachbarte, den Trench umgebende Halbleitergebiet ist es möglich, Trenches mit sehr geringen Abmessungen im oberen Trenchbereich zu erzeugen, ohne dass auf eine dicke Oxidschicht im unteren Bereich der Trenches verzichtet werden müsste.
  • Um den Verbreiterungseffekt zu fördern, kann vor dem Erzeugen der ersten Oxidschicht (Feldoxidschicht) der durch die Oxidationsbarrierenschicht unbedeckte untere Teil der Innenwände des Trenchs einem Ätzprozess unterworfen werden. Damit ist bereits vor Beginn des Oxidationsprozesses eine Ausbuchtung im unteren Bereich der Trenches vorhanden, die durch den Oxidationsprozess noch vergrößert wird. Somit kann durch eine entsprechende Wahl der Ätztiefe gesteuert werden, ob das durch den nachfolgenden Oxidationsprozess erzeugte Feldoxid vollständig in der Ausbuchtung gelagert ist, oder ob das Feldoxid zumindest teilweise in den Trench hineinragt.
  • Das erfindungsgemäße Verfahren wird auf Trench-Leistungstransistoren angewandt. In dem Halbleitergebiet, das den Trench umgibt, sind durch entsprechende Dotierprozesse Körpergebiete zu erzeugen. Die Körpergebiete können hierbei vor oder nach dem Erzeugen der Feldoxidschicht ausgebildet werden.
  • Vorzugsweise werden die Körpergebiete vor Ausbilden der Feldoxidschicht im Halbleitergebiet erzeugt, da dies eine gegenseitige, passive Justierung von Feldoxidschicht und Körpergebiet erlaubt. Um die oben genannte passive Justage von Körpergebiet und Feldoxidschicht zu ermöglichen, wird in einer ersten Ausführungsform der Erfindung die Oxidationsbarrierenschicht so aufgebracht, dass sich die vertikale Position des unteren Endes der Oxidationsbarrierenschicht oberhalb der vertikalen Position eines Übergangs zwischen dem Körpergebiet und dem darunter liegenden Teil des Halbleitergebiets befindet. Durch den Oxidationsprozess wird dem freiliegenden Teil des Körpergebiets mittels des so genannten „Pile-Up”-Effekts der Dotierstoff entzogen (insbesondere wenn Bor als Dotiermaterial verwendet wird), der sich in der durch den Oxidationsprozess erzeugten Oxidschicht anreichert. Damit kann erzielt werden, dass das obere Ende der Oxidschicht direkt an das untere Ende des Körpergebiets angrenzt (damit ist der Body/Feldoxidüberlapp selbstjustierend und die Gate-Drain-Kazapität minimiert), womit ein Transistor mit extrem kurzen Schaltzeiten realisierbar ist.
  • Vorzugsweise werden zwischen Oxidationsbarrierenschicht und dem dieser Schicht gegenüberliegenden Teil der Innenwände des Trenchs eine zweite Oxidschicht (Gateoxidschicht) und eine Leiterschicht vorgesehen, wobei die zweite Oxidschicht, die Leiterschicht und die Oxidationsbarrierenschicht in dieser Reihenfolge auf dem oberen Teil der Innenwände des Trenchs aufgebracht werden. Die Gateoxidschicht bildet dann zusammen mit der Feldoxidschicht eine gemeinsame, zusammenhängende Oxidschicht, die im oberen Bereich eine geringe Schichtdicke (Gateoxidschicht) und im unteren Bereich eine erhöhte Schichtdicke (Feldoxidschicht) aufweist. Die Gateoxidschicht kann hierbei durch einen Abscheideprozess oder einen Oxidationsprozess erzeugt werden. Das Abscheiden der Schichten erfolgt vor dem Oxidationsprozess im unteren Teil des Trenchs.
  • Die Oxidationsbarrierenschicht wird in einer zweiten Ausführungsform der Erfindung wie folgt erzeugt: Zunächst wird der Trench mit einem Füllmaterial aufgefüllt, das sich selektiv zu dem Material des Halbleitergebiets (beispielsweise Silizium) und dem Material der Oxidationsbarrierenschicht ätzen lässt. Dann wird das Füllmaterial bis auf eine vertikale Position, die der späteren vertikalen Position des unteren Endes der Oxidationsbarrierenschicht entspricht, zurückgeätzt. Nun wird die Oxidationsbarrierenschicht auf die Innenwände beziehungsweise auf darauf aufgebrachte Schichten und den durch die Oberseite des Füllmaterials gebildeten Boden des Trenchs aufgebracht. Dann wird der auf dem Füllmaterial aufliegende Teil der Oxidationsbarrierenschicht mittels eines anisotropen Ätzprozesses entfernt, wonach das Füllmaterial mittels eines selektiven Ätzprozesses entfernt wird.
  • Wie bereits erwähnt, eignet sich das erfindungsgemäße Verfahren vorzugsweise für Trench-Leistungstransistoren, die im unteren Bereich der Trenches Feldplatten aufweisen. Die Feldplatten werden hierbei nach Ausbilden der Feldoxidschicht in die Trenchs eingebracht, so dass die Feldoxidschicht die Trenchs wenigstens teilweise umschließen.
  • Die Erfindung stellt einen Trench-Leistungstransistor bereit. Die unteren Teile der Trenches des Leistungstransistor sind gegenüber den oberen Teilen der Trenches verbreitert, wobei in die Verbreiterungen der Trenches jeweils eine erste Oxidschicht (Feldoxidschicht) eingelagert ist. Vorzugsweise sind in den Trenches Feldplatten vorgesehen, die durch die erste Oxidschicht wenigstens teilweise umschlossen werden.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 einen Ausschnitt eines Leistungs-Halbleitertransistors mit vertikalem Aufbau gemäß dem Stand der Technik.
  • 2 eine Querschnittsdarstellung eines Ausschnitts einer ersten Ausführungsform eines Trench-Halbleiterbauteils.
  • 3 eine Querschnittsdarstellung eines Ausschnitts einer zweiten Ausführungsform eines Trench-Halbleiterbauteils.
  • 4A bis 4D einen ersten bis vierten Prozessschritt einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung des in 3 gezeigten Trench-Halbleiterbauteils.
  • 5A bis 5D einen ersten bis vierten Prozessschritt einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens, das eine gegenseitige Ausrichtung von Feldoxidschicht und Körpergebiet mit einschließt.
  • 6A bis 6C einen ersten bis dritten Prozessschritt einer zu der in 5a bis 5c gezeigten Ausführungsform alternativen Ausführungsform des erfindungsgemäßen Verfahrens.
  • 7 ein Trench-Halbleiterbauteil, das gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens hergestellt wurde.
  • In den Figuren sind identische bzw. einander entsprechende Bauteile bzw. Bauteilgruppen mit den gleichen Bezugsziffern gekennzeichnet.
  • In 2 ist ein Ausschnitt eines Trench-Halbleiterbauteils stark vereinfacht wiedergegeben: In einem Halbleitergebiet 2, beispielsweise einem Siliziumsubstrat oder einer Kombination aus Substrat und darauf aufgebrachter Epitaxie-Schichten, sind mehrere Trenches 3 vorgesehen, die in einem unteren Bereich U verbreitert sind. In die Verbreiterungen sind Feldoxidschichten 7 eingelagert, die vorzugsweise durch thermische Oxidation eines Teils des Halbleitergebiets 2 gewonnen werden. In 2 schließen die Innenwände der Trenches 3 bündig mit den Innenseiten der Feldoxidschichten 7 ab. In 3 ragen die Innenseiten der Feldoxidschichten 7 hingegen in die Trenches 3 hinein. Durch einen Ätzprozess des Halbleitergebiets 2 im unteren Bereich U der Trenches 3 (isotroper Ätzprozess) vor Durchführen des Oxidationsprozesses kann die Stärke, mit der die Feldoxidschichten 7 in die Trenches 3 hineinragen, gesteuert werden.
  • Nun soll unter Bezugnahme auf 4A bis 4D ein möglicher Herstellungsprozess der in 2 und 3 gezeigten Trench-Halbleiterbauteile erläutert werden. In einem ersten Prozessschritt werden in einen Halbleitergebiet 2 Trenches 3 erzeugt, beispielsweise durch einen Ätzprozess (4A). Dann werden die Trenches 3 mit einem Füllmaterial 14 teilweise gefüllt bzw. ganz gefüllt und durch einen Rückätzprozess wieder teilweise entleert. Auf die Innenwände der Trenches 3 bzw. auf die Oberseite des Füllmaterials 14 wird eine Oxidationsbarrierenschicht 15 aufgebracht (4B). Mittels eines anisotropen Ätzprozesses wird der auf dem Füllmaterial 14 aufliegende Teil der Oxidationsbarrierenschicht 15 entfernt. Anschließend wird das Füllmaterial 14 mittels eines selektiven Ätzprozesses entfernt (4C). Nun wird ein thermischer Oxidationsprozess durchgeführt, der die freiliegenden Teile der Trenchinnenwände, d. h. die durch die Oxidationsbarrierenschicht 15 unbedeckten Teile der Trenchinnenwände, in Oxid umwandelt, so dass in dem unteren Bereich U der Trenches 3 Feldoxidschichten 7 entstehen. Unterhalb der Oxidationsbarrierenschicht 15 erfolgt keine Oxidation.
  • In dem Halbleitergebiet 2, das in den 4A bis 4D gezeigt ist, sind noch keine Bodygebiete vorgesehen. Diese können nach Ausbilden der Feldoxidschichten 7 durch Entfernen der Oxidationsbarrierenschichten 15 und anschließender Dotierprozesse im Halbleitergebiet 2 erzeugt werden (insofern das Trench-Halbleiterbauteil als Transistor verwendet werden soll).
  • Alternativ hierzu ist es möglich, wie in 5A bis 5D gezeigt, zunächst im Halbleitergebiet 2 Körpergebiete 9 auszubilden, und anschließend die Trenches 3 zu erzeugen (5A, 5B). Anschließend kann analog wie in 4B und 4C gezeigt, eine Oxidationsbarrierenschicht 15 ausgebildet werden (5C), wobei das untere Ende der Oxidationsbarrierenschicht 15 oberhalb der vertikalen Position eines Übergangs 16 zwischen den Körpergebieten 9 und dem darunter liegenden Teil des Halbleitergebiets 2 zu liegen kommt. Anschließend wird mittels eines thermischen Oxidationsprozesses die Feldoxidschicht 7 erzeugt. Während dieses Oxidationsprozesses wird mittels des Pile-Up-Effekts Dotiermaterial aus den Körpergebieten 9 entzogen und in der Oxidschicht 7 angereichert, so dass sich die vertikale Ausdehnung der Körpergebiete 9 am Rande der Innenwände der Trenches 3 verkürzt. Über diesen Effekt wird gleichzeitig eine gegenseitige Ausrichtung des unteren Endes der Körpergebiete 9 und des oberen Endes der Feldoxidschicht 7 („Feldplattenfußpunkt”) bewirkt. Damit kann der in 1 gezeigte, mit „XGD” bezeichnete Abstand zwischen dem Feldplattenfußpunkt und dem unteren Ende der Körpergebiete 9 zum Verschwinden gebracht werden. Auf diese Art und Weise kann ein Trench-Leistungstransistor erzeugt werden, der kurze Schaltzeiten aufweist.
  • In 5A bis 5D wurde die Oxidationsbarrierenschicht 15 direkt auf die Innenwände der Trenches 3 aufgebracht. Nach Ausbilden der Feldoxidschichten 7 kann die Oxidationsbarrierenschicht 15 dann entfernt werden, und auf den so freigelegten Trenchinnenwänden kann eine Gateoxidschicht abgeschieden bzw. aufgewachsen werden. Alternativ hierzu ist es möglich, wie in 6A bis 6C gezeigt, zwischen der Oxidationsbarrierenschicht 15 und den Körpergebieten 9 eine Gateoxidschicht 6 und eine Gateelektrode 5 aufzubringen (6B). Nach entsprechenden selektiven Ätzprozessen liegt dann das in 6C gezeigte Halbleiterbauteil vor, in dem anschließend mittels thermischer Oxidationsprozesse die Feldoxidschichten 7 im unteren Bereich der Trenches 3 erzeugt werden können.
  • 7 zeigt ein Prozessstadium, das dem in 5D gezeigten Prozessstadium folgt. Hier wurden die in 5D gezeigten Oxidationsbarrierenschichten 15 entfernt und ein Gateoxid 6 aufgewachsen bzw. abgeschieden. Anschließend wurde auf der Gateoxidschicht 6 eine Gateelektrode 5 abgeschieden.
  • Im Folgenden sollen weitere Details der Erfindung erläutert werden.
  • Ältere Generationen von MOS-Feldeffekttransistoren wurden zumeist als Lateralbauteile konzipiert. Modernere Bauteile hingegen werden gewöhnlich gemäß dem Trenchkonzept ausgelegt. Dabei verläuft der Kanal senkrecht zur Chipoberfläche, wodurch die Packungsdichte gegenüber Lateraltransistoren entsprechend erhöht und die Wertschöpfung, gemessen an der Siliziumfläche, gesteigert wird. Für die Flächenausnutzung limitierend sind bei Trenchtechnologien demzufolge nicht die Dimensionen des Kanals, sondern in der Regel die oberflächlich verbleibenden Strukturen auf der Mesa, wie z. B. die Elektrodenkontakte (Kontaktlöcher).
  • Jedoch nimmt auch der Trench eine nicht zu vernachlässigende Fläche ein, die im Wesentlichen durch Strukturen im Trench bestimmt ist. Um dies zu verdeutlichen, sei kurz auf ein Beispiel eingegangen:
    1 zeigt die Vertikalstruktur einer Transistor-Zelle im Querschnitt; kennzeichnend für dieses Bauelement ist beispielsweise eine relativ dicke Oxidstruktur (erste Oxidschicht, ”Feldoxid”) im unteren Teil des Trenchs und eine seitlich angrenzende Polyschicht, welche als Feldplatte wirkt („Feldplattenkonzept”). In der Oxidstruktur wird ein Großteil der Äquipotentiallinien geführt, d. h., sie trägt wesentlich zum Spannungsabbau zwischen Source auf der Chipvorderseite und Drain auf der Rückseite bei (an dieses Feldoxid grenzt nach oben hin das wesentlich dünnere Gateoxid, welches nach einer Seite hin von der Gateelektrode aus Polysilizium belegt ist). Die Breite des Trenchs wird demzufolge durch das dicke Feldoxid maßgeblich bestimmt.
  • Durch die Erfindung soll ein Design und das zugehörige Herstellungsverfahren angegeben werden, mit dem die Trenchbreite eines oben beschriebenen Transistors trotz Verwendung eines dicken Feldoxids minimiert werden kann. Die Mesafläche, sowie die elektrische Performance sollen davon unbeeinflusst bleiben.
  • Die Erfindung ermöglicht es, Bauteile auf extrem kurze Schaltintervalle zu „trimmen”, wofür eine möglichst kleine Gate-/Drainkapazität unabdingbar ist (Ziel: Reduktion/Eliminierung des Miller-Plateaus). Diese Kapazität wird vorrangig bestimmt durch XGD (XGD = Distanz zwischen Unterkante der p-dotierten Body-/Kanalzone und dem Feldplattenfußpunkt). Die Source-/Drainkapazität hingegen spielt für die Schaltgeschwindigkeit eine untergeordnete Rolle, weshalb die untere Polyelektrode sinnvollerweise auf Sourcepotenzial gelegt wird. Für eine optimale Funktionsweise muss also der Abstand XGD minimiert werden. Mögliche Verfahren hierzu sollen im Folgenden beschrieben werden.
  • Vorrangiges Ziel ist die Reduktion der Trenchbreite (welche bezogen auf den Einschaltwiderstand als inaktiv bezeichnet werden muss), wobei dennoch weiterhin ein dickes Feldoxid im unteren Teil des Trenchs Verwendung finden soll.
  • Bei bisher bekannten Bauteilen verläuft in der fertig prozessierten Zelle die Si(Silizium)-Trenchwand weitestgehend plan. Beim vorliegenden Verfahren wird der Trench in Silizium, beginnend mit dem Feldplattenfußpunkt, nach unten hin verbreitert. In diese „Ausbuchtung” soll das Feldoxid gelegt werden.
  • Ein Beispiel ist in 2 gegeben. Das bedeutet, dass das Feldoxid nicht mehr, wie bisher, in den Trench hineinragt, also dafür Trenchbreite vorgehalten werden muss. Vielmehr wird jetzt die Lateralausdehnung des Feldoxids quasi von der Si-Mesa „zur Verfügung gestellt”. Von oben her gesehen muss aber die Mesa für diese Maßnahme nicht verbreitert werden, denn die Breite wird weiterhin vorrangig durch diverse oberflächlich positionierte Strukturen, z. B. das Kontaktloch, bestimmt und nicht durch die vorgeschlagene, tief im Si-Volumen liegende Modifikation der Trenchform. Bei bisher bekannten Bauteilen wird die relativ große Breite der Mesa in tieferen Schächten nicht oder nur schlecht genutzt. Unter „Mesa” werden hier insbesondere die Halbleitergebiete verstanden, die sich zwischen den Trenches befinden.
  • Fertigungstechnisch kann die vorgeschlagene Maßnahme z. B. umgesetzt werden mittels diversen Varianten eines LOCOS-Prozesses im Trench. Voraussetzung dazu ist also, dass das Feldoxid durch thermische Oxidation hergestellt wird.
  • Mit einem „klassischen” LOCOS-Prozess ergibt sich eine Zelle, wie diese in 3 dargestellt ist. Dabei liegt nicht das gesamte Feldoxid in der „Trenchausbuchtung” versenkt, sondern etwa die Hälfte der Oxiddicke ragt weiterhin in den Trench hinein. Diese Zelle stellt also quasi eine Vorstufe zur maximalflächenoptimierten Variante der 2 dar. Eine mögliche Fertigungsabfolge für den „klassischen” LOCOS-Prozess im Trench sei kurz skizziert (4A–4D):
    Ziel ist es, den geätzten Trench (bislang noch plane Trenchwand) so zu präparieren, dass im oberen Bereich kein thermisches Oxidwachstum stattfindet, während außerhalb dieses Bereiches aber das Feldoxid gebildet wird. Als Oxidationsbarriere im oberen Trenchbereich fungiert Siliziumnitrid.
  • Nach der Trenchätzung wird zunächst der Trench vollständig mit einem Material (z. B. Oxid) verfüllt, welches sich selektiv gegenüber Silizium und dem später aufgebrachten Barrierematerial Siliziumnitrid ätzen lässt. Anschließend wird diese Füllung zurückgeätzt bis zu der Tiefe unterhalb des Mesaniveaus, wo später die Unterkante der Oxidationsbarriere liegen soll. Nun folgen die Abscheidung des Barrierematerials und eine anisotrope Ätzung, wodurch sich ein Siliziumnitrid-Spacer ausbildet. Zuletzt erfolgt per Ätzung die vollständige Entfernung der im unteren Trenchbereich verbliebenen Füllung selektiv zum Spacer und zu Silizium. Nun kann die thermische Oxidation stattfinden, welche lokalisiert auf dem unteren Trenchbereich zum Feldoxid führt.
  • In dieser Fertigungsabfolge sind nur die Hauptschritte wiedergegeben. Es sind jedoch beliebige Variationen denkbar. Insbesondere kann bereits vor dem LOCOS-Prozess das Gateoxid aufgewachsen werden.
  • Um ein Prozessergebnis zu erreichen, wie in 3 gezeigt ist (maximal-fächenoptimierte Variante), kann z. B. nach der Nitridspacerätzung noch vor dem eigentlichen Oxidationsschritt eine zu Si3N4 selektive isotrope Rückatzung von Si (quasi mit dem Spacer als Maske) erfolgen. Die Trenchwand-„Ausbuchtung”, in die das Feldoxid gelegt werden soll, wird also in dieser Variante schon vorgeformt und nicht alleine durch den lokal selektiven Oxidationsprozess vorgegeben.
  • Es wäre auch denkbar, diese Vorformung anstatt mit der skizzierten Si-Rückätzung durch eine erste Oxidation zu erreichen, wobei das entstandene Oxid wieder vollständig entfernt wird.
  • Ein Beispiel: Mit der optimierten Variante könnte der Flächenbedarf eine Transistors um etwa 20% reduziert werden.
  • Mit der Nutzung des oben dargelegten LOCOS-Prozesses ergeben sich weitere vorteilhafte Anwendungen, die im Folgenden aufgeführt werden sollen:
    Ziel ist es, den LOCOS-Prozess für einen Trenchtransistor mit Doppelpolykonzept derart zu nutzen, dass die Lage des Feldplattenfußpunktes (der Gateelektrode) definiert an die Bodyzone gekoppelt ist („selbstjustiert”). Dadurch kann der Abstand XGD minimiert und die Schaltgeschwindigkeit erhöht werden (unabhängig von Fertigungsschwankungen), ohne die Kanalaufsteuerung zu beeinflussen.
  • Die Idee besteht im Wesentlichen darin, zunächst die Bodyzone des Trenchbauteils auszubilden und diese anschließend in der Kanalregion gekoppelt an die Herstellung des Feldoxides soweit „selbstjustiert” zu verkürzen, dass das untere Ende gekoppelt ist an den Feldoxidfußpunkt (z. B. mit diesem identisch zusammenfällt).
  • Die Gateelektrode kann auf unterschiedliche Weise wiederum selbstjustiert zur Lage des Feldoxids hergestellt werden.
  • Bei der Realisierung der Idee wird die Eigenschaft einiger Dotierelemente (z. B. Bor) genutzt, sich bei einer thermischen Oxidation in der Oxidschicht anzureichern (”Pile-Up” im Oxid). Unterhalb des gebildeten Oxids ist das verbleibende Silizium dann an dieser Dotierung verarmt. Andere Elemente hingegen (z. B. Phosphor) zeigen den gegenteiligen Effekt, sie werden unterproportional stark ins Oxid eingebaut und reichern sich daher im Silizium an (”Pile-Down” im Oxid). Durch diesen Effekt kann gleichzeitig mit der Herstellung des Feldoxids das Dotiergleichgewicht im Silizium verändert werden.
  • Die Herstellungskette wird nun im einzelnen beschrieben (5A–5D) (die folgenden Erläuterungen beziehen sich auf ein n-Kanalbauteil, sie sind jedoch in analoger Weise auch auf andere Bauelemente anwendbar):
    • A. Der Body wird bereits vor der Herstellung des Feldoxids definiert. Zur Bildung des Bodys/des Kanals werden geeigneterweise Dotieratome verwendet, welche bei einer Oxidation eine Anreicherung im Oxid aufweisen (Pile-Up). Das hierfür wohl gebräuchlichste Element stellt Bor dar.
    • B. Nun muss der obere Teil der Trenchwand so präpariert werden, dass in diesem Bereich, welcher den späteren Kanal vorgibt, bei einem thermischen Oxidationsprozess dort kein Wachstum stattfindet, während außerhalb dieses Bereiches aber das Feldoxid gebildet wird. Zu diesem Zweck bietet sich der oben skizzierte „LOCOS-Prozess” an. Wichtig dabei ist, dass der p/n-Übergang (= untere Bodybegrenzung) tiefer liegt, als die Unterkante der Barriereschicht. In 5A–5D wird dieser Forderung mit einem Maß XFB Rechnung getragen (XFB entspricht sinnvollerweise den Fertigungsstreuungen im entsprechenden Prozessblock).
    • C. Im unteren Teil der Trenchwand kann nun die Oxidation, wie beschrieben, ungehindert stattfinden, so dass speziell in XFB das Feldoxid in seiner vollen Dicke entsteht. Auch im Bereich von XFlanke (vgl. 5D) kommt es zu einer (begrenzten) Oxidation, da die Sauerstoffmoleküle die Barriere leicht unterdiffundieren. Das Ergebnis ist hier eine nach oben hin dünner werdende Oxidschicht, womit also der Feldoxidfußpunkt definiert wird. Mit dem Oxidationsprozess entsteht infolge des bereits beschriebenen „Pile-Up”-Effekts in den Bereichen XFB und XFlanke trenchwandnahe ein an p-Dotierung verarmter Bereich. Der Kanal wird folglich durch den Oxidationsprozess soweit verkürzt, dass der p/n-Übergang, d. h. das untere Ende des Kanals, weitestgehend mit dem Feldoxidfußpunkt zusammenfällt bzw. ein fixer Abstand gegeben ist (in diesem oder einem späteren Stadium kann additiv eine nochmalige Ausdiffusion stattfinden, um den Abstand XFB fein zu justieren/zu minimieren). Damit wird also eine selbstjustierte Lage des Kanals relativ zu der Feldoxidzone geschaffen.
    • D. Nunmehr muss auch die Gateelektrode so zur Lage der beiden Strukturen Kanal/Feldoxid positioniert werden, dass der spätere Überlapp XGD minimiert wird. Dazu bieten sich in Anlehnung an die oben schon beschriebene Fertigungsabfolge im wesentlichen zwei Methoden an: 1. Gleichzeitig mit der Herstellung der oben erwähnten Oxidationsbarriere wird die Gateelektrode und das darunterliegende Gateoxid vorgegeben. Die Hauptschritte für einen möglichen Fertigungsablauf, basierend auf einem LOCOS-Prozess, sind in 6A–6C skizziert ist. Wie bereits beschrieben wird nach der Trenchätzung der Trench vollständig mit einem Material verfüllt, welches sich selektiv gegenüber Silizium ätzen lässt (z. B. Oxid). Anschließend wird diese Füllung zurückgeätzt bis zu der Tiefe unterhalb des Mesaniveaus, wo später die Unterkante der Oxidationsbarriere liegen soll. Nun erfolgt die Bildung des Gateoxides, worüber eine relativ dünne Schicht Polysilizium (als spätere Gateelektrode) abge schieden wird. Zuletzt folgt die Abscheidung des Barrierematerials. Nun wird mit dieser Dreierschichtung „Barriere-Poly-Gateoxid” ein Spacer ausgebildet (d. h., es folgen mehrere Ätzungen, wobei zumindest die Ätzung des Barrierematerials anisotrop verlaufen muss). Zuletzt erfolgt die Ätzung der im unteren Trenchbereich verbliebenen Füllung selektiv zum Spacer. In dieser Fertigungsabfolge sind nur die Hauptschritte wiedergegeben. Es sind jedoch beliebige Variationen denkbar. Insbesondere an der Oberkante des Trenchs (= Übergang von Mesa zu Trench) kann es nötig sein, zusätzliche Maßnahmen zu ergreifen, um die Schichtung unter dem Barrierematerial bei der Spacerätzung oder einem der nachfolgenden (z. B. Oxidations-)Schritte zu schützen. Das Prozessergebnis lässt sich auch durch variierende Prozesssequenzen erreichen. Ein Beispiel hierzu: Nach der Trenchätzung läßt sich der gesamte Trench aus einem „Sandwich” aus Gateoxid, einer dünnen Polyschicht (späteres Gate-Poly) und dem Barrierematerial auslegen. Hierauf erfolgt die Verfüllung des Trenchs z. B. mit Poly, welches bis zu dem Punkt in den Trench zurückgeätzt wird, welcher die untere Begrenzung des Barrierematerials bilden soll („Polyplug”). Anschließend erfolgt z. B. mit dem Material TEOS ein Spacerprozess. Nun wird der Polyplug selektiv aus dem Trench geätzt, und das Barrierematerial im unteren Teil des Trenchs entfernt (der obere Teil ist durch den TEOS-Spacer geschützt). Das Ergebnis dieser Prozessfolge ist dementsprechend das gleiche, wie in 6A–6C dargestellt ist. 2. Ein anderes Verfahren wird durch 7 angedeutet. Hierbei wird zunächst der selbstjustierte Prozess, „Oxi dation des Felddielektrikums/Kanalverkürzung”, wie oben in A.–C. beschrieben ist, durchgeführt. Anschließend wird die Oxidationsbarriere z. B. über eine nasschemische Ätzung entfernt. Nun kann das Gateoxid gewachsen werden (falls dieser Schritt nicht schon vor dem Prozessblock B durchgeführt wurde; in diesem Fall würde Gateoxid nach der Entfernung der Oxidationsbarriere nun im oberen Trenchbereich offenliegen). Anschließend erfolgt die konforme Abscheidung einer dünnen Poly-Schicht (Dicke kleiner als Stufenhöhe, welche durch Oxidation des Felddielektrikums entsteht). Durch anisotrope Ätzung entsteht hieraus dann ein Polyspacer auf der Trenchwandoberseite, welcher später auf Gatepotenzial gelegt wird und (je nach Trenchbreite) ein zweiter Polyspacer bzw. eine vollständige Verfüllung im unteren Trenchbereich, der als Sourceelektrode angesteuert wird. Damit gelingt der Aufbau zweier Elektroden über eine gemeinsame Polyabscheidung.
  • Abschließend lässt sich zusammenfassen:
    • • Verfahren zur selbstjustierten Definition der Kanalposition (zumindest der unteren Kanalbegrenzung) sind für Trenchbauelemente bisher nicht bekannt.
    • • Bisherige, den Kanal betreffende Verfahren beschränken sich darauf, lediglich einen Punkt des Kanals, also entweder den Anfang oder das Ende, relativ zu einer Struktur, z. B. einer Oberflächenstufe zu justieren (Beispiel: Bodyimplantation über eine Polykante als Maskierung).
    • • Erfindungsgemäß wird das Kanalende über den Pile-Up-Effekt der Bodyelemente in Oxid festgelegt, um eine Minimierung der Gate-Drain-Kapazität zu erreichen (kurze Schaltzeit).
    • • Erfindungsgemäß wird die Justage dadurch erreicht, dass der (durch Diffusion) voreingestellte Kanal auf einen Fixpunkt hin verkürzt wird.

Claims (8)

  1. Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench (3) und einem den Trench (3) umgebenden Halbleitergebiet (2) in einem Trench-Leistungstransistor (1), umfassend die folgenden Schritte: – Erzeugen von Körpergebieten (9) durch entsprechende Dotierprozesse in dem Halbleitergebiet (2) – Aufbringen einer Oxidationsbarrierenschicht (15) auf einen oberen Teil (O) der Innenwände des Trenchs (3), und – Erzeugen einer ersten Oxidschicht (7) auf einem unteren, durch die Oxidationsbarrierenschicht (15) unbedeckten Teil (U) der Innenwände mittels thermischer Oxidation des unbedeckten Teils (U) der Innenwände, – dadurch gekennzeichnet, dass die Oxidationsbarrierenschicht (15) so aufgebracht wird, dass sich die vertikale Position des unteren Endes der Oxidationsbarrierenschicht (15) oberhalb der vertikalen Position eines Übergangs (16) zwischen dem Körpergebiet (9) und dem darunter liegenden Teil des Halbleitergebiets (2) befindet.
  2. Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench (3) und einem den Trench (3) umgebenden Halbleitergebiet (2) in einem Trench-Leistungstransistor (1), umfassend die folgenden Schritte: – Aufbringen einer Oxidationsbarrierenschicht (15) auf einen oberen Teil (O) der Innenwände des Trenchs (3), und – Erzeugen einer ersten Oxidschicht (7) auf einem unteren, durch die Oxidationsbarrierenschicht (15) unbedeckten Teil (U) der Innenwände mittels thermischer Oxidation des unbedeckten Teils (U) der Innenwände, dadurch gekennzeichnet, dass die Oxidationsbarrierenschicht (15) wie folgt erzeugt wird: – Auffüllen des Trenchs (3) mit einem Füllmaterial (14), das sich selektiv zu dem Material des Halbleitergebiets (2) und dem Material der Oxidationsbarrierenschicht (15) ätzen lässt, – Rückätzen des Füllmaterials (14) bis auf eine vertikale Position, die der späteren vertikalen Position des unteren Endes der Oxidationsbarrierenschicht (15) entspricht, – Aufbringen der Oxidationsbarrierenschicht (15) auf die Innenwände beziehungsweise auf darauf aufgebrachte Schichten (5, 6) und den durch die Oberseite des Füllmaterials (14) gebildeten Boden des Trenchs, – Entfernen des auf dem Füllmaterial (14) aufliegenden Teils der Oxidationsbarrierenschicht (15) mittels eines anisotropen Ätzprozesses, – Entfernen des Füllmaterials (14) mittels eines selektiven Ätzprozesses.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass vor dem Erzeugen der ersten Oxidschicht (7) der durch die Oxidationsbarrierenschicht (15) unbedeckte untere Teil (U) der Innenwände des Trenchs (3) einem Ätzprozess unterworfen wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach Erzeugen der ersten Oxidschicht (7) durch entsprechende Dotierprozesse die Körpergebiete (9) in dem Halbleitergebiet (2) erzeugt werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zwischen der Oxidationsbarrierenschicht (15) und dem der Oxidationsbarrierenschicht (15) gegenüberliegenden Teil der Innenwände des Trenchs (3) eine zweite Oxidschicht (6) und eine Leiterschicht (5) vorgesehen werden, wobei die zweite Oxidschicht (6), die Leiterschicht (5) und die Oxidationsbarrierenschicht (15) in dieser Reihenfolge auf dem oberen Teil (O) der Innenwände des Trenchs (3) aufgebracht werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass als Dotiermaterial zur Erzeugung der Körpergebiete (9) Bor verwendet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass in den Trenchs (3) jeweils Feldplatten (4) vorgesehen werden, die durch die erste Oxidschicht (7) wenigstens teilweise umschlossen werden.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Oxidationsbarrierenschicht (15) wie folgt erzeugt wird: – Auffüllen des Trenchs (3) mit einem Füllmaterial (14), das sich selektiv zu dem Material des Halbleitergebiets (2) und dem Material der Oxidationsbarrierenschicht (15) ätzen lässt, – Rückätzen des Füllmaterials (14) bis auf eine vertikale Position, die der späteren vertikalen Position des unteren Endes der Oxidationsbarrierenschicht (15) entspricht, – Aufbringen der Oxidationsbarrierenschicht (15) auf die Innenwände beziehungsweise auf darauf aufgebrachte Schichten (5, 6) und den durch die Oberseite des Füllmaterials (14) gebildeten Boden des Trenchs, – Entfernen des auf dem Füllmaterial (14) aufliegenden Teils der Oxidationsbarrierenschicht (15) mittels eines anisotropen Ätzprozesses, – Entfernen des Füllmaterials (14) mittels eines selektiven Ätzprozesses.
DE10361715A 2003-12-30 2003-12-30 Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet Expired - Fee Related DE10361715B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10361715A DE10361715B4 (de) 2003-12-30 2003-12-30 Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet
US11/027,496 US7303961B2 (en) 2003-12-30 2004-12-30 Method for producing a junction region between a trench and a semiconductor zone surrounding the trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10361715A DE10361715B4 (de) 2003-12-30 2003-12-30 Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet

Publications (2)

Publication Number Publication Date
DE10361715A1 DE10361715A1 (de) 2005-08-04
DE10361715B4 true DE10361715B4 (de) 2010-07-29

Family

ID=34716260

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10361715A Expired - Fee Related DE10361715B4 (de) 2003-12-30 2003-12-30 Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet

Country Status (2)

Country Link
US (1) US7303961B2 (de)
DE (1) DE10361715B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851349B2 (en) 2005-09-26 2010-12-14 Infineon Technologies Austria Ag Method for producing a connection electrode for two semiconductor zones arranged one above another
JP4304198B2 (ja) * 2006-09-15 2009-07-29 株式会社東芝 半導体装置
US7923330B2 (en) 2007-10-02 2011-04-12 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
DE102008024949B3 (de) * 2008-05-23 2009-12-10 Infineon Technologies Ag Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors
JP5324157B2 (ja) * 2008-08-04 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20140079088A (ko) * 2012-12-18 2014-06-26 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
WO2018215727A1 (en) 2017-05-25 2018-11-29 Dynex Semiconductor Limited A semiconductor device
CN112466747B (zh) * 2019-09-06 2022-10-21 芯恩（青岛）集成电路有限公司 沟槽栅及沟槽栅功率器件的制作方法
CN113629374B (zh) * 2021-08-03 2022-03-25 合肥工业大学 基于金属辅助化学刻蚀的毫米波芯片腔体器件制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US5126807A (en) * 1990-06-13 1992-06-30 Kabushiki Kaisha Toshiba Vertical MOS transistor and its production method
US6232171B1 (en) * 1999-01-11 2001-05-15 Promos Technology, Inc. Technique of bottle-shaped deep trench formation
EP1168455A2 (de) * 2000-06-30 2002-01-02 Kabushiki Kaisha Toshiba Leistungshalbleiter-Schaltelement
US20030216044A1 (en) * 2002-05-16 2003-11-20 Nanya Technology Corporation Method for forming bottle trenches

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US5126807A (en) * 1990-06-13 1992-06-30 Kabushiki Kaisha Toshiba Vertical MOS transistor and its production method
US6232171B1 (en) * 1999-01-11 2001-05-15 Promos Technology, Inc. Technique of bottle-shaped deep trench formation
EP1168455A2 (de) * 2000-06-30 2002-01-02 Kabushiki Kaisha Toshiba Leistungshalbleiter-Schaltelement
US20030216044A1 (en) * 2002-05-16 2003-11-20 Nanya Technology Corporation Method for forming bottle trenches

Also Published As

Publication number Publication date
DE10361715A1 (de) 2005-08-04
US20050242370A1 (en) 2005-11-03
US7303961B2 (en) 2007-12-04

Similar Documents

Publication Publication Date Title
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE102006037510B3 (de) Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE102006045441B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE10211690A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE10350684A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102007018760A1 (de) Verfahren zur Herstellung einer MOS-Transistorvorrichtung mit vertieftem Gate
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
EP1160871A2 (de) Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
DE19935442C1 (de) Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
DE102010042971A1 (de) Transistorbauelement mit einer Feldelektrode
DE102007054222B4 (de) Halbleiterbauteil mit Trench-Transistoren und Verfahren zur Herstellung eines solchen Bauteils
DE102005030875A1 (de) Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
DE102011053147A1 (de) Grabenstrukturen in direktem kontakt
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE10134444A1 (de) Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE10361715B4 (de) Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE69209729T2 (de) Halbleiteranordnung mit hoher Ausschalt-Durchbruchsspannung und niedrigem Anschaltwiderstand und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee