JP5694285B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5694285B2
JP5694285B2 JP2012287323A JP2012287323A JP5694285B2 JP 5694285 B2 JP5694285 B2 JP 5694285B2 JP 2012287323 A JP2012287323 A JP 2012287323A JP 2012287323 A JP2012287323 A JP 2012287323A JP 5694285 B2 JP5694285 B2 JP 5694285B2
Authority
JP
Japan
Prior art keywords
region
area
termination trench
trench
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012287323A
Other languages
English (en)
Other versions
JP2014130896A (ja
Inventor
秀史 高谷
秀史 高谷
長尾　勝
勝 長尾
成雅 副島
成雅 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2012287323A priority Critical patent/JP5694285B2/ja
Priority to US14/138,270 priority patent/US9257501B2/en
Publication of JP2014130896A publication Critical patent/JP2014130896A/ja
Application granted granted Critical
Publication of JP5694285B2 publication Critical patent/JP5694285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Description

本明細書に開示する技術は、半導体装置に関する。
特許文献１には、非活性領域にゲートパッドが形成された半導体装置が開示されている。この半導体装置では、活性領域に素子領域及び終端領域が形成されている。素子領域には、複数の直線状のトレンチゲート電極が形成されており、終端領域には、複数のトレンチゲート電極の周囲を一巡する複数の終端トレンチが形成されている。即ち、ゲートパッドは最外側の終端トレンチの外部に配置されている。ゲートトレンチの底部及び終端トレンチの底部には、ｐ型フローティング拡散層が形成されている。ｐ型フローティング拡散層の周囲はｎ型ドリフト領域に囲まれている。この半導体装置では、トレンチの底部に形成されたｐ型フローティング拡散層とｎ型ドリフト領域とのＰＮ接合、及びｐ型ボディ領域とｎ型ドリフト領域とのＰＮ接合とにより、耐圧を保持している。
特開２０１１−８６７４６号公報
特許文献１の半導体装置では、終端領域に形成された耐圧保持構造の外側にゲートパッドが配置されている。すなわち、ゲートパッドが耐圧保持構造の外側に配置されている。このため、半導体装置に印加する電圧を高くしていくと、逆バイアス時にゲートパッドに高い電圧が加わり、ゲートパッドが損傷する虞がある。
本明細書では、半導体装置に高電圧を印加しても、ゲートパッドの損傷を防止することができる技術を提供する。
本明細書が開示する半導体装置は、素子領域と、素子領域を取り囲む周辺領域を有する半導体基板を備えている。素子領域には、第１導電型のボディ領域と、第２導電型のドリフト領域と、ゲート電極と、絶縁体と、第１導電型のフローティング領域と、が形成されている。第１導電型のボディ領域は、半導体基板の上面に臨む範囲に配置されている。第２導電型のドリフト領域は、ボディ領域の下面に接している。ゲート電極は、ボディ領域を貫通してドリフト領域にまで延びるゲートトレンチ内に配置され、ボディ領域と対向している。絶縁体は、ゲート電極とゲートトレンチの内壁との間に配置されている。第１導電型のフローティング領域は、ゲートトレンチの底部を囲んでおり、その周囲がドリフト領域によって囲まれている。周辺領域には、素子領域を取り囲む第１の耐圧保持構造が形成されている。半導体基板の表面側であって、第１の耐圧保持構造の素子領域側の位置に、ゲート電極と電気的に接続されているゲートパッドが配置されている。
本明細書が開示する半導体装置に逆バイアス電圧を印加すると、第１導電型のボディ領域及び第１導電型のフローティング領域の２箇所で耐圧を保持する。この構成によると、半導体装置に高い逆バイアス電圧を印加することが可能となる。一般に、半導体装置に逆バイアス電圧を印加すると、半導体基板の表面では端部側が素子領域側に比べて高電位となる。この半導体装置では、ゲートパッドよりも外側（即ち、半導体基板の端部側）に第１の耐圧保持構造が形成されている。このため、半導体装置に高い逆バイアス電圧を印加しても、第１の耐圧保持構造により電界が低減され、ゲートパッドに印加される電圧が低下する。従って、半導体装置に高い逆バイアス電圧を印加しても、ゲートパッドが損傷することを防止することができる。
本明細書が開示する技術の詳細、及び、さらなる改良は、発明を実施するための形態、及び、実施例にて詳しく説明する。
実施例１の半導体装置の平面図。 図１のII−II線における縦断面図。 従来の半導体装置の平面図。 図３のIV−IV線における縦断面図。 変形例の半導体装置の平面図。
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
（特徴１） 本明細書が開示する半導体装置は、周辺領域に第２の耐圧保持構造がさらに形成されていてもよい。第２の耐圧保持構造は、素子領域を取り囲み、第１の耐圧保持構造より素子領域側に形成されていてもよい。ゲートパッドが、半導体基板の表面側であって、第２の耐圧保持構造の素子領域側の境界より第１の耐圧保持構造側の位置に配置されていてもよい。特徴１によると、ゲートパッドよりも内側（ゲートパッドの下方も含む）に第２の耐圧保持構造が形成されている。この構成によると、第２の耐圧保持構造によって電界を緩やかに低減することができるとともに、耐圧の低下を防止することができる。
（特徴２） 本明細書が開示する半導体装置は、第１の耐圧保持構造と第２の耐圧保持構造のそれぞれが、半導体基板の表面から半導体基板の厚み方向に延びる少なくとも１つの終端トレンチを有していてもよい。特徴２によると、半導体装置に高い逆バイアス電圧を印加したときに、第１の耐圧保持構造が有する終端トレンチにより電界が低下し、ゲートパッドに印加される電圧が低下する。このため、半導体装置に高い逆バイアス電圧を印加しても、ゲートパッドが損傷することを防止することができる。また、第２の耐圧保持構造が有する終端トレンチによっても電界が低下するため、耐圧の低下を防止することができる。
（特徴３） 本明細書が開示する半導体装置は、周辺領域に、半導体基板の上面に臨む範囲に配置されている第１導電型のボディ領域と、ボディ領域の下面に接している第２導電型のドリフト領域と、が形成されていてもよい。終端トレンチは、ボディ領域を貫通してドリフト領域にまで延びていてもよい。周辺領域にはさらに、少なくとも１つの終端トレンチの底部を囲んでおり、その周囲がドリフト領域によって囲まれている第１導電型のフローティング領域が形成されていてもよい。特徴３によると、半導体装置に逆バイアス電圧を印加すると、第１導電型のフローティング領域が形成されている終端トレンチでは、第１導電型のボディ領域及び第１導電型のフローティング領域の２箇所で耐圧を保持し、第１導電型のフローティング領域が形成されていない終端トレンチでは、第１導電型のボディ領域で耐圧を保持する。この構成によると、適切に耐圧を保持することができるとともに、ゲートパッドより外側の終端トレンチにより電界が低減されるため、ゲートパッドに印加される電圧を下げることができる。即ち、ゲートパッドの損傷を防止することができる。
（特徴４） 本明細書が開示する半導体装置は、ＳｉＣを材料とする半導体基板を備えていてもよい。一般に、ＳｉＣを材料とする半導体基板は、高電圧環境下で用いられることが多い。本明細書が開示する半導体装置によると、高い逆バイアス電圧が印加される環境下において、適切に耐圧を保持することができる。
実施例１の半導体装置１０について図面を参照して説明する。図１に示すように、半導体装置１０は半導体基板１１に形成されている。半導体基板１１には、素子領域１２と、周辺領域１４が形成されている。なお、半導体基板１１には、公知の半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板等）を用いることができる。
素子領域１２には、複数のゲート電極１６が形成されている。複数のゲート電極１６は、図１のｙ方向に延びており、図１のｘ方向に間隔を空けて配列されている。周辺領域１４には２本の第２終端トレンチ１８（１８ａ、１８ｂ）、及び３本の第１終端トレンチ２０（２０ａ〜２０ｃ）が形成されている。第２終端トレンチ１８は、素子領域１２の周囲を一巡している。第１終端トレンチ２０は、第２終端トレンチ１８の周囲を一巡している。半導体基板１１の上面には、後述する絶縁層４２及び絶縁膜４４を介してゲートパッド２２が配置されている。ゲートパッド２２は、第２終端トレンチ１８の最外周の第２終端トレンチ１８ｂと、第１終端トレンチ２０の最内周の第１終端トレンチ２０ａとの間に配置されている。ゲートパッド２２については後で詳しく説明する。なお、第１終端トレンチ２０は「第１の耐圧保持構造」の一例に相当し、第２終端トレンチ１８は「第２の耐圧保持構造」の一例に相当する。
ここで、素子領域１２の構成について説明する。図２に示すように、素子領域１２には、絶縁ゲート型半導体素子が形成されている。即ち、素子領域１２には、半導体基板１１の上面に臨む領域に、ｎ＋型のソース領域４０とｐ＋型のボディコンタクト領域３８が形成されている。ボディコンタクト領域３８は、ソース領域４０に接するように形成されている。
ソース領域４０とボディコンタクト領域３８の下側には、ｐ−型のボディ領域３６が形成されている。ボディ領域３６の不純物濃度は、ボディコンタクト領域３８の不純物濃度より低くされている。ボディ領域３６は、ソース領域４０及びボディコンタクト領域３８に接している。このため、ソース領域４０は、ボディ領域３６及びボディコンタクト領域３８によって囲まれている。ボディ領域３６は、周辺領域１４の最外周に位置する第１終端トレンチ２０ｃの外側にまで形成されている。なお、ｐ−型のボディ領域３６は「第１導電型のボディ領域」の一例に相当する。
ボディ領域３６の下側には、ｎ−型のドリフト領域３２が形成されている。ドリフト領域３２は、半導体基板１１の全面に形成されている。ドリフト領域３２は、ボディ領域３６の下面に接している。ドリフト領域３２は、ボディ領域３６によってソース領域４０から分離されている。ドリフト領域３２内には、後述するゲートトレンチ２４の底部を囲む範囲にｐ−型の拡散領域３４が形成されている。拡散領域３４は、ゲート電極１６の下方（即ち、ゲートトレンチ２４の底部）の絶縁体２６に接している。拡散領域３４の周囲は、ドリフト領域３２に囲まれている。これによって、拡散領域３４は、ボディ領域３６から分離されている。なお、ｎ−型のドリフト領域３２は「第２導電型のドリフト領域」の一例に相当し、ｐ−型の拡散領域３４は「第１導電型のフローティング領域」の一例に相当する。
半導体基板１１の下面に臨む範囲には、ｎ＋型のドレイン領域３０が形成されている。ドレイン領域３０は半導体基板１１の全面に形成されている。ドレイン領域３０の不純物濃度は、ドリフト領域３２中の不純物濃度より高くされている。ドレイン領域３０は、ドリフト領域３２の下面に接している。ドレイン領域３０は、ドリフト領域３２によってボディ領域３６から分離されている。
半導体基板１１の上面にはゲートトレンチ２４が形成されている。ゲートトレンチ２４は、ソース領域４０及びボディ領域３６を貫通し、その下端はドリフト領域３２まで延びている。ゲートトレンチ２４内には、ゲート電極１６が形成されている。ゲート電極１６は、その下端がボディ領域３６の下面より僅かに深くなるように形成されている。ゲートトレンチ２４の壁面とゲート電極１６の間（即ち、ゲート電極１６の側方及び下方）には絶縁体２６が充填されている。このため、ゲート電極１６は、絶縁体２６を介してボディ領域３６及びソース領域４０に対向している。また、ゲート電極１６の上面には、キャップ絶縁膜４５が形成されている。
半導体基板１１の下面にはドレイン電極２８が形成されている。ドレイン電極２８は、半導体基板１１の全面に形成されている。ドレイン電極２８は、ドレイン領域３０とオーミック接触している。半導体基板１１の上面には、ソース電極４６が形成されている。ソース電極４６は、素子領域１２内に形成されている。ソース電極４６は、ソース領域４０及びボディコンタクト領域３８とオーミック接触している。ソース電極４６は、キャップ絶縁膜４５によってゲート電極１６から絶縁されている。
次に、周辺領域１４について説明する。図２に示すように、周辺領域１４には、２本の第２終端トレンチ１８（１８ａ、１８ｂ）と３本の第１終端トレンチ２０（２０ａ〜２０ｃ）が形成されている。周辺領域１４にも、半導体基板１１の上面に臨む範囲にｐ−型のボディ領域３６、及びボディ領域３６の下面に接しているｎ−型のドリフト領域３２が形成されている。第２終端トレンチ１８は、ボディ領域３６を貫通し、その下端がドリフト領域３２まで延びている。第２終端トレンチ１８の下端は、ゲートトレンチ２４の下端と同一の深さとなっている。第２終端トレンチ１８内には、絶縁体１９が充填されている。第２終端トレンチ１８の底部を囲む範囲には、ｐ−型の拡散領域３５が形成されている。拡散領域３５の周囲は、ドリフト領域３２に囲まれている。第１終端トレンチ２０は第２終端トレンチ１８と同様の構成である。即ち、第１終端トレンチ２０はボディ領域３６を貫通し、その下端は第２終端トレンチ１８と同一の深さとなっている。第１終端トレンチ２０内には絶縁体２１が充填されており、第１終端トレンチ２０の底部には、その周囲がドリフト領域３２に囲まれているｐ−型の拡散領域３７が形成されている。なお、ｐ−型の拡散領域３５、３７は「第１導電型のフローティング領域」の一例に相当する。
周辺領域１４の半導体基板１１の上面には絶縁層４２が、第２終端トレンチ１８及び第１終端トレンチ２０を覆うように形成されている。絶縁層４２は、ボディ領域３６の半導体基板１１の端部側における端部（側面）を覆っている。従って、ボディ領域３６の端部は露出していない。絶縁層４２の上面には、絶縁膜４４が、絶縁層４２を覆うように形成されている。即ち、絶縁膜４４は、絶縁層４２の上面、及び側面の一部を覆っている。絶縁膜４４の上面であり、第２終端トレンチ１８の最外周の第２終端トレンチ１８ｂと第１終端トレンチ２０の最内周の第１終端トレンチ２０ａ（即ち、第１終端トレンチ２０の内、素子領域側の終端トレンチ）との間には、ゲートパッド２２が配置されている。図１に示すように、ゲートパッド２２は矩形状であり、半導体基板１１のｙ方向における略中央に配置されている。ゲートパッド２２は、ゲート配線（図示省略）によってゲート電極１６に電気的に接続されている。ゲート配線は、例えば、各ゲート電極１６の長手方向における両端に接続されている。ゲートパッド２２には、ワイヤ（図示省略）の一端がボンディングされ、このワイヤによって外部回路に接続されている。本実施例では、ゲートパッド２２の下方（即ち、図２の−ｚ方向）には、終端トレンチは形成されておらず、終端トレンチ底部を取り囲む拡散領域も形成されていない。
図１に示すように、ｘ方向の両端に位置する各ゲート電極１６（厳密にはゲート電極１６を有するゲートトレンチ２４）と第２終端トレンチ１８ａとの間のｘ方向における間隔は、ゲートトレンチ２４のｘ方向における間隔と略同じとなっている。また、ゲートパッド２２に隣接する第２終端トレンチ１８ｂの一辺と、ゲートパッド２２に隣接する第１終端トレンチ２０ａの一辺との間隔は、ゲートパッド２２のｘ方向の長さよりも僅かに広くなっている。第２終端トレンチ１８同士の間隔は、第１終端トレンチ２０同士の間隔と略同一となっている。隣接する第２終端トレンチ１８ｂと第１終端トレンチ２０ａとの間隔は、ゲートパッド２２を挟んでいる第２終端トレンチ１８ｂの一辺と第１終端トレンチ２０ａの一辺との間隔を除き、第２終端トレンチ１８同士の間隔（或いは第１終端トレンチ２０同士の間隔）と略同一となっている。
半導体基板１１上には、図２に示すように、絶縁層４８が、ソース電極４６の一部、絶縁膜４４の一部、及びゲートパッド２２の一部を覆うように形成されている。絶縁層４８は、絶縁層４２の端部、及び絶縁膜４４の端部を覆っている。
上述した半導体装置１０を使用するときは、ドレイン電極２８が電源電位に接続され、ソース電極４６がグランド電位に接続される。ゲートパッド２２に印加される電位が閾値電位未満である場合は、半導体装置１０はオフしている。半導体装置１０がオフした状態では、ボディ領域３６とドリフト領域３２の界面のＰＮ接合と、拡散領域３４、３５、３７とドリフト領域３２の界面のＰＮ接合から、空乏層が広がる。
ゲートパッド２２に印加される電位が閾値電位以上となると、半導体装置１０はオンする。即ち、素子領域１２においては、ゲートパッド２２に印加された電位が、ゲート配線からゲート電極１６の両端に印加される。ゲート電極１６に印加される電位が閾値電位以上となると、絶縁体２６に接している範囲のボディ領域３６にチャネルが形成される。これによって、電子が、ソース電極４６からソース領域４０、ボディ領域３６のチャネル、ドリフト領域３２、及びドレイン領域３０を通ってドレイン電極２８に流れる。即ち、ドレイン電極２８からソース電極４６に電流が流れる。
次に、図１〜４を用いて従来の半導体装置を比較例として参照しながら実施例１の半導体装置１０の利点を説明する。なお、実施例１の半導体装置１０と同一の部材については同一符号を用い、その詳細な説明は省略することとする。
図３は、従来の半導体装置１１０の平面図である。図３に示すように、従来の半導体装置１１０では、半導体基板１１１に素子領域１２と第１周辺領域１１４と第２周辺領域１１５が設けられている。第１周辺領域１１４には、３本の終端トレンチ１１８（１１８ａ〜１１８ｃ）が形成されている。第２周辺領域１１５には、ゲートパッド１２２が配置されている。
図４に示すように、終端トレンチ１１８は、ボディ領域３６を貫通し、その下端がドリフト領域３２まで延びている。終端トレンチ１１８の下端は、ゲートトレンチ２４の下端と同一の深さとなっている。終端トレンチ１１８内には、絶縁体１１９が充填されている。終端トレンチ１１８の底部を囲む範囲には、ｐ−型の拡散領域１３５が形成されている。拡散領域１３５の周囲は、ドリフト領域３２に囲まれている。即ち、従来の半導体装置１１０の終端トレンチ１１８は、実施例１の第２終端トレンチ１８（或いは第１終端トレンチ２０）と同一の構成である。
従来の半導体装置１１０では、図３、４に示すように、ゲートパッド１２２が終端トレンチ１１８の外側（即ち、半導体基板１１１の端部側）に配置されていた。一般に、半導体装置に逆バイアス方向の電圧を印加すると、半導体基板の端部側が高電位となる。半導体基板１１１が例えばＳｉＣ基板などの場合は、半導体装置１１０に高い逆バイアス電圧が印加される（例えば１２００Ｖ）。この場合、半導体基板１１１の端部が高電位となり、ゲートパッド１２２と半導体基板１１１の間に形成されている絶縁層４２及び絶縁膜４４が破壊し、結果としてゲートパッド１２２が損傷する虞がある。
しかしながら、本実施例の半導体装置１０では、図１、２に示すようにゲートパッド２２の外側に第１終端トレンチ２０が形成されている。このため、半導体装置１０に例えば１２００Ｖの高い逆バイアス電圧を印加しても、第１終端トレンチ２０により電界が低減され、ゲートパッド２２に印加される電圧が低下する。従って、ゲートパッドの損傷を防止することができる。また、ゲートパッド２２より素子領域側には、第２終端トレンチ１８が、素子領域を取り囲むように形成されている。これにより、耐圧を低下させずに保持することが可能となる。
また、図２に示すように、本実施例の半導体装置１０では、周辺領域１４に、第１終端トレンチ２０ｃの外側まで延びているボディ領域３６が形成されており、第１終端トレンチ２０の底部に拡散領域３７が形成されている。このため、半導体装置１０に高い逆バイアス電圧を印加すると、第１終端トレンチ２０近傍において、２箇所のＰＮ接合（即ち、ボディ領域３６とドリフト領域３２の界面のＰＮ接合と、拡散領域３７とドリフト領域３２の界面のＰＮ接合）から、空乏層が広がる。広い範囲に空乏層が形成されることで、半導体基板端部の耐圧を保持するとともに、電界を低減することができる。
ゲートパッド２２に印加される電圧は、第１終端トレンチ２０を構成する終端トレンチの数を増やすほど低減させることが可能である。このため、第１終端トレンチ２０の数を調整することで、ゲートパッド２２に印加される電圧を所望の電圧に調整することができる。本実施例では、終端トレンチ２０近傍の２箇所のＰＮ接合によって、電界の強度を、ボディ領域３６とドリフト領域３２との界面のＰＮ接合のみで保持できる強度まで低下させる。これにより、ゲートパッド２２の下方に終端トレンチ（及び終端トレンチ底部に形成される拡散領域）が形成されていなくても、耐圧を保持することが可能となる。結果として、ゲートパッド２２の損傷を防止することができる。また、第２終端トレンチ１８、及びゲートトレンチ２４の底部にも拡散領域３５、３４がそれぞれ形成されている。そして、図２に示すように、第２終端トレンチ１８ａとゲートトレンチ２４の間の間隔は、ゲートトレンチ２４同士の間隔と略同じである。このため、半導体装置１０に高い逆バイアス電圧を印加しても、ボディ領域３６とドリフト領域３２の界面のＰＮ接合と、拡散領域３５、３４とドリフト領域３２の界面のＰＮ接合とにより、半導体装置１０の縦方向（即ち、図２のｚ方向）及び横方向（即ち、図２のｘｙ平面）の耐圧を低下させずに保持することができる。
（変形例１）
次に、図５を参照して実施例１の変形例１について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。
変形例１の半導体装置６０では、半導体装置６０を平面視した場合における第２終端トレンチ７０の形状が、半導体装置１０と異なっている。即ち、実施例１では、半導体装置１０を平面視すると、ゲートパッド２２に隣接する第１終端トレンチ２０ａの一辺が、ゲートパッド２２に隣接する第２終端トレンチ１８ｂの一辺に対して略平行であり、その２辺の間隔は、ゲートパッド２２のｘ方向における長さよりも僅かに広くなっている。即ち、第１終端トレンチ２０の形状が平面視したときに矩形状となっている。一方、変形例１では、第２終端トレンチ７０が、第２終端トレンチ１８とゲートパッド２２を取り囲むとともに、ゲートパッド２２の外周に沿うように形成されている。即ち、第２終端トレンチ１８ｂと第２終端トレンチ７０ａとの間の間隔は、ゲートパッド２２が配置されている箇所のみ広げられている。第２終端トレンチ７０をこのようなレイアウトで形成しても、実施例１と同様の利点を得ることができる。さらに、第２終端トレンチ１８ｂと第２終端トレンチ７０ａとの間の間隔が広げられている部分が実施例１の半導体装置１０よりも少ないため、より確実に耐圧を保持することができる。また、このようなレイアウトにより図５の半導体基板６１の左下部、右下部にそれぞれ生じたスペースに、センス領域などの別の領域を形成することができる。半導体基板のサイズを変えることなく、半導体基板上の領域を有効に活用することができる。
以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示にすぎず、本明細書が開示する半導体装置は、上記の実施例を様々に変形、変更したものが含まれる。例えば、各耐圧保持構造はゲートトレンチを用いた構造に限られず、ＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）や、その他の耐圧保持構造であってもよい。また、素子領域１２に形成される素子構造は、ＭＯＳに限られず、ＩＧＢＴ等のスイッチング素子やダイオードであってもよい。また、上記の実施例ではゲートパッド２２は第２終端トレンチ１８の最外周の終端トレンチ１８ｂの外側に配置されているが、ゲートパッド２２の少なくとも一部が第２終端トレンチ１８の上方に配置されていてもよい。即ち、ゲートパッド２２は、第２終端トレンチ１８の最内周の終端トレンチ１８ａと、第１終端トレンチ２０の最内周の終端トレンチ２０ａとの間に配置されていればよい。また、耐圧を保持できる限り、全ての第２終端トレンチ１８の底部に拡散領域３５が形成される必要はない。第１終端トレンチ２０の底部の拡散領域３７についても同様である。また、ゲートパッド２２は、図１のｙ方向における略中央以外の位置に配置されていてもよい。なお、「ｎ型」が「第１導電型」に相当する場合は、「ｐ型」が「第２導電型」に相当することに留意されたい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１１：半導体基板
１２：素子領域
１４：周辺領域
１６：ゲート電極
１８：第２終端トレンチ
２０：第１終端トレンチ
２２：ゲートパッド
２４：ゲートトレンチ
２６：絶縁体
２８：ドレイン電極
３０：ドレイン領域
３２：ドリフト領域
３４、３５、３７：拡散領域
３６：ボディ領域
３８：ボディコンタクト領域
４０：ソース領域
４２：絶縁層
４４：絶縁膜
４６：ソース電極
４８：絶縁層

Claims (3)

  1. 素子領域と、素子領域を取り囲む周辺領域を有する半導体基板を備えており、
    素子領域には、半導体基板の上面に臨む範囲に配置されている第１導電型のボディ領域と、
    ボディ領域の下面に接している第２導電型のドリフト領域と、
    ボディ領域を貫通してドリフト領域にまで延びるゲートトレンチ内に配置され、ボディ領域と対向しているゲート電極と、
    ゲート電極とゲートトレンチの内壁との間に配置されている絶縁体と、
    ゲートトレンチの底部を囲んでおり、その周囲がドリフト領域によって囲まれている第１導電型の第１のフローティング領域と、が形成されており、
    周辺領域には、素子領域を取り囲み、半導体基板の表面から半導体基板の厚み方向に延びる少なくとも１つの第１の終端トレンチと、
    素子領域を取り囲み、第１の終端トレンチより素子領域側に位置しており、半導体基板の表面から半導体基板の厚み方向に延びる少なくとも１つの第２の終端トレンチと、が形成されており、
    半導体基板の表面側であって、第１の終端トレンチより素子領域側であり、かつ、第２の終端トレンチの素子領域側の境界より第１の終端トレンチ側の位置に、ゲート電極と電気的に接続されているゲートパッドが配置されていることを特徴とする半導体装置。
  2. 周辺領域には、
    半導体基板の上面に臨む範囲に配置されている第１導電型のボディ領域と、
    ボディ領域の下面に接している第２導電型のドリフト領域と、が形成されており、
    第１の終端トレンチ及び第２の終端トレンチは、ボディ領域を貫通してドリフト領域にまで延びており、
    周辺領域にはさらに、第１の終端トレンチと第２の終端トレンチのうち少なくとも１つの終端トレンチの底部を囲んでおり、その周囲がドリフト領域によって囲まれている第１導電型の第２のフローティング領域が形成されていることを特徴とする、請求項１に記載の半導体装置。
  3. 半導体基板はＳｉＣを材料とすることを特徴とする請求項１または２に記載の半導体装置。
JP2012287323A 2012-12-28 2012-12-28 半導体装置 Active JP5694285B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012287323A JP5694285B2 (ja) 2012-12-28 2012-12-28 半導体装置
US14/138,270 US9257501B2 (en) 2012-12-28 2013-12-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012287323A JP5694285B2 (ja) 2012-12-28 2012-12-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2014130896A JP2014130896A (ja) 2014-07-10
JP5694285B2 true JP5694285B2 (ja) 2015-04-01

Family

ID=51016178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012287323A Active JP5694285B2 (ja) 2012-12-28 2012-12-28 半導体装置

Country Status (2)

Country Link
US (1) US9257501B2 (ja)
JP (1) JP5694285B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6160477B2 (ja) * 2013-12-25 2017-07-12 トヨタ自動車株式会社 半導体装置
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018154963A1 (ja) * 2017-02-24 2018-08-30 富士電機株式会社 半導体装置
JP7172216B2 (ja) 2018-07-13 2022-11-16 富士電機株式会社 半導体装置および半導体回路装置
CN113054012B (zh) * 2021-02-23 2021-12-03 杭州士兰微电子股份有限公司 绝缘栅双极晶体管及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP4404709B2 (ja) * 2004-07-12 2010-01-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4414863B2 (ja) * 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2006303451A (ja) * 2005-03-23 2006-11-02 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP5048273B2 (ja) * 2006-05-10 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
JP4915297B2 (ja) * 2007-06-22 2012-04-11 トヨタ自動車株式会社 半導体装置
JP2009004707A (ja) 2007-06-25 2009-01-08 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP4746061B2 (ja) * 2008-02-12 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP5633135B2 (ja) 2009-10-15 2014-12-03 トヨタ自動車株式会社 半導体装置
JP2012054378A (ja) 2010-09-01 2012-03-15 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US9257501B2 (en) 2016-02-09
US20140183620A1 (en) 2014-07-03
JP2014130896A (ja) 2014-07-10

Similar Documents

Publication Publication Date Title
JP5701913B2 (ja) 半導体装置
JP5048273B2 (ja) 絶縁ゲート型半導体装置
US8957502B2 (en) Semiconductor device
JP6022774B2 (ja) 半導体装置
JP5900503B2 (ja) 半導体装置
JP4289123B2 (ja) 半導体装置
WO2017099096A1 (ja) 半導体装置
JP2008085188A (ja) 絶縁ゲート型半導体装置
JP6720818B2 (ja) 半導体装置
JP5694285B2 (ja) 半導体装置
JP5633135B2 (ja) 半導体装置
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
US10777549B2 (en) Semiconductor device
JP2016225343A (ja) 半導体装置
JP2015159235A (ja) 半導体装置
JP2012033802A (ja) 半導体装置
JP2015141921A (ja) 半導体装置
JP2013201287A (ja) パワー半導体装置
JP6854598B2 (ja) 半導体装置
JP2015195307A (ja) 半導体装置
JP2019140152A (ja) 半導体装置
JP7147510B2 (ja) スイッチング素子
JP2009004707A (ja) 絶縁ゲート型半導体装置
KR101602411B1 (ko) 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치
JP7326991B2 (ja) スイッチング素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150204

R151 Written notification of patent or utility model registration

Ref document number: 5694285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250