JP2011129875A - 半導体装置及びそのリードフレーム - Google Patents

半導体装置及びそのリードフレーム Download PDF

Info

Publication number
JP2011129875A
JP2011129875A JP2010207902A JP2010207902A JP2011129875A JP 2011129875 A JP2011129875 A JP 2011129875A JP 2010207902 A JP2010207902 A JP 2010207902A JP 2010207902 A JP2010207902 A JP 2010207902A JP 2011129875 A JP2011129875 A JP 2011129875A
Authority
JP
Japan
Prior art keywords
lead
terminal
semiconductor device
distance
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010207902A
Other languages
English (en)
Inventor
Seiji Fujiwara
誠司 藤原
Takuhiko Son
卓彦 孫
Koji Watanabe
厚司 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010207902A priority Critical patent/JP2011129875A/ja
Priority to US12/939,000 priority patent/US8575744B2/en
Priority to CN2010105454816A priority patent/CN102074538A/zh
Publication of JP2011129875A publication Critical patent/JP2011129875A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】絶縁耐圧に必要な空間距離を満足し、大電流を流すことが可能で且つ小型の半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体素子１０２とリードフレーム１０１とを備えている。リードフレーム１０１は、互いに並行に配置された第１のリード１２１、第２のリード１２２、第３のリード１２３、第４のリード１２４及び第５のリード１２５とを有する。第１のリードと第２のリードとは互いに隣接して配置され、第１のリード群１２７を構成し、第３のリードと前記第４のリードとは互いに隣接して配置され、第２のリード群１２８を構成している。第１のリード群と第５のリードとの間隔、第２のリード群と第５のリードとの間隔及び第１のリード群と第２のリード群との間隔は、いずれも第１のリードと第２のリードとの間隔及び第３のリードと第４のリードとの間隔よりも大きい。
【選択図】図１

Description

本発明は、半導体装置及びリードフレームに関し、特に双方向スイッチングが可能な半導体装置及びそのリードフレームに関する。
窒化物半導体等からなる電力用の半導体素子をパッケージに実装する場合には、図１１に示すような構成とすることが知られている（例えば、特許文献１）。図１１に示すように、半導体装置３００はリードフレームを備えている。リードフレームは、ヘッダー３０３と一体であるダイパッド３０４を有している。また、半導体装置３００の同じ縁から、保護ケース３０５の周辺を越えて延びるリード端子３１０、リード端子３１１、リード端子３１２、リード端子３１３及びリード端子３１４を有している。リード端子３１２はダイパッド３０４と一体となっている。保護ケース３０５は、リードフレームの上面及び底面の部分を覆っている。
半導体装置３００は、ダイパッド３０４に搭載された半導体素子３０１を備えている。半導体素子３０１は、第１の電力端子３２５、第２の電力端子３２６、第１の制御端子３２２及び第２の制御端子３２４を有する窒化物半導体からなる双方向スイッチングデバイスであり、細長い平面形状を有している。第１の電力端子３２５は、リード端子３１０と一体となったボンディングパッド３１０ａと複数のワイヤ２２０により接続されている。第２の電力端子３２６は、リード端子３１４と一体となったボンディングパッド３１４ａと複数のワイヤ２２２により接続されている。第１の制御端子３２２はワイヤ２２４によりリード端子３１１と一体となったボンディングパッド３１１ａと接続されている。第２の制御端子３２４はワイヤ２２６によりリード端子３１３と一体となったボンディングパッド３１３ａと接続されている。
ボンディングパッド３１０ａ及びボンディングパッド３１４ａは、半導体素子３０１の第１の電力端子３２５及び第２の電力端子３２６と平行に延びる。このため、複数のワイヤ２２０は互いにほぼ平行で且つほぼ同じ長さとすることができる。複数のワイヤ２２２についても同様である。
複数のワイヤ２２０及びワイヤ２２２は、それぞれ長さがほぼ同じであるため、それぞれのワイヤの抵抗がほぼ同じとなり、均等に電流を流すことが可能となる。また、ボンディングパッド３１０ａ及びボンディングパッド３１４ａを、第１の電力端子３２５及び第２の電力端子３２６に沿って細長く配置することにより、ワイヤ２２０及びワイヤ２２２の長さを短くすることができる。これにより、パッケージ組立要素の電気抵抗及びインダクタンスを低減できる。また、コストも削減できる。
特表２００８−５４１４３５号公報
しかしながら、前記従来の半導体装置は、複数のワイヤを用いる必要がある。特に、大電流を必要とする場合には、溶断電流に耐えることができるようにワイヤの本数を多くする必要がある。このため、ワイヤを接続するボンディングパッドを大きくする必要があり、半導体装置を小さくすることが困難である。
半導体装置の絶縁耐圧は各リード端子の位置関係によって決まる。従来の半導体装置においては、リード端子同士の間隔に制限があるため、絶縁耐圧を向上させることが困難である。
本発明は、前記の問題を解決し、絶縁耐圧に必要な空間距離を満足し、大電流を流すことが可能で且つ小型の半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体装置を、リード端子の位置関係が絶縁耐圧に必要な構成を満たすようにする。
具体的に、本発明に係る半導体装置は、端子形成面に形成された第１の端子、第２の端子、第３の端子及び第４の端子並びに端子形成面と反対側の面に形成された裏面端子を有する半導体素子と、半導体素子を素子搭載面に搭載したダイパッド並びに互いに並行に配置された第１のリード、第２のリード、第３のリード、第４のリード及び第５のリードを有するリードフレームとを備え、第１のリードは第１の端子と接続され、第２のリードは第２の端子と接続され、第３のリードは第３の端子と接続され、第４のリードは第４の端子と接続され、第５のリードはダイパッドを介して裏面端子と接続され、第１のリードと第２のリードとは互いに隣接して配置され、第１のリード群を構成し、第３のリードと第４のリードとは互いに隣接して配置され、第２のリード群を構成し、第１のリード群と第５のリードとの間隔、第２のリード群と第５のリードとの間隔及び第１のリード群と第２のリード群との間隔は、いずれも第１のリードと第２のリードとの間隔及び第３のリードと第４のリードとの間隔よりも大きい。
本発明の半導体装置は、第１のリード群と第５のリードとの間隔、第２のリード群と第５のリードとの間隔及び第１のリード群と第２のリード群との間隔は、いずれも第１のリードと第２のリードとの間隔及び第３のリードと第４のリードとの間隔よりも大きい。このため、第５のリードと第１のリード群及び第２のリード群との間の空間最短距離を大きくすることができる。従って、小型で且つ絶縁耐圧が高い半導体装置を実現することが可能となる。
本発明の半導体装置は、半導体素子を覆う絶縁封止部をさらに備え、リードフレームは、第１のリード、第２のリード、第３のリード及び第４のリードにおけるダイパッド側の端部にそれぞれ設けられた第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子と、第５のリードとダイパッドとを接続するリード接続部とを有し、第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子並びにリード接続部は、絶縁封止部に覆われ、第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子のうちのリード接続部に最も近いリード端子とリード接続部との間隔ｂ及び第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子のうちのダイパッドと最も近いリード端子とダイパッドとの間隔ｇと、第１のリード、第２のリード、第３のリード及び第４のリードのうちの第５のリードと最も近いリードと第５のリードとの間隔Ｂとは以下の式（１）の関係を満たしていればよい。
ｂ≧Ｂ／（Ｓ２／Ｓ１）且つｇ≧Ｂ／（Ｓ２／Ｓ１）・・・（１）
但し、Ｓ１は空気の絶縁耐圧であり、Ｓ２は絶縁封止部の絶縁耐圧である。
この場合において、間隔ｂは、第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子の厚さの１０分の７以上としてもよい。また、間隔ｇも、第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子の厚さの１０分の７以上としてもよい。
本発明の半導体装置において、第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子とダイパッドとの素子搭載面に対して垂直な方向の間隔は、第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子とダイパッドとの素子搭載面に対して水平な方向の間隔よりも大きい構成としてもよい。
本発明の半導体装置において、第２のリード群は、第１のリード群を挟んで第５のリードと反対側に配置され、第１のリード端子及び第２のリード端子と、第３のリード端子及び第４のリード端子との間隔のうち最も狭い間隔ｃと第１のリード群と第２のリード群との間隔Ｃとは、以下の式（２）の関係を満たしていればよい。
ｃ≧Ｃ／（Ｓ２／Ｓ１）・・・（２）
但し、Ｓ１は空気の絶縁耐圧であり、Ｓ２は絶縁封止部の絶縁耐圧である。
本発明の半導体装置において、半導体素子は、互いに対向する第１の辺及び第２の辺を有する平面方形状であり、第１の端子及び第２の端子は、第１の辺に沿って形成され、第３の端子及び第４の端子は第２の辺に沿って形成されていてもよい。
また、半導体素子は、互いに対向する第１の辺及び第２の辺を有する平面方形状であり、第１の端子は第１の辺に沿って形成され、第３の端子は第２の辺に沿って形成され、第２の端子及び第４の端子は、第１の端子と第３の端子との間に互いに間隔をおいて形成され、第２の端子と第４の端子との間隔は、第２の端子と第２のリード端子とを接続するワイヤ及び第４の端子と前記第４のリード端子とを接続するワイヤの直径の２倍以上であり、第２の端子及び第４の端子は、第２の端子と前２のリード端子との距離及び第４の端子と第４のリード端子との距離がワイヤの直径の１４倍以上となる位置に配置されていてもよい。
本発明の半導体装置において、第１のリード群及び第２のリード群は、第５のリードを挟んで互いに反対側に配置され、半導体素子は、第１の辺及び第２の辺が延びる方向が、第１のリードから第５のリードが延びる方向と並行となるようにダイパッドに搭載され、第１の辺は第１のリード群の側に配置され、第２の辺は第２のリード群の側に配置されていてもよい。
本発明の半導体装置において、第２のリードは、第１のリードよりも第５のリード側に配置され、第４のリードは、第３のリードよりも第５のリード側に配置されていてもよい。
本発明の半導体装置において、第１の端子と第１のリードとを接続するワイヤの長さと、第３の端子と第３のリードとを接続するワイヤの長さとは等しく、第２の端子と第２のリードとを接続するワイヤの長さと、第４の端子と第４のリードとを接続するワイヤの長さとは等しくてもよい。
本発明の半導体装置において、半導体素子は、双方向スイッチであり、第１の端子は、双方向スイッチの第１の電力端子であり、第２の端子は、双方向スイッチの第１の制御端子であり、第３の端子は、双方向スイッチの第２の電力端子であり、第４の端子は、双方向スイッチの第２の制御端子であってもよい。
本発明の半導体装置において、双方向スイッチは、第１の電界効果トランジスタ及び第２の電界効果トランジスタは、基板の上に形成された第１の半導体層及び第１の半導体層よりもバンドギャップが大きい第２の半導体層と、第２の半導体層の上に形成された第１のソース電極、第１のゲート電極及び第１のドレイン電極並びに第２のソース電極、第２のゲート電極及び第２のドレイン電極とを有し、第１のソース電極及び第２のソース電極は、裏面端子と接続され、第１のドレイン電極は、第１の電力端子と接続され、第１のゲート電極は、第１の制御端子と接続され、第２のドレイン電極は、第２の電力端子と接続され、第２のゲート電極は、第２の制御端子と接続されていてもよい。
本発明の半導体装置は、半導体素子と、第１のリード、第２のリード、第３のリード及び第４のリードの一部とを覆う絶縁封止部をさらに備え、ダイパッドの素子搭載面と反対側の面の少なくとも一部は、絶縁封止部に覆われていない構成としてもよい。
本発明の半導体装置において、ダイパッドは、放熱板として機能することが好ましい。
本発明の半導体装置において、半導体素子は、はんだ材を介してダイパッドに固定されていてもよい。
本発明の半導体装置は、半導体素子と、第１のリード、第２のリード、第３のリード及び第４のリードの一部とを覆う絶縁封止部をさらに備え、ダイパッドは、半導体素子を搭載した領域を囲む溝部を有していてもよい。
本発明の半導体装置は、半導体素子と、第１のリード、第２のリード、第３のリード及び第４のリードの一部とを覆う絶縁封止部をさらに備え、ダイパッドは、素子搭載面に形成された溝部を有し、溝部は、ダイパッドにおける絶縁封止部に覆われている領域に、絶縁封止部に覆われている領域と覆われていない領域との境界線と並行に形成されていてもよい。
本発明に係るリードフレームは、本発明に係る半導体装置を製造するためのリードフレームを対象とし、第１のリード、第２のリード、第３のリード、第４のリード及び第５のリードを接続するタイバーを有している。
本発明のリードフレームにおいて、タイバーは、第５のリードと接続された位置と、第２のリード及び第４のリードと接続された位置とがずれていてもよい。
本発明に係る半導体装置及びリードフレームによれば、絶縁耐圧に必要な空間距離を満足し、大電流を流すことが可能で且つ小型の半導体装置を実現できる。
一実施形態に係る半導体装置を示す平面図である。 半導体素子の構成を示す断面図である。 半導体素子の構成を示す平面図である。 リード端子部分を拡大して示す断面図である。 リード端子部分を拡大して示す断面図である。 リードの配置の変形例を示す平面図である。 半導体素子の構成の変形例を示す平面図である。 リード端子とワイヤとの接続例を示す平面図である。 一実施形態に係る半導体装置に用いるリードフレームを示す平面図である。 一実施形態に係る半導体装置に用いるリードフレームの変形例を示す平面図である。 従来の半導体装置を示す平面図である。
図１は一実施形態に係る半導体装置の平面構成を示している。図１に示すように、リードフレーム１０１に半導体素子１０２が搭載され、樹脂からなる絶縁封止部１０７により封止されている。なお、図１において絶縁封止部１０７は位置だけを示している。
半導体素子１０２は、例えば電力用のスイッチング素子等である。具体的な例をあげると、図２に示すように基板の上に一体に形成された窒化物半導体からなる２つの電界効果トランジスタ（ＦＥＴ）である。基板５０１の上に、チャネル層である第１の窒化物半導体層５０２と電子供給層である第２の窒化物半導体層５０３とが順次形成されている。第１の窒化物半導体層５０２は例えば窒化ガリウム（ＧａＮ）とすればよく、第２の窒化物半導体層５０３は例えば、ＧａＮよりもバンドギャップが大きいアルミニウム窒化ガリウム（ＡｌＧａＮ）とすればよい。第２の窒化物半導体層５０３の上には、第１のドレイン電極５１１、第１のゲート電極５１２及び第１のソース電極５１３と、第２のドレイン電極５２１、第２のゲート電極５２２及び第２のソース電極５２３とが形成されている。第１のソース電極５１３と第２のソース電極５２３とは共通に形成されている。なお、第１のソース電極５１３及び第２のソース電極５２３が形成されていない構成であってもよい。
図３に示すように、半導体素子１０２の端子形成面には、第１のドレイン電極と接続された第１の端子１５１と第１のゲート電極と接続された第２の端子１５２と、第２のドレイン電極と接続された第３の端子１５３と、第２のゲート電極と接続された第４の端子１５４とが形成されている。半導体素子の端子形成面と反対側の面（裏面）には裏面端子５０５が設けられ、裏面端子５０５は、第１のソース電極及び第２のソース電極と接続されている。スイッチ制御部を設けて、第２の端子１５２及び第４の端子１５４に裏面端子５０５の電位を基準としてバイアス電圧を印加すれば、第１の端子１５１と第３の端子１５３との間に流れる電流を双方向にスイッチングすることができる。従って、第１の端子１５１及び第３の端子１５３は双方向スイッチの電力端子であり、第２の端子１５２及び第４の端子１５４は双方向スイッチの制御端子である。
第１の端子１５１と第２の端子１５２とは、半導体素子１０２の端子形成面の第１の辺に沿って一列に形成されている。第３の端子１５３と第４の端子１５４とは、第１の辺と相対する第２の辺に沿って一列に形成されている。つまり、第１の端子１５１及び第２の端子１５２と、第３の端子１５３及び第４の端子１５４とは、半導体素子の端子形成面の中心線を挟んで左右対称となるように、端子形成面の両端部に形成されている。第１の端子１５１及び第３の端子１５３のサイズは、接続するワイヤの太さ及び本数等により決定すればよい。本実施形態においては、約０．６ｍｍ×１．０ｍｍとした。
リードフレーム１０１は、素子搭載面に半導体素子１０２を搭載したダイパッド１１１と、第１のリード１２１、第２のリード１２２、第３のリード１２３、第４のリード１２４及び第５のリード１２５を有している。ダイパッド１１１は、放熱板１１２と一体となった厚さが約１．４ｍｍの銅又はタングステン等の放熱しやすい金属からなり、厚さが約２μｍの半光沢ニッケルめっきが施されている。本実施形態においてはダイパッド１１１は、半導体素子１０２の搭載領域を囲むように形成された、深さが約０．１ｍｍの溝部１１１ａを有している。溝部１１１ａを形成することにより絶縁封止部１０７とダイパッド１１１との接触面積が大きくなる。これにより、絶縁封止部１０７とダイパッド１１１との密着性が向上し、絶縁封止部１０７の剥離が生じにくくなるという効果が得られる。溝部１１１ａは、半導体素子１０２の搭載領域を囲んでいる必要はなく、絶縁封止部１０７に覆われた領域において、絶縁封止部１０７に覆われた領域と覆われていない領域との境界線と並行に形成するようにしてもよい。また、溝部を並行に複数形成してもよい。但し、溝部１１１ａはなくてもよい。ダイパッド１１１は、半導体素子１０２の裏面端子５０５と錫合金はんだ材等により接続されている。
第１のリード１２１〜第５のリード１２５は、それぞれ幅が約０．７ｍｍで厚さが約０．６ｍｍの銅合金からなり、鉛を用いていないはんだにより覆われている。第１のリード１２１のダイパッド１１１側の端部にはボンディングパッドである第１のリード端子１３１が形成されており、第１のリード端子１３１は第１の端子１５１と第１のワイヤ１４１により接続されている。第２のリード１２２のダイパッド１１１側の端部には第２のリード端子１３２が形成されており、第２のリード端子１３２は第２の端子１５２と第２のワイヤ１４２により接続されている。第３のリード１２３のダイパッド１１１側の端部には第３のリード端子１３３が形成されており、第３のリード端子１３３は第３の端子１５３と第３のワイヤ１４３により接続されている。第４のリード１２４のダイパッド１１１側の端部には第４のリード端子１３４が形成されており、第４のリード端子１３４は第４の端子１５４と第４のワイヤ１４４により接続されている。第５のリード１２５は、リード接続部１３７を介してダイパッド１１１と一体に形成され、ダイパッド１１１を介して半導体素子１０２の裏面端子５０５と接続されている。
半導体装置の絶縁耐圧は、リード同士の距離及びリード端子同士の距離によって決まる。従って、第１のリード１２１〜第５のリード１２５及び第１のリード端子１３１〜第４のリード端子１３４の位置関係及びサイズは重要である。図１では、第１のリード１２１及び第２のリード１２２からなる第１のリード群１２７は、第３のリード１２３及び第４のリード１２４からなる第２のリード群１２８と、第５のリード１２５を挟んで左右対称に配置されている。第１のリード群１２７と第５のリード１２５との間隔Ｂ１及び第２のリード群１２８と第５のリード１２５との間隔Ｂ２とは、第１のリード１２１と第２のリード１２２との間隔Ａ１及び第３のリード１２３と第４のリード１２４との間隔Ａ２よりも大きい。なお、図１においては、間隔Ｂ１と間隔Ｂ２とは等しく、間隔Ａ１と間隔Ａ２とは等しい。また、間隔Ｂ１は、第１のリード１２１及び第２のリード１２２のうちの第５のリード１２５に近い側のリードと第５のリード１２５との間隔であり、間隔Ｂ２は、第３のリード１２３及び第４のリード１２４のうちの第５のリード１２５に近い側のリードと第５のリード１２５との間隔である。
具体的には、第１のリード１２１と第２のリード１２２との間隔及び第３のリード１２３と第４のリード１２４との間隔を１．２７ｍｍピッチとし、第１のリード群１２７と第５のリード１２５との間隔及び第２のリード群１２８と第５のリードとの間隔を２．５４ｍｍピッチとすればよい。例えば、第２のリード１２２が第１のリード１２１よりも第５のリード１２５側に配置され、第４のリード１２４が第３のリード１２３よりも第５のリード１２５側に配置されている場合には、第５のリードと第２のリード１２２及び第４のリード１２４との間隔を２．５４ｍｍピッチとする。また、第５のリードと第１のリード１２１及び第３のリード１２３との間隔を３．８１ｍｍピッチとする。このようにすれば、第２のリード１２２及び第４のリード１２４と第５のリード１２５との空間最短距離を１．７ｍｍ程度とすることができ、第１のリード１２１及び第３のリード１２３と第５のリード１２５との空間最短距離を２．９７ｍｍ程度とすることができる。
第１のリード端子１３１、第２のリード端子１３２、第３のリード端子１３３及び第４のリード端子１３４のそれぞれとダイパッド１１１との間隔ｇもできるだけ大きく確保することが好ましい。第１のリード端子１３１〜第４のリード端子１３４とダイパッド１１１との素子搭載面に対して平行な方向（水平方向）の間隔を大きくしようとすると、半導体装置が大きくなってしまう。このため、図４に示すように、リードとダイパッド１１１とを異なる平面に配置し、第１のリード端子１３１とダイパッド１１１との素子搭載面に対して垂直方向の間隔ｈ１を、第１のリード端子１３１とダイパッド１１１との素子搭載面に対して水平方向の間隔ｄ１よりも大きくする方が好ましい。この場合、第１のリード端子１３１とダイパッド１１１との間隔ｇ１は、ｇ１＝√（ｈ１2＋ｄ１2）となる。第２のリード端子１３２〜第４のリード端子１３４についても同様である。第１のリード端子１３１とダイパッド１１１との水平方向の間隔ｄ１は、０よりも大きい方が好ましい。第２のリード端子１３２〜第４のリード端子１３４についても同様である。このようにすれば、ワイヤボンディングを行う際の治具をリード端子の下に設置することが容易となる。間隔ｄ１は、ほぼ０にすることも可能であるが、リードフレームを形成する工程上、ｄ１が０以下となりリード端子とダイパッドとの水平方向の位置が重なった状態とすることは困難である。
リード端子とダイパッド１１１との間隔だけでなく、ダイパッド１１１と接続された第５のリード１２５とリード端子との間隔も重要である。リードとダイパッド１１１とを異なる平面に配置する場合には、図５に示すように、第５のリード１２５をリード接続部１３７を介してダイパッド１１１と接続する。図１に示す配置の場合、耐圧の観点からリード接続部１３７と第２のリード端子１３２との間隔ｂ１及びリード接続部１３７と第３のリード端子１３３との間隔ｂ２をできるだけ大きく確保することが好ましい。
半導体装置の総合的な耐圧は、リードの間隔、リード端子とダイパッドとの間隔、リード端子とリード接続部との間隔によって決まる。リード端子の部分は封止樹脂に覆われているため、空気中に露出しているリード部分よりも耐圧を確保することが容易である。このため、各間隔を以下のように設定すればよい。
第１のリード端子１３１〜第４のリード端子１３４とダイパッドとの間隔ｇがリード接続部１３７と最も近いリード端子とリード接続部１３７との間隔ｂよりも大きい場合には、以下の式（１）を満たすようにすればよい。
ｂ≧Ｂ／（Ｓ２／Ｓ１） ・・・ （１）
但し、Ｂは第５のリード１２５と最も近いリードと第５のリードとの間隔であり、Ｓ１は空気の絶縁耐圧であり、Ｓ２は絶縁封止部の絶縁耐圧である。図１においては、間隔ｂは第２のリード端子１３２とリード接続部１３７との間隔ｂ１であり、間隔Ｂは第２のリード１２２と第５のリード１２５との間隔Ｂ１である。
また、第１のリード端子１３１〜第４のリード端子１３４とダイパッドとの間隔ｇがリード接続部１３７と最も近いリード端子とリード接続部１３７との間隔ｂよりも小さい場合には、以下の式（２）を満たすようにすればよい。
ｇ≧Ｂ／（Ｓ２／Ｓ１） ・・・ （２）
第１のリード端子１３１、第２のリード端子１３２、第３のリード端子及び第４のリード端子とダイパッド１１１との間隔は通常は互いに等しくなる。しかし、特殊な設計等により、いずれかのリード端子とダイパッド１１１との間隔を狭くする場合には、最も間隔が狭いリード端子とダイパッド１１１との間隔が式（２）を満たすようにすればよい。
つまり、第１のリード端子１３１〜第４のリード端子１３４とダイパッド１１１との間隔ｇ及びリード接続部１３７と最も近いリード端子とリード接続部１３７との間隔ｂの両方がＢ／（Ｓ２／Ｓ１）よりも大きくなるようにすればよい。なお、第１のリード端子１３１〜第４のリード端子１３４とダイパッド１１１との間隔において、素子搭載面に対して垂直方向の間隔ｈが、素子搭載面に対して水平方向の間隔ｄよりも大きい場合だけでなく、垂直方向の間隔ｈが水平方向の間隔ｄよりも小さい場合も同様である。
空気の絶縁耐圧Ｓ１は、湿度等によって変動するが一般的には１ｋＶ／ｍｍ程度である。一方、絶縁封止部１０７に用いられるハロゲンフリー樹脂の絶縁耐圧Ｓ２は１０ｋＶ／ｍｍ程度〜２０ｋＶ／ｍｍ程度である。例えば、Ｓ２／Ｓ１が１５であり、間隔Ｂ１が１．７ｍｍの場合には、間隔ｂ及び間隔ｇを少なくとも０．１２ｍｍ以上とすることが好ましい。但し、間隔ｂがあまりにも狭いと絶縁封止部１０７を形成する樹脂の充填が困難となる。このため、間隔ｂは、リード端子の厚さｔの１０分の７以上とすることが好ましい。また、間隔ｇについて、リード端子の厚さｔの１０分の７以上としてもよく、間隔ｂと間隔ｇの両方について、リード端子の厚さｔの１０分の７以上としてもよい。
例えば、リード端子の厚さｔが０．６ｍｍの場合には、リード接続部１３７に隣接するリード端子と、リード接続部１３７との間隔及びリード端子とダイパッド１１１との間隔を０．３ｍｍ以上とすることが好ましい。リード端子、リード接続部１３７及びダイパッド１１１の配置をこのようにすることにより、約６．０ｋＶ以上の絶縁耐圧を容易に確保することができる。
図１は、第１のリード群１２７及び第２のリード群１２８が第５のリード１２５を挟んで左右対称に配置されている場合を示している。このように、左右対称に配置することにより、半導体素子１０２とリード端子とを接続する配線の設計が容易となる。しかし、第５のリード１２５は必ずしもパッケージの中央部に配置する必要はない。例えば、図６に示すように、第５のリード１２５をパッケージの端部に配置し、第５のリード側から順に第２のリード１２２、第１のリード１２１、第４のリード１２４及び第３のリード１２３を配置してもよい。
この場合にも、間隔ｂ及び間隔ｇが式（１）及び式（２）を満たすようにすればよい。図６の場合、リード接続部１３７と最も近いリード端子とリード接続部１３７との間隔ｂは、リード接続部１３７と第２のリード１２２との間隔ｂ１であり、第５のリード１２５と最も近いリードと第５のリードとの間隔Ｂは第５のリード１２５と第２のリード１２２との間隔Ｂ１である。
図６に示すように、第１のリード群１２７と第２のリード群１２８とを隣接して配置する場合には、第１のリード群１２７と第２のリード群１２８との間隔Ｃ及び対応するリード端子同士の間隔ｃも重要となる。間隔Ｃは、第１のリード１２１と第２のリード１２２との間隔及び第３のリード１２３と第４のリード１２４との間隔よりも大きくする。特に、次の式（３）も満たすようにすることが好ましい。
ｃ≧Ｃ／（Ｓ２／Ｓ１）・・・（３）
なお、図６において、間隔Ｃは第１のリード１２１と第４のリード１２４との間隔であり、間隔ｃは第１のリード端子１３１と第４のリード端子１３４との間隔である。しかし、第１のリード１２１と第２のリード１２２との位置を入れ替えた場合には、間隔Ｃは第２のリード１２２と第４のリード１２４との間隔となり、間隔ｃは第２のリード端子１３２と第４のリード端子１３４との間隔となる。同様に、第３のリード１２３と第４のリード１２４との位置を入れ替えた場合には、間隔Ｃは第１のリード１２１と第３のリード１２３との間隔となり、間隔ｃは第１のリード端子１３１と第３のリード端子１３３との間隔となる。また、第１のリード１２１と第２のリード１２２との位置及び第３のリード１２３と第４のリード１２４との位置の両方を入れ替えてもよい。また、第２のリード群１２８を第１のリード群１２７よりも第５のリード１２５側に配置してもよい。この場合にも同様の関係が成り立つようにすればよい。
第１のワイヤ１４１及び第３のワイヤ１４３の本数及び太さは、必要とする許容電流に応じて適宜変更すればよい。例えば、直径が約３５０μｍの金属太線を２本用いてもよい。第２のワイヤ１４２及び第４のワイヤ１４４の直径は、許容電流に応じて２５μｍ〜２００μｍ程度の範囲において適宜選択すればよい。第１のワイヤ１４１及び第３のワイヤ１４３は、許容電流の関係からアルミ太線を使うことが一般的である。アルミ太線は剛性を有しているため、アルミ太線を用いることによりワイヤの本数を低減することができるだけでなく、樹脂封止による接続はずれに関しても有利となる。第２のワイヤ１４２及び第４のワイヤ１４４は、第１のワイヤ１４１及び第３のワイヤ１４３と同じ材質とすればプロセスを統一できる。第２のワイヤ１４２及び第４のワイヤ１４４を金線とする場合には、リード及びリード端子の表面に厚さが約２μｍの銀めっきを施すことが好ましい。
ワイヤボンディングを行うためには、ある程度の間隔が必要である。このため、第１のワイヤ１４１及び第３のワイヤ１４３の長さが約３．５ｍｍ以上となり、第２のワイヤ１４２及び第４のワイヤ１４４の長さが約２ｍｍ以上となるようにすることが好ましい。このため、半導体素子１０２をダイパッド１１１に搭載する領域及び第１の端子１５１、第２の端子１５２、第３の端子１５３及び第４の端子１５４の配置を調製することが好ましい。半導体素子１０２をできるだけ大きく搭載し、且つ第１のワイヤ１４１〜第４のワイヤ１４４を安定して配線できる長さとするためには、第１のリード端子１３１〜第４のリード端子１３４はダイパッド１１１の半導体素子１０２が搭載される面の上方にかからない位置に配置することが好ましい。このようにすれば、ワイヤ接合のために必要な治具を第１のリード端子１３１〜第４のリード端子１３４の下に配置することが可能となるため、安定した接合を実現できる。
半導体素子１０２のサイズによるが、第１の端子１５１及び第２の端子１５２と、第３の端子１５３及び第４の端子１５４とを半導体素子１０２の端子形成面の両端部にそれぞれ配置することが好ましい。一般的に、端子の幅は、接続するワイヤの直径の少なくとも１．５倍〜２倍とすることが好ましく、端子の長さは、接続するワイヤの直径の少なくとも２．５倍〜３倍とすることが好ましい。このため、第１のワイヤ１４１及び第３のワイヤ１４３を直径が３５０μｍ程度のワイヤとする場合には、第１の端子及び第３の端子の幅は少なくとも０．６ｍｍ程度とし、長さは少なくとも１．０ｍｍ程度とすればよい。
第１の端子１５１及び第２の端子１５２は、半導体素子１０２の第１の辺に沿って縦一列に配置し、第３の端子１５３及び第４の端子１５４は、第１の辺と対向する第２の辺に沿って縦一列に配置することが好ましい。また、第２の端子１５２及び第４の端子１５４は、それぞれ端子形成面における第２のリード端子１３２及び第４のリード端子１３４側の角部に形成することが好ましい。各端子をこのような配置とすると、第１のワイヤ１４１と第３のワイヤ１４３の長さをほぼ同じにすることができ、第２のワイヤ１４２と第４のワイヤ１４４の長さをほぼ同じにすることができる。これにより、双方向スイッチングを行う際の動作を安定させることができる。また、従来と比べて縦横の比が小さい半導体素子とすることができ、製造プロセスを安定させるという効果も見込まれる。
但し、第１の端子１５１と第２の端子１５２と及び第３の端子１５３と第４の端子１５４とを縦一列に配置する必要はない。例えば、図７に示すように、第１の端子１５１を第１の辺に沿って形成し、第３の端子１５３を第２の辺に沿って形成し、第２の端子１５２及び第４の端子１５４は、第１の端子１５１と第３の端子１５３との間に互いに間隔をおいて形成してもよい。このような配置とすることにより、第２の端子１５２及び第４の端子１５４と第２のリード端子１３２及び第４のリード端子１３４との間隔を図２に示すような配置とした場合よりも大きくすることが容易となる。このため、第２の端子１５２と第２のリード端子１３２とを接続する第２のワイヤ１４２及び第４の端子１５４と第４のリード端子１３４とを接続する第４のワイヤ１４４に直径が１００μｍ以上の太いアルミ線等を用いる場合に特に有用である。
図７に示すような配置とする場合、第２の端子１５２と第４の端子１５４との間隔Ｐは、第２のワイヤ１４２及び第４のワイヤ１４４の直径の２倍以上とすればよい。第２の端子１５２及び第４の端子１５４とリード端子側の第３の辺との間隔は、どの様に設定してもよい。しかし、第２の端子１５２と第２のリード端子１３２との間隔及び第４の端子１５４と第４のリード端子１３４との間隔が、第２のワイヤ１４２及び第４のワイヤ１４４の直径の１４倍以上となる位置に、第２の端子１５２及び第４の端子１５４を配置することが好ましい。但し、第２のワイヤ１４２及び第４のワイヤ１４４に直径２５μｍ〜５０μｍ程度の細い金線を用いる場合にも、２ｍｍ程度の間隔を確保することが好ましい。このようにすれば、第２のワイヤ１４２及び第４のワイヤ１４４を配線しやすい長さとすることができる。
これら封止樹脂内の構造を有効活用し、双方向スイッチとして機能させるための各リード端子の配置と半導体素子の端子の配置とを均等に且つ絶縁耐圧の必要なリード端子間隔を満足するためには、ノード電圧となる半導体素子１０２の裏面と同電位である第５のリード１２５をパッケージの中央に配置することが好ましい。また、他のリードは、第５のリード１２５を中心として左右対称に絶縁距離を確保した配置とすればワイヤ接続を短く且つ等間隔とすることができ、効率良く小型のパッケージとすることが可能となる。
半導体素子１０２の端子だけでなく、対応するリード端子についても最適なサイズを確保することが好ましい。一般的に、リード端子の幅は、ワイヤが１本の場合にはワイヤの直径の２倍程とし、ワイヤが２本の場合にはワイヤの直径の３倍程度とする。このため、図８に示すように、第１のワイヤ１４１及び第３のワイヤ１４３を２本の金属線とする場合には、第１のリード端子１３１の幅Ｗ１及び第３のリード端子１３３の幅Ｗ３は、それぞれ金属線の直径Ｘの３倍程度とすればよい。また、第２のワイヤ１４２及び第４のワイヤ１４４を１本の金属線とする場合には、第２のリード端子１３２の幅Ｗ２及び第４のリード端子の幅Ｗ４は、金属線の直径Ｙの２倍程度とすればよい。第２のワイヤ１４２及び第４のワイヤ１４４は、第１のワイヤ１４１及び第３のワイヤ１４３よりも細い金属線を用いることができるため、第２のリード端子１３２の幅Ｗ２及び第４のリード端子１３４の幅Ｗ４を、第１のリード端子１３１の幅Ｗ１及び第３のリード端子１３３の幅Ｗ３よりも小さくすることができる。
絶縁封止部１０７はエポキシ樹脂等の１０ｋＶ／ｍｍ程度〜２０ｋＶ／ｍｍ程度の絶縁耐圧を有する樹脂とすればよい。また、樹脂に限らず絶縁性の材料であればよい。絶縁封止部１０７は、少なくとも半導体素子１０２と、ワイヤと、リード端子とを覆うようにすればよい。このため、ダイパッド１１１の両面を覆うようにしてもよく、ダイパッド１１１の半導体素子１０２が搭載された面（表面）と反対側の面（裏面）を露出するようにしてもよい。また、ダイパッド１１１の表面の一部が露出するようにしてもよい。ダイパッド１１１の表面の一部を露出するようにする場合には、ダイパッド１１１の表面に溝部を形成することが好ましい。溝部を形成することにより溝部と絶縁封止部との接合面積が増え、ダイパッドと絶縁封止部との剥離を抑えることが可能となり、信頼性の高いパッケージを構成することができる。
次に半導体装置を形成する際に使用するリードフレームの構成を説明する。絶縁封止部１０７を形成するまでは、図９に示すように第１のリード１２１、第２のリード１２２、第３のリード１２３、第４のリード１２４及び第５のリード１２５が互いに接続されている必要がある。リードフレーム１０１における絶縁封止部１０７に覆われる領域の境界から第１のリード１２１〜第５のリード１２５の先端方向に約０．７ｍｍ離れた位置にタイバー１８１が形成されている。タイバー１８１は、幅が約０．６ｍｍであり、第１のリード１２１〜第５のリード１２５のそれぞれと交差する方向に延び、第１のリード１２１〜第５のリード１２５を互いに接続している。絶縁封止を行った後、タイバー１８１を切断して除去することにより、第１のリード１２１〜第５のリード１２５を互いに電気的に独立させることができる。
タイバー１８１を切断する際に、タイバー１８１が残存するとリード間の最短距離が短くなる。ピッチ間が２．５４ｍｍの場合には、通常の精度によりタイバー１８１を切断除去すれば、空間最短距離は１．７ｍｍ程度とすることができる。空間最短距離が１．７ｍｍの場合には、国際規格（IEC 60664-1 Ed1.0-1992-10）に記載されている絶縁調整に対する最小空間距離を満足する配置の報告によると、絶縁耐圧は２．５ｋＶ以上となる。２．５ｋＶ以上の絶縁耐圧を必要とする場合には、図４に示すような形状のタイバー１８１Ａとすればよい。図１０に示すように、タイバー１８１Ａは第５のリード１２５と接続された位置と、第２のリード１２２又は第４のリード１２４と接続された位置とがずれている。タイバー１８１Ａと第５のリード１２５とは、リードフレーム１０１における封止樹脂により覆われる領域の境界Ｉから第５のリード１２５の先端方向に約０．７ｍｍ離れた位置Ｊ１において接続されている。タイバー１８１Ａと第２のリード１２２又は第４のリード１２４とは、リードフレーム１０１における封止樹脂により覆われる領域の境界Ｉから第２のリード１２２又は第４のリード１２４の先端方向に約１．３ｍｍ離れた位置Ｊ２において接続されている。位置Ｊ１と位置Ｊ２との間隔がタイバー１８１Ａの幅Ｋよりも大きければ、タイバー１８１Ａの破断面同士が対向しないため、図９に示す直線的に延びるタイバーの場合よりも切断精度の影響を受けにくく間隔の減少を抑えることができる。
本実施形態は、ＴＯ−２２０型のパッケージを例に説明した。しかし、シングルインラインパッケージ等においても同様の構成とすることにより同様の効果が得られる。
半導体素子１０２を基板の上にチャネル層及びチャネル層よりもバンドギャップが大きいキャップ層が形成され、基板の主面と平行な方向に電子が走行するチャネル領域を有する横型の窒化物半導体とする場合、基板とチャネル層との間に、チャネル層よりもバンドギャップが大きい半導体層を形成することが好ましい。このようにすれば、基板の裏面にソースと接続された裏面端子を設けた場合にも、半導体素子の絶縁耐圧を向上させることができる。
本発明に係る半導体装置及びそのリードフレームは、絶縁耐圧に必要な空間距離を満足し、大電流を流すことが可能で且つ小型の半導体装置を実現でき、特に双方向スイッチングが可能な半導体装置及びそのリードフレーム等として有用である。
１０１ リードフレーム
１０２ 半導体素子
１０７ 絶縁封止部
１１１ ダイパッド
１１１ａ 溝部
１１２ 放熱板
１２１ 第１のリード
１２２ 第２のリード
１２３ 第３のリード
１２４ 第４のリード
１２５ 第５のリード
１２７ 第１のリード群
１２８ 第２のリード群
１３１ 第１のリード端子
１３２ 第２のリード端子
１３３ 第３のリード端子
１３４ 第４のリード端子
１３７ リード接続部
１４１ 第１のワイヤ
１４２ 第２のワイヤ
１４３ 第３のワイヤ
１４４ 第４のワイヤ
１５１ 第１の端子
１５２ 第２の端子
１５３ 第３の端子
１５４ 第４の端子
１８１ タイバー
１８１Ａ タイバー
５０１ 基板
５０２ 第１の窒化物半導体層
５０３ 第２の窒化物半導体層
５１１ 第１のドレイン電極
５１２ 第１のゲート電極
５１３ 第１のソース電極
５２１ 第２のドレイン電極
５２２ 第２のゲート電極
５２３ 第２のソース電極

Claims (20)

  1. 端子形成面に形成された第１の端子、第２の端子、第３の端子及び第４の端子並びに前記端子形成面と反対側の面に形成された裏面端子を有する半導体素子と、
    前記半導体素子を素子搭載面に搭載したダイパッド並びに互いに並行に配置された第１のリード、第２のリード、第３のリード、第４のリード及び第５のリードを有するリードフレームとを備え、
    前記第１のリードは前記第１の端子と接続され、
    前記第２のリードは前記第２の端子と接続され、
    前記第３のリードは前記第３の端子と接続され、
    前記第４のリードは前記第４の端子と接続され、
    前記第５のリードは前記ダイパッドを介して前記裏面端子と接続され、
    前記第１のリードと前記第２のリードとは互いに隣接して配置され、第１のリード群を構成し、
    前記第３のリードと前記第４のリードとは互いに隣接して配置され、第２のリード群を構成し、
    前記第１のリード群と前記第５のリードとの間隔、前記第２のリード群と前記第５のリードとの間隔及び前記第１のリード群と前記第２のリード群との間隔は、いずれも前記第１のリードと前記第２のリードとの間隔及び前記第３のリードと前記第４のリードとの間隔よりも大きいことを特徴とする半導体装置。
  2. 前記半導体素子を覆う絶縁封止部をさらに備え、
    前記リードフレームは、前記第１のリード、第２のリード、第３のリード及び第４のリードにおける前記ダイパッド側の端部にそれぞれ設けられた第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子と、前記第５のリードと前記ダイパッドとを接続するリード接続部とを有し、
    前記第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子並びに前記リード接続部は、前記絶縁封止部に覆われ、
    前記第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子のうちの前記リード接続部に最も近いリード端子と前記リード接続部との間隔ｂ及び前記第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子のうちの前記ダイパッドと最も近いリード端子と前記ダイパッドとの間隔ｇと、前記第１のリード、第２のリード、第３のリード及び第４のリードのうちの前記第５のリードと最も近いリードと前記第５のリードとの間隔Ｂとは以下の式（１）の関係を満たすことを特徴とする請求項１に記載の半導体装置。
    ｂ≧Ｂ／（Ｓ２／Ｓ１） 且つ ｇ≧Ｂ／（Ｓ２／Ｓ１） ・・・ （１）
    但し、Ｓ１は空気の絶縁耐圧であり、Ｓ２は前記絶縁封止部の絶縁耐圧である。
  3. 前記間隔ｂは、前記第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子の厚さの１０分の７以上であることを特徴とする請求項２に記載の半導体装置。
  4. 前記間隔ｇは、前記第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子の厚さの１０分の７以上であることを特徴とする請求項２又は３に記載の半導体装置。
  5. 前記第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子と前記ダイパッドとの前記素子搭載面に対して垂直な方向の間隔は、前記第１のリード端子、第２のリード端子、第３のリード端子及び第４のリード端子と前記ダイパッドとの前記素子搭載面に対して水平な方向の間隔よりも大きいことを特徴とする請求項２〜４のいずれか１項に記載の半導体装置。
  6. 前記第２のリード群は、前記第１のリード群を挟んで前記第５のリードと反対側に配置され、
    前記第１のリード端子及び第２のリード端子と、前記第３のリード端子及び第４のリード端子との間隔のうち最も狭い間隔ｃと前記第１のリード群と前記第２のリード群との間隔Ｃとは、以下の式（２）の関係を満たすことを特徴とする請求項２〜５のいずれか１項に記載の半導体装置。
    ｃ≧Ｃ／（Ｓ２／Ｓ１） ・・・ （２）
    但し、Ｓ１は空気の絶縁耐圧であり、Ｓ２は前記絶縁封止部の絶縁耐圧である。
  7. 前記半導体素子は、互いに対向する第１の辺及び第２の辺を有する平面方形状であり、
    前記第１の端子及び第２の端子は、前記第１の辺に沿って形成され、前記第３の端子及び第４の端子は前記第２の辺に沿って形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記半導体素子は、互いに対向する第１の辺及び第２の辺を有する平面方形状であり、
    前記第１の端子は前記第１の辺に沿って形成され、前記第３の端子は前記第２の辺に沿って形成され、
    前記第２の端子及び第４の端子は、前記第１の端子と前記第３の端子との間に互いに間隔をおいて形成され、
    前記第２の端子と前記第４の端子との間隔は、前記第２の端子と前記第２のリード端子とを接続するワイヤ及び前記第４の端子と前記第４のリード端子とを接続するワイヤの直径の２倍以上であり、
    前記第２の端子及び第４の端子は、前記第２の端子と前記第２のリード端子との距離及び第４の端子と前記第４のリード端子との距離が前記ワイヤの直径の１４倍以上となる位置に配置されていることを特徴とする請求項２〜６のいずれか１項に記載の半導体装置。
  9. 前記第１のリード群及び第２のリード群は、前記第５のリードを挟んで互いに反対側に配置され、
    前記半導体素子は、前記第１の辺及び第２の辺が延びる方向が、前記第１のリードから前記第５のリードが延びる方向と並行となるように前記ダイパッドに搭載され、
    前記第１の辺は前記第１のリード群の側に配置され、
    前記第２の辺は前記第２のリード群の側に配置されていることを特徴とする請求項７又は８に記載の半導体装置。
  10. 前記第２のリードは、前記第１のリードよりも前記第５のリード側に配置され、
    前記第４のリードは、前記第３のリードよりも前記第５のリード側に配置されていることを特徴とする請求項９に記載の半導体装置。
  11. 前記第１の端子と前記第１のリードとを接続するワイヤの長さと、前記第３の端子と前記第３のリードとを接続するワイヤの長さとは等しく、
    前記第２の端子と前記第２のリードとを接続するワイヤの長さと、前記第４の端子と前記第４のリードとを接続するワイヤの長さとは等しいことを特徴とする請求項７〜１０のいずれか１項に記載の半導体装置。
  12. 前記半導体素子は、双方向スイッチであり、
    前記第１の端子は、前記双方向スイッチの第１の電力端子であり、
    前記第２の端子は、前記双方向スイッチの第１の制御端子であり、
    前記第３の端子は、前記双方向スイッチの第２の電力端子であり、
    前記第４の端子は、前記双方向スイッチの第２の制御端子であることを特徴とする請求項１に記載の半導体装置。
  13. 前記双方向スイッチは、前記第１の電界効果トランジスタ及び第２の電界効果トランジスタは、基板の上に形成された第１の半導体層及び前記第１の半導体層よりもバンドギャップが大きい第２の半導体層と、前記第２の半導体層の上に形成された第１のソース電極、第１のゲート電極及び第１のドレイン電極並びに第２のソース電極、第２のゲート電極及び第２のドレイン電極とを有し、
    前記第１のソース電極及び第２のソース電極は、前記裏面端子と接続され、
    前記第１のドレイン電極は、前記第１の電力端子と接続され、
    前記第１のゲート電極は、前記第１の制御端子と接続され、
    前記第２のドレイン電極は、前記第２の電力端子と接続され、
    前記第２のゲート電極は、前記第２の制御端子と接続されていることを特徴とする請求項１２に記載の半導体装置。
  14. 前記半導体素子と、前記第１のリード、第２のリード、第３のリード及び第４のリードの一部とを覆う絶縁封止部をさらに備え、
    前記ダイパッドの前記素子搭載面と反対側の面の少なくとも一部は、前記絶縁封止部に覆われていないことを特徴とする請求項１に記載の半導体装置。
  15. 前記ダイパッドは、放熱板として機能することを特徴とする請求項１４に記載の半導体装置。
  16. 前記半導体素子は、はんだ材を介して前記ダイパッドに固定されていることを特徴とする請求項１５に記載の半導体装置。
  17. 前記半導体素子と、前記第１のリード、第２のリード、第３のリード及び第４のリードの一部とを覆う絶縁封止部をさらに備え、
    前記ダイパッドは、前記半導体素子を搭載した領域を囲む溝部を有していることを特徴とする請求項１に記載の半導体装置。
  18. 前記半導体素子と、前記第１のリード、第２のリード、第３のリード及び第４のリードの一部とを覆う絶縁封止部をさらに備え、
    前記ダイパッドは、前記素子搭載面に形成された溝部を有し、
    前記溝部は、前記ダイパッドにおける前記絶縁封止部に覆われている領域に、前記絶縁封止部に覆われている領域と覆われていない領域との境界線と並行に形成されていることを特徴とする請求項１に記載の半導体装置。
  19. 請求項１〜１７のいずれか１項に記載の半導体装置を製造するためのリードフレームであって、
    前記第１のリード、第２のリード、第３のリード、第４のリード及び第５のリードを接続するタイバーを有していることを特徴とするリードフレーム。
  20. 前記タイバーは、前記第５のリードと接続された位置と、第２のリード及び第４のリードと接続された位置とがずれていることを特徴とする請求項１９に記載のリードフレーム。
JP2010207902A 2009-11-20 2010-09-16 半導体装置及びそのリードフレーム Withdrawn JP2011129875A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010207902A JP2011129875A (ja) 2009-11-20 2010-09-16 半導体装置及びそのリードフレーム
US12/939,000 US8575744B2 (en) 2009-11-20 2010-11-03 Semiconductor device and lead frame thereof
CN2010105454816A CN102074538A (zh) 2009-11-20 2010-11-09 半导体装置及其引线框

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009265351 2009-11-20
JP2009265351 2009-11-20
JP2010207902A JP2011129875A (ja) 2009-11-20 2010-09-16 半導体装置及びそのリードフレーム

Publications (1)

Publication Number Publication Date
JP2011129875A true JP2011129875A (ja) 2011-06-30

Family

ID=44033016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010207902A Withdrawn JP2011129875A (ja) 2009-11-20 2010-09-16 半導体装置及びそのリードフレーム

Country Status (3)

Country Link
US (1) US8575744B2 (ja)
JP (1) JP2011129875A (ja)
CN (1) CN102074538A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012120930A1 (ja) * 2011-03-09 2012-09-13 シャープ株式会社 半導体装置のデバイス実装構造
JP2017069584A (ja) * 2017-01-10 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11177196B2 (en) 2018-11-16 2021-11-16 Fuji Electric Co., Ltd. Lead frame, semiconductor device, and method for manufacturing semiconductor device
KR102653926B1 (ko) * 2023-10-30 2024-04-02 에스피반도체통신 주식회사 휘스커 방지형 파워모듈 패키지용 도금방법 및 그 파워모듈 패키지

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026342A (ja) * 2011-07-19 2013-02-04 Sanken Electric Co Ltd 窒化物半導体装置
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
US9035437B2 (en) * 2013-03-12 2015-05-19 Infineon Technologies Austria Ag Packaged device comprising non-integer lead pitches and method of manufacturing the same
DE112017004143T5 (de) * 2016-08-19 2019-05-02 Rohm Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
CN109326588B (zh) * 2018-08-21 2024-04-05 中山市华南理工大学现代产业技术研究院 一种GaN基级联功率器件及其封装方法
JP7085974B2 (ja) * 2018-12-13 2022-06-17 三菱電機株式会社 半導体装置
CN112935452A (zh) * 2021-02-03 2021-06-11 航天科工空间工程发展有限公司 一种珠状热敏电阻器与导线焊接装置及焊接方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US7749098B2 (en) * 2003-09-26 2010-07-06 Johnson Lanny L Vertically curved face putter with multiple horizontal contact facets
US7095099B2 (en) * 2003-11-12 2006-08-22 International Rectifier Corporation Low profile package having multiple die
JP2005159235A (ja) * 2003-11-28 2005-06-16 Seiko Epson Corp 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
US7745930B2 (en) 2005-04-25 2010-06-29 International Rectifier Corporation Semiconductor device packages with substrates for redistributing semiconductor device electrodes
US7375424B2 (en) 2005-05-03 2008-05-20 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
JP4471967B2 (ja) 2006-12-28 2010-06-02 株式会社ルネサステクノロジ 双方向スイッチモジュール
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
JP5439725B2 (ja) * 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
US7768104B2 (en) * 2008-03-18 2010-08-03 Vishay General Semiconductor, Inc. Apparatus and method for series connection of two die or chips in single electronics package
JPWO2011064955A1 (ja) * 2009-11-30 2013-04-11 パナソニック株式会社 双方向スイッチ
WO2012011210A1 (ja) * 2010-07-22 2012-01-26 パナソニック株式会社 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012120930A1 (ja) * 2011-03-09 2012-09-13 シャープ株式会社 半導体装置のデバイス実装構造
JP2012190936A (ja) * 2011-03-09 2012-10-04 Sharp Corp 半導体装置のデバイス実装構造
JP2017069584A (ja) * 2017-01-10 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11177196B2 (en) 2018-11-16 2021-11-16 Fuji Electric Co., Ltd. Lead frame, semiconductor device, and method for manufacturing semiconductor device
KR102653926B1 (ko) * 2023-10-30 2024-04-02 에스피반도체통신 주식회사 휘스커 방지형 파워모듈 패키지용 도금방법 및 그 파워모듈 패키지

Also Published As

Publication number Publication date
CN102074538A (zh) 2011-05-25
US8575744B2 (en) 2013-11-05
US20110121440A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
JP2011129875A (ja) 半導体装置及びそのリードフレーム
US10070528B2 (en) Semiconductor device wiring pattern and connections
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
US9196577B2 (en) Semiconductor packaging arrangement
US9433075B2 (en) Electric power semiconductor device
JP5481104B2 (ja) 半導体装置
JP7481343B2 (ja) 半導体装置
JPWO2021002132A1 (ja) 半導体モジュールの回路構造
US9373566B2 (en) High power electronic component with multiple leadframes
US9171817B2 (en) Semiconductor device
JP2007027404A (ja) 半導体装置
JP5172290B2 (ja) 半導体装置
JP2010177619A (ja) 半導体モジュール
JP5429413B2 (ja) 半導体装置
US20220301965A1 (en) Semiconductor device
JP5177174B2 (ja) 半導体装置
JP7392308B2 (ja) 半導体装置
US9123710B2 (en) Semiconductor device having a semiconductor chip and wiring
CN109564918B (zh) 半导体装置
JP2013187266A (ja) リードフレーム及び半導体モジュール
JP7511506B2 (ja) 半導体装置
US20240170375A1 (en) Semiconductor device
WO2023021938A1 (ja) 半導体装置
US20220301967A1 (en) Semiconductor device
US20220301993A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130121

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130207

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130905