JPS6214095B2 - - Google Patents
Info
- Publication number
- JPS6214095B2 JPS6214095B2 JP1982279A JP1982279A JPS6214095B2 JP S6214095 B2 JPS6214095 B2 JP S6214095B2 JP 1982279 A JP1982279 A JP 1982279A JP 1982279 A JP1982279 A JP 1982279A JP S6214095 B2 JPS6214095 B2 JP S6214095B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- upper electrode
- film
- connection hole
- etch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010408 film Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000011161 development Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路などにおいて、微細
化、高集積度化に適した下部電極配線層と上部電
極配線層の接続法を提供するものである。
化、高集積度化に適した下部電極配線層と上部電
極配線層の接続法を提供するものである。
半導体集積回路においては、バイポーラ型集積
回路あるいはMOS型集積回路にかかわりなく、
少なくとも下部電極配線と上部電極配線の2層の
配線が必要であり、これらの2層の電極配線は互
いに必要な部分で接続をとり、また、絶縁層を介
してクロスオーバできることが必要である。この
相互配線の自由度を増すために、最近では3層の
電極配線を用いることもある。このような集積回
路における電極配線の材料として、バイポーラ型
集積回路においては下部電極配線として、シリコ
ン基板に形成された拡散層を、上部電極配線には
Alを主成分とした金属を用いる。集積密度をさ
らに高くしたい場合には、Alを主成分とした電
極配線上に絶縁層を介して、さらにもう一層、
Alを主成分とした電極配線層を形成することも
ある。MOS型集積回路においては、下部電極配
線としてシリコン基板表面に形成したn+または
p+の拡散層および/または絶縁膜上に形成され
た高濃度に不純物を添加されたポリシリコンを、
上部電極配線としてはAlを主成分とした電極配
線を用いるのが普通である。
回路あるいはMOS型集積回路にかかわりなく、
少なくとも下部電極配線と上部電極配線の2層の
配線が必要であり、これらの2層の電極配線は互
いに必要な部分で接続をとり、また、絶縁層を介
してクロスオーバできることが必要である。この
相互配線の自由度を増すために、最近では3層の
電極配線を用いることもある。このような集積回
路における電極配線の材料として、バイポーラ型
集積回路においては下部電極配線として、シリコ
ン基板に形成された拡散層を、上部電極配線には
Alを主成分とした金属を用いる。集積密度をさ
らに高くしたい場合には、Alを主成分とした電
極配線上に絶縁層を介して、さらにもう一層、
Alを主成分とした電極配線層を形成することも
ある。MOS型集積回路においては、下部電極配
線としてシリコン基板表面に形成したn+または
p+の拡散層および/または絶縁膜上に形成され
た高濃度に不純物を添加されたポリシリコンを、
上部電極配線としてはAlを主成分とした電極配
線を用いるのが普通である。
従来このような少なくとも2層の電極配線を接
続するには次のような方法で行なつていた。例え
ば高濃度に不純物を添加したポリシリコンを下部
電極配線に用いる場合には、ポリシリコン電極配
線を形成した後に層間絶縁膜としてのPSG膜を
CVD法で形成し、上部電極配線との接続孔を開
孔した後に、真空蒸着法またはスパツタリング法
により、Alを主成分とした導電性薄膜を形成
し、ホトエツチング法により、上部電極配線のパ
ターンを形成する。この場合下部電極配線と上部
電極配線の接続孔部分は第1図に示すように上部
電極配線により完全に被覆されている必要がある
(なお、図において、1はシリコン基板、2は絶
縁層、3は下部電極配線、4は層間絶縁層、5は
接続孔、6は上部電極配線である)。なぜなら
ば、接続孔が上部電極配線により一部しか被覆さ
れていないと、上部電極配線をホトエツチングす
る際に接続孔下部の、上部電極配線材料の組成的
にもろい線にそつてエツチ液が浸透し、上部電極
配線が接続孔の部分で断線することが多く、歩留
の低下をまねくからである。また下部電極配線に
高濃度不純物をドープした拡散層またはポリシリ
コン層を用い、上部電極配線にSiを1〜2%含ん
だAlを用いる場合には、上部電極配線のホトエ
ツチング終了後、折出したSi粒子を除去する必要
があるが、この際に、上部電極配線が接続孔を部
分的にしか被覆していないと、下部のSiを主成分
とした配線をエツチし、接続孔部分において下部
の接続を断線せしめることがある。さらに下部電
極配線がAlを主成分とする導電性金属、上部電
極配線もAlを主成分とする導電性金属の場合に
おいでも上部電極配線が接続孔を完全に被覆して
いないと、上部電極配線のホトエツチングの際に
接続孔部分において下部電極配線をエツチングし
て、断線にいたらしめる危険性が高い。
続するには次のような方法で行なつていた。例え
ば高濃度に不純物を添加したポリシリコンを下部
電極配線に用いる場合には、ポリシリコン電極配
線を形成した後に層間絶縁膜としてのPSG膜を
CVD法で形成し、上部電極配線との接続孔を開
孔した後に、真空蒸着法またはスパツタリング法
により、Alを主成分とした導電性薄膜を形成
し、ホトエツチング法により、上部電極配線のパ
ターンを形成する。この場合下部電極配線と上部
電極配線の接続孔部分は第1図に示すように上部
電極配線により完全に被覆されている必要がある
(なお、図において、1はシリコン基板、2は絶
縁層、3は下部電極配線、4は層間絶縁層、5は
接続孔、6は上部電極配線である)。なぜなら
ば、接続孔が上部電極配線により一部しか被覆さ
れていないと、上部電極配線をホトエツチングす
る際に接続孔下部の、上部電極配線材料の組成的
にもろい線にそつてエツチ液が浸透し、上部電極
配線が接続孔の部分で断線することが多く、歩留
の低下をまねくからである。また下部電極配線に
高濃度不純物をドープした拡散層またはポリシリ
コン層を用い、上部電極配線にSiを1〜2%含ん
だAlを用いる場合には、上部電極配線のホトエ
ツチング終了後、折出したSi粒子を除去する必要
があるが、この際に、上部電極配線が接続孔を部
分的にしか被覆していないと、下部のSiを主成分
とした配線をエツチし、接続孔部分において下部
の接続を断線せしめることがある。さらに下部電
極配線がAlを主成分とする導電性金属、上部電
極配線もAlを主成分とする導電性金属の場合に
おいでも上部電極配線が接続孔を完全に被覆して
いないと、上部電極配線のホトエツチングの際に
接続孔部分において下部電極配線をエツチングし
て、断線にいたらしめる危険性が高い。
このような理由で上部電極配線は少なくとも下
部電極配線との接続孔を完全に被覆する必要があ
る。ところが、設計ルール上このような制約があ
ると上部電極配線の緻密な配線は困難になる。例
えばエツチングをも含めた実用解像度2μm、位
置決め精度1.5μmのホトエツチング技術を考え
てみよう。この場合、接続孔のない場合には位置
決め精度が関与しないで、配線の中心から隣接す
る配線の中心までの中心は4.0μmの緻密な配線
が可能だが、接続孔がある、第1図のような場合
には、これにマスク合せの精度が付加され、配線
の中心から隣接する配線の中心までの距離が5.5
μmの配線が可能にすぎない。
部電極配線との接続孔を完全に被覆する必要があ
る。ところが、設計ルール上このような制約があ
ると上部電極配線の緻密な配線は困難になる。例
えばエツチングをも含めた実用解像度2μm、位
置決め精度1.5μmのホトエツチング技術を考え
てみよう。この場合、接続孔のない場合には位置
決め精度が関与しないで、配線の中心から隣接す
る配線の中心までの中心は4.0μmの緻密な配線
が可能だが、接続孔がある、第1図のような場合
には、これにマスク合せの精度が付加され、配線
の中心から隣接する配線の中心までの距離が5.5
μmの配線が可能にすぎない。
本発明の目的はこのような従来技術のもの欠点
を解決し、下部電極配線と上部電極配線の接続孔
部分は、上部電極配線パターンおよびその位置決
め精度にかかわりなく、上部電極配線材料で被覆
され、接続孔を含む最少配線ピツチが、(最少加
工線幅)+(最少加工間隔または位置決め精度の大
なる方)で決定される、高密度配線が可能な自己
整合的な電極配線の接続法を提供することにあ
る。
を解決し、下部電極配線と上部電極配線の接続孔
部分は、上部電極配線パターンおよびその位置決
め精度にかかわりなく、上部電極配線材料で被覆
され、接続孔を含む最少配線ピツチが、(最少加
工線幅)+(最少加工間隔または位置決め精度の大
なる方)で決定される、高密度配線が可能な自己
整合的な電極配線の接続法を提供することにあ
る。
この発明の一実施例によれば、下部電極配線と
上部電極配線の自己整合的な接続を可能ならしめ
るために、層間絶縁膜を接続孔を開孔したのちに
上部電極配線材料を全面に付着し、全面に耐エツ
チ性をもつ有機薄膜を塗布した後、表面から均一
に有機薄膜をエツチングし、凹になつた接続孔部
のみに耐エツチ性有機薄膜を残存せしめ、しかる
後通常のホトエツチング法により、上部電極配線
を形成するか、または上部電極配線材料を全面に
付着し、全面にポジタイプレジストを塗布した後
に、上部電極パターンを露光するに際し、比較的
薄く塗布された接続孔以外の部分は現像処理に対
し、十分レジスト膜が溶解され、比較的厚く塗布
された接続孔部分は現像処理に対し、レジスト膜
が残存する範囲の露光エネルギで露光した後、現
像、ポストベーク、エツチングを行ない、上部電
極配線パターンにかかわりなく、少なくとも接続
孔部は上部電極配線により被覆されるようにされ
る。
上部電極配線の自己整合的な接続を可能ならしめ
るために、層間絶縁膜を接続孔を開孔したのちに
上部電極配線材料を全面に付着し、全面に耐エツ
チ性をもつ有機薄膜を塗布した後、表面から均一
に有機薄膜をエツチングし、凹になつた接続孔部
のみに耐エツチ性有機薄膜を残存せしめ、しかる
後通常のホトエツチング法により、上部電極配線
を形成するか、または上部電極配線材料を全面に
付着し、全面にポジタイプレジストを塗布した後
に、上部電極パターンを露光するに際し、比較的
薄く塗布された接続孔以外の部分は現像処理に対
し、十分レジスト膜が溶解され、比較的厚く塗布
された接続孔部分は現像処理に対し、レジスト膜
が残存する範囲の露光エネルギで露光した後、現
像、ポストベーク、エツチングを行ない、上部電
極配線パターンにかかわりなく、少なくとも接続
孔部は上部電極配線により被覆されるようにされ
る。
この発明の他の実施例によれば、接続孔部分の
耐エツチ性有機薄膜またはポジタイプレジストの
塗布膜厚と他の部分の塗布膜厚の差を大きくし、
本技術の生産上の余裕度を大きくする3つの方法
が提供される。その1は、下部電極配線と上部電
極配線の層間絶縁膜に高濃度にリンをドープした
PSG膜を用い、950℃〜1100℃で10〜30分間の熱
処理を行ない、粘性流動を起させて、表面を平坦
化したのちに、ホトエツチングにより接続孔を開
孔する方法である。本方法は、下部電極配線が基
板に形成され拡散層、高濃度に不純物をドープし
たポリシリコン層または高融点金属を用いる場合
に利用できる。その2は層間絶縁膜に耐熱性樹脂
を用いる方法である。この場合、下部電極配線に
その1に示したような制約は不要となり、Alを
主成分とする導電性金属を用いることができる。
その3は、接続孔部分の塗布膜厚を均一にするた
め、層間絶縁膜に開孔する接続孔をすべて同一の
寸法に統一することにある。
耐エツチ性有機薄膜またはポジタイプレジストの
塗布膜厚と他の部分の塗布膜厚の差を大きくし、
本技術の生産上の余裕度を大きくする3つの方法
が提供される。その1は、下部電極配線と上部電
極配線の層間絶縁膜に高濃度にリンをドープした
PSG膜を用い、950℃〜1100℃で10〜30分間の熱
処理を行ない、粘性流動を起させて、表面を平坦
化したのちに、ホトエツチングにより接続孔を開
孔する方法である。本方法は、下部電極配線が基
板に形成され拡散層、高濃度に不純物をドープし
たポリシリコン層または高融点金属を用いる場合
に利用できる。その2は層間絶縁膜に耐熱性樹脂
を用いる方法である。この場合、下部電極配線に
その1に示したような制約は不要となり、Alを
主成分とする導電性金属を用いることができる。
その3は、接続孔部分の塗布膜厚を均一にするた
め、層間絶縁膜に開孔する接続孔をすべて同一の
寸法に統一することにある。
次にこの発明のより詳細な内容を、まずSiゲー
ト型MOSICについて説明しよう。通常のMOSIC
と同一の製造方法、ポリシリコンゲート配線7お
よびソース・ドレイン層8まで形成した状態を第
2図aに示す。この後8〜11mol%P2O5を添加し
たPSG膜4をCVD法で厚さ0.5μm〜1.0μm成長
させる。本サンプルを、950℃〜1100℃で、10〜
40分間の熱処理をおこなうとPSG膜が粘性流動を
起し、形成直後凹凸のはげしかつたPSG膜が平坦
化される。PSG膜の平坦化をおこなつたのちに、
通常のホトエツチング法で第2図bに示すように
接続孔5を開孔する。この接続孔は、接続孔以外
の部分よりも急岐な段を持つことが必要である。
また後のステツプで耐エツチ性有機膜またはポジ
タイプレジストを塗布するときの、すべての開孔
部の塗布膜厚を均一にするために、開孔の大きさ
はすべて同一にすることが望ましく、例えば2μ
角までは角が光学的に変形した円を用いる。接続
孔を開孔したら、真空蒸着法またはスパツタリン
グ法により、1〜3%Siを含んだAl薄膜を1μm
形成する。
ト型MOSICについて説明しよう。通常のMOSIC
と同一の製造方法、ポリシリコンゲート配線7お
よびソース・ドレイン層8まで形成した状態を第
2図aに示す。この後8〜11mol%P2O5を添加し
たPSG膜4をCVD法で厚さ0.5μm〜1.0μm成長
させる。本サンプルを、950℃〜1100℃で、10〜
40分間の熱処理をおこなうとPSG膜が粘性流動を
起し、形成直後凹凸のはげしかつたPSG膜が平坦
化される。PSG膜の平坦化をおこなつたのちに、
通常のホトエツチング法で第2図bに示すように
接続孔5を開孔する。この接続孔は、接続孔以外
の部分よりも急岐な段を持つことが必要である。
また後のステツプで耐エツチ性有機膜またはポジ
タイプレジストを塗布するときの、すべての開孔
部の塗布膜厚を均一にするために、開孔の大きさ
はすべて同一にすることが望ましく、例えば2μ
角までは角が光学的に変形した円を用いる。接続
孔を開孔したら、真空蒸着法またはスパツタリン
グ法により、1〜3%Siを含んだAl薄膜を1μm
形成する。
上部電極配線6が接続孔を自己整合的に完全に
被覆するようにするには2つの方法がある。その
1は、電極薄膜を形成後、第2図cに示すように
有機薄膜9、例えばネガタイプホトレジストを例
えば平坦な部分で0.5μmの膜厚になるようにス
ピンナー法で塗布すると、開孔後には約1.5μm
塗布される。その後、例えば酸素プラズマ中で有
機薄膜を表面からゆつくり灰化し、およそ0.6μ
m除去すると開孔部の有機薄膜のみが残存し、他
の部分はすべて除去される。このような方法で開
孔部のみ有機薄膜を残存させた状態を第2図dに
示す。その後、通常のホトエツチング法で、上部
電極配線を形成させると、同図eに示すように上
部電極配線は開孔部を必らず被覆した形で形成さ
れる。この状態をさらに明確に示したのが第3図
a〜dである。第3図a〜bは、開孔部と上部電
極配線の位置合せ誤差がなく、本技術の特徴はあ
らわになつていないが、第3図c〜dでは上部電
極配線の位置合せが、開孔部に対してずれている
にもかかわらず、上部電極配線は開孔部を被覆し
ている状態を示している。
被覆するようにするには2つの方法がある。その
1は、電極薄膜を形成後、第2図cに示すように
有機薄膜9、例えばネガタイプホトレジストを例
えば平坦な部分で0.5μmの膜厚になるようにス
ピンナー法で塗布すると、開孔後には約1.5μm
塗布される。その後、例えば酸素プラズマ中で有
機薄膜を表面からゆつくり灰化し、およそ0.6μ
m除去すると開孔部の有機薄膜のみが残存し、他
の部分はすべて除去される。このような方法で開
孔部のみ有機薄膜を残存させた状態を第2図dに
示す。その後、通常のホトエツチング法で、上部
電極配線を形成させると、同図eに示すように上
部電極配線は開孔部を必らず被覆した形で形成さ
れる。この状態をさらに明確に示したのが第3図
a〜dである。第3図a〜bは、開孔部と上部電
極配線の位置合せ誤差がなく、本技術の特徴はあ
らわになつていないが、第3図c〜dでは上部電
極配線の位置合せが、開孔部に対してずれている
にもかかわらず、上部電極配線は開孔部を被覆し
ている状態を示している。
上部電極配線が接続孔を完全に被覆するための
他の手法は、第2図bまでの工程終了後、上部電
極薄膜を真空蒸着法で形成したのち、ポジタイプ
レジストを平坦部で膜厚が0.5μmになるように
スピンナー塗布する。このように塗布すると約
1.0μmの深さをもつ接続孔部分では1.5μm塗布
される。このように処理したウエハを上部電極パ
ターンを用いて第2図fのように露光する。ポジ
タイプレジスト現像後の残存膜厚を露光エネルギ
および塗布膜厚を変えて調べると第4図のような
曲線が得られる。すなわち比較的薄い塗布膜厚を
もつレジストに対しては図中E1で示した低露光
エネルギーで現像処理で可溶化するに十分である
が、厚いレジスト膜に対してはE2なる比較的大
なるエネルギーを必要とする。すなわち、第2図
fの段階で露光エネルギーをE1とE2の間に選択
すれば、平面上の配線パターンは十分に解像さ
れ、厚いレジストが塗布された接続孔部分はたと
え配線用のパターンの位置合せがずれて露光され
たとしても第2図gに示すようにレジストパター
ンが残存することになる。同図gに示したように
レジストパターンを形成後、既知の方法で、レジ
ストパターンのホトエツチングを行ない、レジス
ト膜を除去すると第2図eのように、接続孔部分
は必らず上部電極薄膜で被覆された上部電極配線
が形成できる。
他の手法は、第2図bまでの工程終了後、上部電
極薄膜を真空蒸着法で形成したのち、ポジタイプ
レジストを平坦部で膜厚が0.5μmになるように
スピンナー塗布する。このように塗布すると約
1.0μmの深さをもつ接続孔部分では1.5μm塗布
される。このように処理したウエハを上部電極パ
ターンを用いて第2図fのように露光する。ポジ
タイプレジスト現像後の残存膜厚を露光エネルギ
および塗布膜厚を変えて調べると第4図のような
曲線が得られる。すなわち比較的薄い塗布膜厚を
もつレジストに対しては図中E1で示した低露光
エネルギーで現像処理で可溶化するに十分である
が、厚いレジスト膜に対してはE2なる比較的大
なるエネルギーを必要とする。すなわち、第2図
fの段階で露光エネルギーをE1とE2の間に選択
すれば、平面上の配線パターンは十分に解像さ
れ、厚いレジストが塗布された接続孔部分はたと
え配線用のパターンの位置合せがずれて露光され
たとしても第2図gに示すようにレジストパター
ンが残存することになる。同図gに示したように
レジストパターンを形成後、既知の方法で、レジ
ストパターンのホトエツチングを行ない、レジス
ト膜を除去すると第2図eのように、接続孔部分
は必らず上部電極薄膜で被覆された上部電極配線
が形成できる。
以上の実施例はSiゲート型MOSICについて、
接続孔部分以外の平坦化の手法として高濃度リン
添加PSG膜の高温熱処理における粘性流動を用い
た場合であるが、平坦化の手法として耐熱性有機
材料であるポリイミド・インインドロ・キナゾリ
ンジオンを用いた場合にはより平坦化が完全にお
こなわれ、本技術のプロセス余裕度を大きくとる
ことが可能である。また上記膜を用いる場合は膜
形成の最終温度が、850℃ですむので、下部電極
および上部電極がともにAlを主成分とする伝導
性金属を用いる場合でも利用可能である。
接続孔部分以外の平坦化の手法として高濃度リン
添加PSG膜の高温熱処理における粘性流動を用い
た場合であるが、平坦化の手法として耐熱性有機
材料であるポリイミド・インインドロ・キナゾリ
ンジオンを用いた場合にはより平坦化が完全にお
こなわれ、本技術のプロセス余裕度を大きくとる
ことが可能である。また上記膜を用いる場合は膜
形成の最終温度が、850℃ですむので、下部電極
および上部電極がともにAlを主成分とする伝導
性金属を用いる場合でも利用可能である。
本発明を採用するにあたつては接続孔以外の層
間絶縁膜は平坦にして、接続孔部分と、その他の
部分の耐エツチ性有機薄膜またはポジタイプレジ
スト膜の膜厚差を大きく形成する必要があるが、
このためには接続孔は平面的には小さな寸法で、
且つある程度深いほうが望ましい。通常の半導体
集積回路ではこのような小さな接続孔が大部分で
あるが、電流容量のために幅の広い配線と、平面
的に大きな接続孔が必要な部分がある。平面的に
大きな接続孔を用いると第5図aに示すように塗
布膜の厚さを大きくとるのが困難である。したが
つて、第5図bに示すように、電流容量を大きく
必要な部分においても、標準化された複数個の接
続孔を用いることが望ましい。
間絶縁膜は平坦にして、接続孔部分と、その他の
部分の耐エツチ性有機薄膜またはポジタイプレジ
スト膜の膜厚差を大きく形成する必要があるが、
このためには接続孔は平面的には小さな寸法で、
且つある程度深いほうが望ましい。通常の半導体
集積回路ではこのような小さな接続孔が大部分で
あるが、電流容量のために幅の広い配線と、平面
的に大きな接続孔が必要な部分がある。平面的に
大きな接続孔を用いると第5図aに示すように塗
布膜の厚さを大きくとるのが困難である。したが
つて、第5図bに示すように、電流容量を大きく
必要な部分においても、標準化された複数個の接
続孔を用いることが望ましい。
本発明の効果は、以上説明したように、従来技
術では第1図a〜bに示すように、上部電極配線
はパターン的に下部電極配線との接続孔部分を完
全に被覆する必要があるため、いわゆるドツクボ
ーン形状となり、隣接する上部電極配線との距離
を大きくする必要があつたのに対し、本発明は、
接続孔部分は必らず上部電極配線で被覆されるの
で、隣接する配線との間隔を小さくとれることに
ある。例えば、実用解像度2μm、位置合せ精度
1.5μmのホトエツチング技術では、接続孔部分
での配線の中心から中心までの距離Lは、 L=2×(実用解像度)+(位置決め精度) =5.5μm の配線が可能にすぎないが、本発明においては、 L=(実用解像度)+(実用解像度または位置決
め精度の大なる方)=4.0μm で良く、プロセスの大幅な変更を行なわずに、集
積度を37.5%も向上することが可能になる。
術では第1図a〜bに示すように、上部電極配線
はパターン的に下部電極配線との接続孔部分を完
全に被覆する必要があるため、いわゆるドツクボ
ーン形状となり、隣接する上部電極配線との距離
を大きくする必要があつたのに対し、本発明は、
接続孔部分は必らず上部電極配線で被覆されるの
で、隣接する配線との間隔を小さくとれることに
ある。例えば、実用解像度2μm、位置合せ精度
1.5μmのホトエツチング技術では、接続孔部分
での配線の中心から中心までの距離Lは、 L=2×(実用解像度)+(位置決め精度) =5.5μm の配線が可能にすぎないが、本発明においては、 L=(実用解像度)+(実用解像度または位置決
め精度の大なる方)=4.0μm で良く、プロセスの大幅な変更を行なわずに、集
積度を37.5%も向上することが可能になる。
第1図a〜bは従来法における下部電極配線と
上部電極配線の接続法を示す図であり、aはレイ
アウト図を、bは断面図を示す。第2図a〜g
は、本発明の一実施例を示す、シリコンゲート型
集積回路装置で、工程毎の断面図を示している。
第3図a〜dは本発明により形成され、下部電極
配線と上部電極配線の接続部のレイアウト構造と
断面構造を示す図であり、a〜bは上部電極配線
と接続孔の位置合せが正確に行なわれている場合
を示す夫々平面図及び断面図、c〜dは上部電極
配線と接続孔の位置合せがずれている場合を示す
夫々平面図及び断面図である。第4図は、ポジタ
イプレジストの塗布膜厚と露光エネルギを変化さ
せた場合、現像後の膜厚が、どのように変化する
かを示した図、第5図a〜bは大きな接続孔を1
つあけた場合と小さな接続孔を複数個あけた場
合、耐エツチ性有機薄膜または、ポジタイプホト
レジスト膜がどのように変化するかを示した断面
図である。 1…Si基板、2…絶縁層(熱酸化膜)、3…下
部電極配線、4…層間絶縁層、5…接続孔、6…
上部電極配線、7…ポリシリコン層、8…n+拡
散層、9…耐エツチ性有機薄膜、10…紫外線、
11…紫外線の遮閉材、12…ポジタイプレジス
ト、13…耐エツチ性有機材料またはポジタイプ
レジスト。
上部電極配線の接続法を示す図であり、aはレイ
アウト図を、bは断面図を示す。第2図a〜g
は、本発明の一実施例を示す、シリコンゲート型
集積回路装置で、工程毎の断面図を示している。
第3図a〜dは本発明により形成され、下部電極
配線と上部電極配線の接続部のレイアウト構造と
断面構造を示す図であり、a〜bは上部電極配線
と接続孔の位置合せが正確に行なわれている場合
を示す夫々平面図及び断面図、c〜dは上部電極
配線と接続孔の位置合せがずれている場合を示す
夫々平面図及び断面図である。第4図は、ポジタ
イプレジストの塗布膜厚と露光エネルギを変化さ
せた場合、現像後の膜厚が、どのように変化する
かを示した図、第5図a〜bは大きな接続孔を1
つあけた場合と小さな接続孔を複数個あけた場
合、耐エツチ性有機薄膜または、ポジタイプホト
レジスト膜がどのように変化するかを示した断面
図である。 1…Si基板、2…絶縁層(熱酸化膜)、3…下
部電極配線、4…層間絶縁層、5…接続孔、6…
上部電極配線、7…ポリシリコン層、8…n+拡
散層、9…耐エツチ性有機薄膜、10…紫外線、
11…紫外線の遮閉材、12…ポジタイプレジス
ト、13…耐エツチ性有機材料またはポジタイプ
レジスト。
Claims (1)
- 【特許請求の範囲】 1 層間絶縁膜に接続孔を開孔した後に、上部電
極配線材料を全面に付着し、全面に耐エツチ性を
もつ有機薄膜を形成した後、ほぼ均一に有機薄膜
を全面エツチし、凹になつた接続孔部に耐エツチ
性薄膜を残存せしめ、しかる後ホトエツチング法
により上部電極配線パターンを形成する電極配線
の製法。 2 層間絶縁膜に接続孔を開孔した後に、上部電
極配線材料を全面に付着し、全面にポジタイプレ
ジストを塗布した後、上部電極配線パターンを露
光するに際し、比較的薄く塗布された接続孔以外
の部分は現像処理に対し十分レジスト膜が溶解さ
れ、比較的厚く塗布された接続孔部分は現像処理
に対し、レジスト膜が残存する範囲の露光エネル
ギーで露光した後、現像、ポストベーク、エツチ
ングを行なうことにより上部電極配線パターンを
形成する特許請求の範囲第1項記載の電極配線の
製法。 3 相互配線の接続孔以外の部分の耐エツチ性有
機物あるいはポジタイプレジストの塗布膜厚を均
一にするため、層間絶縁膜を高濃度にリンを含む
PSG膜で形成し、高温の熱処理でPSG膜のフロー
を起し、層間絶縁膜の平坦化を行なつた後に接続
孔を開孔した後、上部電極配線を形成する特許請
求の範囲第1項記載の電極配線の製法。 4 相互配線の接続孔以外の部分の耐エツチ性有
機物あるいはポジタイプレジストの塗布膜厚を均
一にするため、耐熱性有機絶縁材をスピンナー塗
布して平坦な層間絶縁膜を形成した後、上部電極
配線を形成する特許請求の範囲第1項記載の電極
配線の製法。 5 多数の接続孔部分における耐エツチ性有機物
あるいはポジタイプレジストの塗布膜厚を均一に
するため、同一寸法による、単一または複数個の
接続孔により上部電極と下部電極配線の接続をと
ることを特徴とした特許請求の範囲第1項記載の
電極配線の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1982279A JPS55113344A (en) | 1979-02-23 | 1979-02-23 | Electrode wiring and its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1982279A JPS55113344A (en) | 1979-02-23 | 1979-02-23 | Electrode wiring and its manufacture |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP490286A Division JPS61179556A (ja) | 1986-01-16 | 1986-01-16 | 電極配線 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55113344A JPS55113344A (en) | 1980-09-01 |
JPS6214095B2 true JPS6214095B2 (ja) | 1987-03-31 |
Family
ID=12009998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1982279A Granted JPS55113344A (en) | 1979-02-23 | 1979-02-23 | Electrode wiring and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55113344A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2525389A1 (fr) * | 1982-04-14 | 1983-10-21 | Commissariat Energie Atomique | Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre |
FR2542920B1 (fr) * | 1983-03-18 | 1986-06-06 | Commissariat Energie Atomique | Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre |
JPH0490514A (ja) * | 1990-08-02 | 1992-03-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPH1154614A (ja) * | 1997-07-29 | 1999-02-26 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1979
- 1979-02-23 JP JP1982279A patent/JPS55113344A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS55113344A (en) | 1980-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4188707A (en) | Semiconductor devices and method of manufacturing the same | |
US5479054A (en) | Semiconductor device with improved planarization properties | |
JPS615580A (ja) | 半導体装置の製造方法 | |
JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
US6121129A (en) | Method of contact structure formation | |
JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
JPS594057A (ja) | コンタクトホ−ル形成方法 | |
US5510286A (en) | Method for forming narrow contact holes of a semiconductor device | |
JPS6214095B2 (ja) | ||
US4505030A (en) | Process for positioning an interconnection line on an electrical contact hole of an integrated circuit | |
JPS61179556A (ja) | 電極配線 | |
JPS63313866A (ja) | 半導体装置の製造方法 | |
JPS59161048A (ja) | 多層配線部材の製造方法 | |
JPS59163838A (ja) | 半導体装置の製造方法 | |
JPS62179160A (ja) | Mis型半導体装置の製造方法 | |
JPH0119255B2 (ja) | ||
JP3330673B2 (ja) | 半導体装置及びその製造方法 | |
JPS5939046A (ja) | ゲ−トアレイの製造方法 | |
JPS6149439A (ja) | 半導体装置の製造方法 | |
JPS62293644A (ja) | 半導体装置の製造方法 | |
JPS6130422B2 (ja) | ||
JPS59175124A (ja) | 半導体装置の製造方法 | |
JPS58124268A (ja) | 集積回路装置 | |
JPS59148340A (ja) | 半導体装置及びその製造方法 | |
JPS61107747A (ja) | 半導体装置の製造方法 |