JP3330673B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＩＣやＬＳＩデバイ
スなどの半導体装置及びその製造方法に関するものであ
る。

【０００２】

【従来の技術】半導体装置は、一般に、シリコン基板上
にリソグラフィ技術を用いて、所望のパターンを形成す
ることにより製造される。すなわち、所望の電子回路を
構成するシリコン基板の表面に、不純物を拡散し、ｐｎ
接合を形成するためのパターンを形成し、それらの接続
のためのコンタクト窓をあけ、接続するための配線パタ
ーンを形成する。

【０００３】ここで、リソグラフィを用いた従来の半導
体装置及びその製造方法には、次のようなものがある。
図６は、従来技術の半導体装置を示す断面図であり、図
６において、１はＮ＋、Ｐ＋拡散層が形成されるシリコ
ン（Ｓｉ）基板、２は、シリコン基板１上に形成され、
シリコン基板上の素子の電極等に用いられる配線材料
（ポリシリコン）である。ポリシリコン２は、シリコン
基板１上に形成される電子回路の配線パターンの一部を
なす。３はシリコン基板１及びポリシリコン２上に形成
され、電子回路を構成する素子、配線を相互に絶縁する
高温酸化膜（ＳｉＯ₂）であり、ポリシリコン２及び高
温酸化膜３は、以下の説明にいうパターン層を形成す
る。４はポリシリコン２が形成されたことにより生じる
シリコン基板１上の上記パターン層（ポリシリコン２、
高温酸化膜３）の表面の凹凸を平坦化するＳＯＧ（spin
-on-glass）と呼ばれる塗布ガラス、１０はＳＯＧ４上
に塗布され、上記高温酸化膜３のパターン作成のため、
あるいは、上記パターン層にさらに重ねて配線パターン
及び絶縁層からなるパターン層（図示せず）を形成する
ために用いられるレジスト膜である。このレジスト膜１
０は、エッチングに対して保護膜となる。

【０００４】次に、半導体装置の製造方法について説明
する。半導体装置の製造は、電子回路を構成するシリコ
ン基板１の表面に均一な各種の膜を形成することにより
行われる。すなわち、(イ)所定のｐｎ接合（図示せず）
を形成するために不純物を拡散し、(ロ)形成されたｐｎ
接合を回路に接続するためのコンタクト窓（図示せず）
をあけ、(ハ)それらを相互に接続するための配線パター
ンを形成する。図６において、ポリシリコン２は配線パ
ターンとしてのものである。そして、ポリシリコン２の
上に、形成された素子及び配線の絶縁、保護のための高
温酸化膜（ＳｉＯ₂）３を形成する。さらに、高温酸化
膜３の上に重ねてアルミなどにより配線パターン（図示
せず）が形成され、電子回路が構成されていく。

【０００５】以上のそれぞれの工程(イ)〜(ハ)におい
て、所望のパターンを形成するためにリソグラフィが用
いられる。ここで、リソグラフィとは、光などに感応す
る物質を利用して微細なデバイスや回路のパターンを複
製、量産する技術であり、一般に、以下の工程からな
る。 (1)シリコン基板上に、エッチングに対して保護膜とな
る感光性レジスト膜を形成する。 (2)所望のパターンが描かれたマスクを通して、紫外線
などによりレジスト膜を露光する。 (3)現像、すなわち不要なレジスト膜を除去することに
より所望のパターンのレジスト膜を形成する。 (4)化学薬品（希釈したフッ化酸ＨＦなど）を用いる等
によりエッチングを行う。このときレジスト膜は、エッ
チングに対する保護膜として働くので、レジスト膜に覆
われていない部分のみが溶ける。

【０００６】ところで、図６において、シリコン基板１
上にポリシリコン２が形成され、高温酸化膜３は、さら
にその上に形成されているため、ポリシリコン２の厚み
に起因して生じる凹部（図３における２０）や凸部（図
３における２１）のため、高温酸化膜３に段差（凹凸）
が生じる。ここで、図６に示すＳＯＧ４を重ねる事な
く、高温酸化膜３上にレジストパターン１０を重ねて形
成し、さらにリソグラフィを行うことがある。この場合
において、上記の凹凸があると、次に重ねて形成する層
のパターン形成の際に種々の不具合を生じる。

【０００７】すなわち、上記工程(1)により、高温酸化
膜３あるいは配線用のアルミの層（図示せず）に重ねて
形成されたレジスト膜１０は、凹部２０、凸部２１に従
ってその膜に厚い部分と薄い部分とが生じる。そして、
この膜厚が不均一なレジスト膜１０にたいして、工程
(2)を行うと、露光に光を用いているので、上記凹凸の
影響により、露光の光が乱反射し、工程(3)の現像をし
ても、所望のレジストパターンを得ることができない。
さらに、適正な露光のためには、レジスト膜１０の厚み
の厚い部分には紫外線を多く照射し、薄い部分には少な
く照射する必要があるが、実際には、均一に紫外線を照
射するため、レジスト膜１０の厚い部分（凹部２０に対
応する部分）は露光不足となりパターンがはっきりしな
くなる。一方、薄い部分（凸部２１に対応する部分）は
露光過度となり、パターンが細くなる。

【０００８】これらの現象は、図６の高温酸化膜３に重
ねて形成されるアルミ配線層等（図示せず）のパターン
に対し悪影響を与え、半導体装置の歩留まり及び信頼性
の低下を招く。したがって、このような不具合を解消す
るために、高温酸化膜３の段差（凹凸）をできるだけ少
なくする必要がある。

【０００９】そのため、従来は、図６に示すように、高
温酸化膜３に重ねて塗布ガラス（ＳＯＧ）４を塗布する
ことにより、凹凸による段差を平坦化する方法が用いら
れている。ＳＯＧとは、ケイ素化合物を有機溶剤に溶解
した溶液、及びこれを塗布・焼成することによって形成
されるＳｉＯ₂を主成分とする膜の総称である。ＳＯＧ
は、塗布するときに、凹部に深く溜まるという平坦化能
力をもつため、ＳＯＧを塗布すると、図６に示すよう
に、基板上の凹部２０に厚く、凸部２１に薄く、段差を
緩和するように皮膜が形成され、ポリシリコンパターン
２による段差を低減することができ、レジスト膜１０の
膜厚の均一化が可能となる。

【００１０】

【発明が解決しようとする課題】従来の、ＳＯＧ４を用
いて平坦化する方法において、凹部２０、凸部２１の差
を完全になくし、より平坦性を高めるためには、ＳＯＧ
４を厚く塗布する必要がある。しかし、ＳＯＧ４は、焼
成によって無機質化するする際に大きな体積減少を生じ
ると共に、膜の内部応力が大きくなる性質をもち、この
ため、厚く塗布した場合、クラックが発生しやすくな
る。クラックが生じると、重ねて形成されるレジスト層
１０等に歪みが生じ、平坦化の効果が薄れ、パターンに
乱れが生じる。さらに、上層に形成された導電膜（図示
せず）の一部がクラック内に入り込むと、これをエッチ
ングにより完全に除去するのは難しく、このクラック内
の導電膜により配線パターンがショートする等の不具合
を引き起こす。このため、ＳＯＧ４を用いた平坦化法
は、所望の平坦性を得にくかった。

【００１１】この発明は、上記のような問題点を解消す
るためになされたもので、レジスト膜の下地となるパタ
ーン層の凹凸を除去することにより、所望のパターンを
形成し、信頼性の高い半導体装置を得ることを目的とし
ており、さらに、この装置の生産に適した製造方法を提
供することを目的とする。

【００１２】

【課題を解決するための手段】この発明に係る半導体装
置は、凹凸をもつパターン層が形成された半導体基板
と、シリサイド、ポリシリコン等の金属膜からなり、上
記パターン層上の凹部に埋め込まれたダミーパターンと
を備え、上記ダミーパターンにより上記凹凸が平坦化さ
れていることを特徴とするものである。 また、この発明
に係る半導体装置の製造方法は、凹凸をもつパターン層
が形成された半導体基板上に、上記パターン層上の凹部
を埋めるようにシリサイド、ポリシリコン等の金属膜を
形成する第１の工程と、上記第１の工程により形成され
た上記金属膜層の、上記凹凸の凸部に対応する部分を除
去し、上記凹凸の凹部に上記金属膜層の一部をダミーパ
ターンとして残す第２の工程と備え、上記ダミーパター
ンにより上記凹凸が平坦化されることを特徴とするもの
である。 また、この発明に係る半導体装置の製造方法
は、凹凸をもつパターン層が形成された半導体基板上
に、上記パターン層上の凹部を埋めるようにシリサイ
ド、ポリシリコン等の金属膜層を形成する第１の工程
と、上記半導体基板上でパターンが形成される第１の領
域の上記第１の工程により形成された上記金属膜層に対
しパターンを形成するとともに、上記半導体基板上でパ
ターンが形成されない第２の領域の上記第１の工程によ
り形成された上記金属膜層の、上記凹凸の凸部に対応す
る部分を除去し、上記凹凸の凹部に上記金属膜層の一部
をダミーパターンとして残す第２の工程とを備え、上記
ダミーパターンにより上記第２の領域における上記凹凸
が平坦化されることを特徴とするものである。 また、こ
の発明に係る半導体装置は、凹凸をもつパターン層が形
成された半導体基板と、シリサイド、ポリシリコン等の
金属膜からなり、上記パターン層上の凹部に埋め込まれ
たダミーパターンと、上記ダミーパターン上、又は該ダ
ミーパターンと上記パターン層との上に形成された流動
性のある無機物層とを備え、上記ダミーパターンおよび
上記無機物層とにより上記凹凸が平坦化されていること
を特徴とするものである。 さらに、この発明に係る半導
体装置の製造方法は、凹凸をもつパターン層が形成され
た半導体基板上に、上記パターン層上の凹部を埋めるよ
うにシリサイド、 ポリシリコン等の金属膜層を形成する
第１の工程と、上記第１の工程により形成された層の、
上記凹凸の凸部に対応する部分を除去し、上記凹凸を平
坦化するダミーパターンを形成する第２の工程と、上記
パターン層及び上記ダミーパターン上に流動性のある無
機物を塗布し、処理することにより、上記パターン層及
び上記ダミーパターンの表面を平坦化する無機物層を形
成する第３の工程とを備えたものである。

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】

【作用】請求項１及び請求項２の発明においては、半導
体基板上に形成されたパターン層に、上記パターン層上
に生じる凹凸に対応する厚みをもち、上記パターン層上
の凹部にシリサイド、ポリシリコン等の金属膜で形成さ
れたダミーパターンを形成し、上記ダミーパターンが凹
部を埋め、上記パターン層の凹凸を軽減し、平坦化す
る。

【００１８】請求項３の発明においては、半導体基板上
のパターンの形成される領域において、所定のパターン
を形成するとともに、上記半導体基板上のパターンの形
成されない領域において、パターン層上に生じる凹凸の
凸部に対応する部分を除去することにより、シリサイ
ド、ポリシリコン等の金属膜のダミーパターンを形成
し、このひとつの工程により、所定のパターンを形成
と、パターン層の凹凸の軽減、平坦化を同時に行う。

【００１９】請求項４及び請求項５の発明においては、
半導体基板上に形成されたパターン層に、上記パターン
層上に生じる凹凸に対応する厚みをもち、上記パターン
層上の凹部にシリサイド、ポリシリコン等の金属膜で形
成されたダミーパターンを形成することにより凹部を埋
め、上記凹凸を平坦化するとともに、上記パターン層及
び上記ダミーパターン上に流動性のある無機物を塗布
し、処理することにより無機物層を形成し、上記パター
ン層及び上記ダミーパターンの表面を、より平坦化す
る。

【００２０】

【実施例】実施例１． 以下、この発明の一実施例を図について説明する。図１
は、この発明による半導体装置を示す断面図であり、シ
リコン基板上に形成されたポリシリコンの配線の断面を
模式的に示している。図１において、１はＮ＋、Ｐ＋拡
散層が形成されるシリコン（Ｓｉ）基板、２は、シリコ
ン基板１上に形成され、シリコン基板上の素子の電極等
に用いられる配線材料（ポリシリコン）であり、シリコ
ン基板上１に形成される電子回路の接続等のためのパタ
ーンの一部を構成する。３はシリコン基板１及びポリシ
リコン２上に形成され、電子回路を構成する素子、配線
を相互に絶縁する高温酸化膜（ＳｉＯ₂）であり、上記
ポリシリコン２及び高温酸化膜３は、以下の説明にいう
パターン層を構成する。５は高温酸化膜３上に形成され
た絶縁膜としての高温酸化膜（ＳｉＯ₂）であり、上記
パターン層に重ねて形成されるパターン層の一部であ
る。６は高温酸化膜３の凹凸をなくし平滑化するよう
に、高温酸化膜３に重ねてポリシリコンにより形成され
るダミーパターン、１０は高温酸化膜５上に塗布され、
パターン層（ポリシリコン２及び高温酸化膜３）に重ね
て形成されるパターン層（高温酸化膜５又は図示されな
い金属膜）を形成するエッチングの際に、保護膜となる
レジスト膜である。

【００２１】この図１の半導体装置において、その断面
図からわかるように、平坦なシリコン基板１上に形成さ
れたポリシリコン２により、ポリシリコン２の厚みに対
応する凹部２２及び凸部２３が生じる。この凹部２２に
かかわる部分について、シリコン基板上１の凹部２２と
凸部２３との高さの差とほぼ同等の厚みをもつダミーパ
ターン６を形成することにより、この凹部２２と凸部２
３との高さの差をなくし、シリコン基板１上のパターン
層の高さを平坦化している。すなわち、凹部２２の高さ
は、凹部２２にのみ重ねて形成されたダミーパターン６
の厚みを加えたものになり、それは凸部２３の高さと同
じになる。

【００２２】次に、図１に示す半導体装置の製造方法に
ついて、図２に基づいて説明する。 ・工程Ａ１ 図２(a)に示すシリコン基板１上には、ポリシリコン２
により配線が形成され、さらにそのうえに、絶縁層とし
て高温酸化膜３が形成されているものとする。このシリ
コン基板１の全面に、ポリシリコンの膜によるダミーパ
ターン用の層１１を形成する（図２(b)）。このポリシ
リコンのダミーパターン用の層１１の膜は、ポリシリコ
ン２の配線に起因する凹凸に対応した厚みを持つものと
する。 ・工程Ｂ１ ポリシリコンのダミーパターン用の層１１が形成された
シリコン基板１（図２(b)）上に、さらに感光性を有す
るフォトレジストを塗布して、レジスト膜１２を形成す
る（図２(c)）。このレジスト膜１２は、ポリシリコン
のダミーパターン用の層１１を保護するためのものであ
る。

【００２３】・工程Ｃ１ レジスト膜１２に対して、凹部２２にかかわる部分のみ
に紫外線が照射されるようにパターンが描かれたマスク
１３を通して紫外線１６を照射する。マスク１３には、
パターンに応じて、紫外線１６を通す部分１４と、通さ
ない部分１５とが形成されており、部分１４に対応した
紫外線１６のみがマスクを透過し、レジスト膜１２に照
射される（図２(d)）。 ・工程Ｄ１ 次に、所定の溶剤を用いて現像を行うと、レジスト膜１
２の紫外線の当たった部分のみがの現像工程でも溶けず
に残り、当たらなかった部分は現像液に溶け、レジスト
膜１２に所望のパターンが形成される（図２(e)）。す
なわち、図１の凹部２２にかかわる部分のみにレジスト
膜１２が残る。

【００２４】・工程Ｅ１ その後、エッチングを行うと、レジスト膜１２は、エッ
チングに対する保護膜として働くから、レジスト膜１２
に覆われていない部分のポリシリコンのダミーパターン
用の層１１のみが溶け、凹部２２にかかわる部分が残
る。そして、レジスト膜１２を除去すれば、ダミーパタ
ーン６が得られる（図２(f)）。このように凹部２２の
みに、その凹凸の差に対応したポリシリコンが残り、こ
のように形成されたポリシリコンのダミーパターン６は
凹凸をなくすから、シリコン基板１上のパターン層の厚
みは平滑化される。 ・工程Ｆ１ このパターン層に重ねて、さらに、パターン層を形成す
るために、高温酸化膜５を重ねて形成し（図２(g)）、
所望のパターンを形成した後、上記工程Ａ１〜工程Ｅ１
を繰り返すことによりパターニングを行う。この高温酸
化膜５は、平坦化されたパターン層に重ねて形成される
ので、その膜厚は均一となる。

【００２５】このようにして形成されたポリシリコンに
よるダミーパターン６は、ポリシリコン本来の、配線材
料になったり、ゲート電極になったりする役割をもた
ず、単にポリシリコン２による凹凸を埋めるための役割
を持っている。

【００２６】そして、この方法による平坦化によれば、
従来用いられたＳＯＧ４の場合のようなクラックは発生
せず、凹凸を除去することができる。このため、パター
ンを形成した上にさらに重ねてパターンを形成する場合
において、下層のパターンによる凹凸は除去され、十分
に平坦化された安定した下地を形成するため、パターニ
ングの不具合等は生じず、歩留まりのよい、プロセスマ
ージンのある半導体装置を得ることができる。

【００２７】なお、上記実施例では、ダミーパターンは
ポリシリコンで形成されていたが、これはモリブデンシ
リサイド(ＭｏＳｉｘ）、タングステンシリサイド（Ｗ
Ｓｉｘ）等の金属やシリコン酸化膜（ＳｉＯ２）やシリ
コン窒化膜（Ｓｉ３Ｎ４）等の絶縁膜でもよい。これら
の膜は一般に良く使われるもので、ダミーパターンとし
て適当である。

【００２８】実施例２．上記実施例ではダミーパターン
６を形成するために、ポリシリコン膜の形成、レジスト
パターンの形成、エッチングの工程Ａ１〜Ｅ１を追加す
る必要があったが、これらの工程を単独で行わず、回路
の形成のためのリソグラフィと同時におこなってもよ
い。

【００２９】例えばメモリセルと周辺回路とからなるメ
モリＬＳＩのパターン形成においては、メモリセルはゲ
ート回路が重ねられて構成されるのに対し、同一のシリ
コン基板上に形成される周辺回路は平面的に構成される
というように、それらの構造が大きく異なり、メモリセ
ルのパターニングの際に周辺回路のパターンが形成され
ないといった場合がある。また、メモリセルのゲートを
タングステンシリサイドで形成し、一方、周辺回路のゲ
ートをポリシリコンで形成するというように、配線の材
料が異なる場合も、同様にパターンが形成されない領域
が生じる。

【００３０】このような場合、メモリセルのパターニン
グのためのマスクにおいて、周辺回路の部分は使用され
ずブランクとなっている。そこで、このブランクの部分
を有効活用し、この部分にダミーパターン形成用のマス
クを作成し、メモリセルのパターニングと同時に、周辺
回路にダミーパターンを形成するようにして、周辺回路
の部分の平坦化を行えば、パターン形成とダミーパター
ン形成とを同時に行うことができ、経済的である。

【００３１】ここで、メモリＬＳＩのパターン作成に用
いられるマスクを、説明のため模式的に表現した図を図
３に示す。１３ａ、１３ｂ、１３ｃはそれぞれ異なる工
程における、それぞれのパターンを作成するための複数
のマスクであり、マスク全体がメモリＬＳＩチップ全体
のパターンに対応している。

【００３２】図３(a)に示すマスク１３ａにおいて、１
７ｂはメモリＬＳＩのメモリセルの配線（パターニン
グ）のためのマスクパターンが描かれている（具体的な
パターンは図示していない、他の領域についても同じ）
領域であり、１７ａ、１７ｃは、それぞれメモリＬＳＩ
の周辺回路のパターニングのためのマスクパターンが描
かれている領域である。マスク１３ａにおいては、メモ
リＬＳＩ全体にパターニングがなされるため、全体にパ
ターニングのためのマスクパターンが描かれている。

【００３３】しかし、上述したように、図３(ｂ)のマス
ク１３ｂにおいて、周辺回路のパターニングのためのマ
スクパターンの領域１８ａ、１８ｂには所定のパターン
が描かれるものの、メモリセルのためのマスクパターン
の領域１８ｂにはパターンが描かれず、ブランク（未使
用）となる場合がある。このような場合に、図３（ｂ）
に示すメモリセルのマスクパターンの領域１８ｂにダミ
ーパターン６を形成するためのパターン（ダミーパター
ン用マスク）を描き、周辺回路のパターンを形成すると
同時に、メモリセルのダミーパターン６を形成して周辺
回路の平坦化を行うようにする。

【００３４】以下、上記マスク１３ｂを用いたダミーパ
ターンの形成方法について、半導体装置としてＥＰＲＯ
Ｍ（erasable programmable read only memory）を例に
とり、具体的な工程について説明する。図４は、ＥＰＲ
ＯＭの断面図であり、周辺回路およびメモリセルのゲー
ト部分の断面を示している。図４中の(a1)、(b1)、(c1)、
(d1)及び(e1)は、以下に説明する工程Ａ２〜Ｅ２におけ
るＥＰＲＯＭの周辺回路の断面を示し、図４中の(a2)、
(b2)、(c2)、(d2)及び(e2)は工程Ａ２〜Ｅ２におけるＥＰ
ＲＯＭのメモリセルの断面を示している。

【００３５】・工程Ａ２ まず、所定のパターン層を形成した後、高温酸化膜を全
面に形成する。例えば、図４(a1)の断面図に示すよう
に、周辺回路において、シリコン基板１上にゲートとシ
リコン基板とを絶縁するための高温酸化膜３ａをはさん
で、ポリシリコンによりＭＯＳトランジスタのゲート１
９を形成する。一方、図４(a2)の断面図に示すように、
メモリセルにおいて、シリコン基板１上に高温酸化膜３
ｂをはさんでメモリのデータ書き込みのためのフローテ
ィングゲート１７を形成し、さらにそれに重ねて、高温
酸化膜３ｂをはさんでデータ読みだしのためのコントロ
ールゲート１８を形成する。高温酸化膜３ｂはゲートを
絶縁するためのものである。さらに、全面に、ゲート１
７、１８、１９等を保護絶縁する高温酸化膜３ｂを形成
する。 ・工程Ｂ２ 次に、図４(a1)の周辺回路及び同図(a2)のメモリセルの
高温酸化膜３ｂに重ねて、ポリシリコンの膜によるダミ
ーパターン用の層１１を全面的に形成する（図４(b1)(b
2)）。ここで、配線材料であるポリシリコンを用いてダ
ミーパターン用の層１１を形成するのは、この層によ
り、メモリセルのダミーパターン６を形成すると同時
に、周辺回路のパターニング（配線）を行うためであ
る。このポリシリコンのダミーパターン用の層１１は、
メモリセルの凹凸に対応した厚みを持つものとする。

【００３６】・工程Ｃ２ ポリシリコンのダミーパターン用の層１１が形成された
周辺回路及びメモリセル上に、さらに、感光性を有する
フォトレジストを塗布してレジスト膜を形成する。そし
て、周辺回路の部分１８ａ、１８ｃについて所定の配線
のパターニングのためのマスクパターンが描かれ、メモ
リセルの部分１８ｂについてダミーパターン形成のため
のマスクパターンが描かれたマスク１３ｂを用いて、レ
ジスト膜の露光、現像を行い、レジストパターン１２を
形成する（図４の(c1)及び(c2)）。このようにして形成
されたレジストパターン１２は、周辺回路（同図(c1)）
においては、ポリシリコンのダミーパターン用の層１１
により所定のゲート作成及び配線を形成するためのもの
であり、メモリセル（同図(c2)）においては、高温酸化
膜３ｂの凹凸をダミーパターン用の層１１により平坦化
するためのものである。

【００３７】・工程Ｄ２ レジストパターン１２が形成された状態で、ダミーパタ
ーン用の層１１をエッチングすると、レジストパターン
１２が保護膜として機能し、所定のパターンが得られる
（図４の(d1)及び(d2)）。すなわち、周辺回路にはポリ
シリコンによる配線パターン２が形成され、メモリセル
には凹凸を除去するためのダミーパターン６が得られ
る。 ・工程Ｅ２ そして、レジストを除去すると、周辺回路には所定の配
線パターン２が得られ（図４(e1))、一方、メモリセル
には、所定の厚みを持つダミーパターン６が高温酸化膜
３ｂの凹凸の凹部を埋めるように形成され、高温酸化膜
３ｂの平坦化が行われる。このように、これらの工程に
よれば、所望のパターニング及び平坦化された断面構造
が得られるので、ひとつの工程で、周辺回路の配線パタ
ーンを形成するとともに、メモリセルの平坦化をおこな
うことができる。

【００３８】以上の工程により得られた周辺回路及びメ
モリセルの上に、必要に応じてアルミ配線等（図示せ
ず）の層を重ねて形成していく。この場合、メモリセル
は平坦化されているから、さらに層を重ねた場合でも、
レジストパターンの乱れによる不具合は生じない。一
方、周辺回路には凹凸があるが、周辺回路は構造はあま
り複雑でなく、また、さほど多層化されないので、重ね
てパターンを形成する場合でも不具合はあまり発生せ
ず、あまり問題とはならない。これに対し、メモリセル
は複雑、かつ、多層構造であり、精度が要求されるか
ら、十分に平坦化することが必要である。

【００３９】また、上記の工程は、メモリセル部分にダ
ミーパターンを形成するものであったが、図３(c)の１
３ｃのマスクパターンを用いることにより、周辺回路の
平坦化をおこなってもよい。

【００４０】すなわち、マスクパターン１３ｃを用いて
パターンを形成する工程において、マスクパターン１３
ｃのブランク（未使用）の領域１９ａ、１９ｃにダミー
パターンを形成するパターンを形成し、これを有効活用
することにより、メモリセルのパターニングと同時に周
辺回路のダミーパターンを形成する。具体的な工程は、
上記Ａ２〜Ｅ２と同様である。

【００４１】以上のように、マスクパターンの使用され
ない部分を有効に活用することにより、ダミーパターン
用の特別の工程を必要とせず、したがって、工程を増加
させることなく、シリコン基板上のパターン層を平坦化
することができる。

【００４２】なお、上記の説明において、ＥＰＲＯＭの
場合を例に取り説明したが、他のＩＣ、ＬＳＩであって
もよく、未使用のマスクの領域を利用してダミーパター
ン６を形成すれば同様の効果が得られる。また、上記の
説明において、周辺回路とメモリセルという、中央部と
周辺部とで、パターンがはっきりと区分される例につい
て説明してきたが、このような場合にかぎらず、形成さ
れるパターンの密度がシリコン基板上の部分ごとに異な
りパターンに疎密がある場合、密度が低い部分の未使用
の領域を有効活用して、密度が高い部分のパターンを形
成するとともに、密度が低い部分にダミーパターンを形
成するようにしてもよい。

【００４３】実施例３．また、従来のＳＯＧを用いた平
坦化方法と、この発明のダミーパターンによる平坦化方
法とを組み合わせて平坦化をおこなってもよく、図５に
そのような構成による半導体装置の断面図の例を示す。
図５において、４は高温酸化膜３及びダミーパターン６
の上に形成されたＳＯＧ膜である。ＳＯＧは、凹部に深
く溜まるという平坦化能力をもつため、ダミーパターン
６では完全に除去できなかった凹凸を緩和するようにＳ
ＯＧ４が形成され、より優れた平坦化が可能である。

【００４４】図５に示す半導体装置の製造方法を簡単に
説明する。まず、実施例１で説明した工程工程Ａ１〜工
程Ｅ１により、高温酸化膜３の上にダミーパターン６を
形成する。その後に、ケイ素化合物を有機溶剤（アルコ
ール等）に溶解させたＳＯＧを、スピンナー等により基
板を回転させながら回転塗布する。そして、熱処理をす
ることにより溶剤の蒸発及び脱水・重合反応を進行させ
無機質のＳＯＧ膜６を形成する。

【００４５】なお、ＳＯＧ４は焼成により無機質化され
るとＳｉＯ₂となり、図５の半導体装置は、図１の高温
酸化膜５をもつ半導体装置と同様の構成をもつことにな
る。

【００４６】なお、上記実施例において、ダミーパター
ンを半導体装置のシリコン基板１の全面に形成するばか
りでなく、必要に応じてその一部に形成してもよく、平
坦化の効果が低い部分についてダミーパターンを形成す
る工程を削減できる。

【００４７】

【発明の効果】以上のように、請求項１及び請求項２の
発明によれば、半導体基板上のパターン層上の凹凸の凹
部にシリサイド、ポリシリコン等の金属膜でダミーパタ
ーンを形成し、平坦化したので、重ねて形成される層の
レジスト膜の露光が適切に行われ、所望のパターンを形
成することができ、信頼性の高い半導体装置を得ること
ができる。

【００４８】また、請求項３の発明によれば、マスクパ
ターンの使用されない部分を有効に活用し、パターンを
形成するとともに、シリサイド、ポリシリコン等の金属
膜でダミーパターンを形成するようにしたので、ダミー
パターンを形成する工程を特に設ける必要がなく、工程
の増加を抑えつつ、所望のパターンを形成することがで
き、信頼性の高い半導体装置を得ることができる。

【００４９】また、請求項４及び請求項５の発明によれ
ば、半導体基板上のパターン層上の凹凸の凹部にシリサ
イド、ポリシリコン等の金属膜でダミーパターンを形成
するとともに、重ねて流動性のある無機物を塗布し、処
理するので、さらに平坦化することができ、所望のパタ
ーンを形成することができ、より信頼性の高い半導体装
置を得ることができる。

【図面の簡単な説明】

【図１】この発明の実施例１による半導体装置の断面を
示す図である。

【図２】この発明の実施例１による半導体装置の製造方
法を示す図である。

【図３】この発明の実施例２による半導体装置の製造に
用いるマスクパターンの概要を示す図である。

【図４】この発明の実施例２による半導体装置の製造方
法を示す図である。

【図５】この発明の実施例３による半導体装置の断面を
示す図である。

【図６】従来の半導体装置の断面を示す図である。

【符号の説明】

１ シリコン基板 ２ 配線材料（ポリシリコン） ３ 高温酸化膜（ＳｉＯ₂） ４ ＳＯＧ ５ 高温酸化膜（ＳｉＯ₂） ６ ダミーパターン

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/027 H01L 21/3205 H01L 21/768

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 凹凸をもつパターン層が形成された半導
   体基板と、 シリサイド、ポリシリコン等の金属膜からなり、上記パ
   ターン層上の凹部に埋め込まれたダミーパターンとを備
   え、 上記ダミーパターンにより上記凹凸が平坦化されている
   ことを特徴とする 半導体装置。
2. 【請求項２】 凹凸をもつパターン層が形成された半導
   体基板上に、上記パターン層上の凹部を埋めるようにシ
   リサイド、ポリシリコン等の金属膜を形成する第１の工
   程と、 上記第１の工程により形成された上記金属膜層の、上記
   凹凸の凸部に対応する部分を除去し、上記凹凸の凹部に
   上記金属膜層の一部をダミーパターンとして残す第２の
   工程と備え、上記ダミーパターンにより上記凹凸が平坦化されること
   を特徴とする 半導体装置の製造方法。
3. 【請求項３】 凹凸をもつパターン層が形成された半導
   体基板上に、上記パターン層上の凹部を埋めるようにシ
   リサイド、ポリシリコン等の金属膜層を形成する第１の
   工程と、上記半導体基板上でパターンが形成される第１
   の領域の上記第１の工程により形成された上記金属膜層
   に対しパターンを形成するとともに、上記半導体基板上
   でパターンが形成されない第２の領域の上記第１の工程
   により形成された上記金属膜層の、上記凹凸の凸部に対
   応する部分を除去し、上記凹凸の凹部に上記金属膜層の
   一部をダミーパターンとして残す第２の工程とを備え、 上記ダミーパターンにより上記第２の領域における上記
   凹凸が平坦化されることを特徴とする 半導体装置の製造
   方法。
4. 【請求項４】 凹凸をもつパターン層が形成された半導
   体基板と、 シリサイド、ポリシリコン等の金属膜からなり、上記パ
   ターン層上の凹部に埋め込まれたダミーパターンと、上記ダミーパターン上、又は該ダミーパターンと上記パ
   ターン層との上に形成された流動性のある無機物層とを
   備え、 上記ダミーパターンおよび上記無機物層とにより上記凹
   凸が平坦化されている ことを特徴とする 半導体装置。
5. 【請求項５】 凹凸をもつパターン層が形成された半導
   体基板上に、上記パターン層上の凹部を埋めるようにシ
   リサイド、ポリシリコン等の金属膜層を形成する第１の
   工程と、上記第１の工程により形成された層の、上記凹
   凸の凸部に対応する部分を除去し、上記凹凸を平坦化す
   るダミーパターンを形成する第２の工程と、上記パター
   ン層及び上記ダミーパターン上に流動性のある無機物を
   塗布し、処理することにより、上記パターン層及び上記
   ダミーパターンの表面を平坦化する無機物層を形成する
   第３の工程とを備えた半導体装置の製造方法。