JPS6130422B2 - - Google Patents
Info
- Publication number
- JPS6130422B2 JPS6130422B2 JP10141982A JP10141982A JPS6130422B2 JP S6130422 B2 JPS6130422 B2 JP S6130422B2 JP 10141982 A JP10141982 A JP 10141982A JP 10141982 A JP10141982 A JP 10141982A JP S6130422 B2 JPS6130422 B2 JP S6130422B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- forming
- layer
- insulating film
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
＜発明の技術分野＞
本発明は微小面積にて配線と配線とのコンタク
トを取ることができる半導体装置の製造方法に関
するものである。
トを取ることができる半導体装置の製造方法に関
するものである。
＜発明の技術的背景とその問題点＞
シリコンゲートMOS型導体装置の製造技術の
発達とともに集積回路にする業界にもシリコンゲ
ートMOS型LSI（大規模集積回路）が製品として
出まわるようになつてきた。シリコンゲート
MOS型のLSIにおいては、ゲート部分はアルミゲ
ートに比べて半分以下に面積が縮小されるが、配
線部は中々小さくならない。なぜならば、第１図
に示す如く拡散層１とアルミ配線層２とのコンタ
クト３をとる時はマスクずれによるアルミ配線層
２と半導体基板の短絡を防ぐ意味からも拡散層１
の巾を大きくしてその内側にマスクずれしても拡
散層１の外に出ないような寸法のコンタクトホー
ル４を設計するのが普通だからである。このコン
タクトホールの分を見込むと配線ピツチａがコン
タクトホールを設けない場合にくらべて1.5倍に
なり、チツプサイズに重大な影響を及ぼしまたパ
ターン配置構成が乱れてパターン設計が繁雑化さ
れる等の欠点がある。
発達とともに集積回路にする業界にもシリコンゲ
ートMOS型LSI（大規模集積回路）が製品として
出まわるようになつてきた。シリコンゲート
MOS型のLSIにおいては、ゲート部分はアルミゲ
ートに比べて半分以下に面積が縮小されるが、配
線部は中々小さくならない。なぜならば、第１図
に示す如く拡散層１とアルミ配線層２とのコンタ
クト３をとる時はマスクずれによるアルミ配線層
２と半導体基板の短絡を防ぐ意味からも拡散層１
の巾を大きくしてその内側にマスクずれしても拡
散層１の外に出ないような寸法のコンタクトホー
ル４を設計するのが普通だからである。このコン
タクトホールの分を見込むと配線ピツチａがコン
タクトホールを設けない場合にくらべて1.5倍に
なり、チツプサイズに重大な影響を及ぼしまたパ
ターン配置構成が乱れてパターン設計が繁雑化さ
れる等の欠点がある。
＜発明の目的＞
そこで本発明の目的とするところは、基板表面
部に形成する拡散層の配置ピツチを変化させるこ
となくしかも最小ピツチに保持して拡散層と配線
層間のコンタクトをとることができる集積回路に
おける拡散層と配線層間の接続方法を提供するも
のであり、それら半導体装置の製造方法を提供す
るものである。
部に形成する拡散層の配置ピツチを変化させるこ
となくしかも最小ピツチに保持して拡散層と配線
層間のコンタクトをとることができる集積回路に
おける拡散層と配線層間の接続方法を提供するも
のであり、それら半導体装置の製造方法を提供す
るものである。
＜発明の概要＞
本発明は、一導電型からなる半導体基体内の一
平面上に、他の導電型でなる互いに平行な複数本
の拡散配線を形成する工程と、上記半導体基体上
に第１の絶縁膜を形成する工程と、上記第１の絶
縁膜のうち上記拡散配線に対応させて第１の電極
コンタクトホールを形成する工程と、上記第１の
電極コンタクトホール部に、上記第１の絶縁膜上
に露出した部分が上記第１の電極コンタクトホー
ルより広い形状を有する導電部材を形成する工程
と、上記導電部材を含む半導体基体上に第２の絶
縁膜を形成する工程と、上記第２の絶縁膜のう
ち、上記第１のコンタクトホールに重複させて第
２のコンタクトホールを形成する工程と、上記第
２のコンタクトホールに接続される配線電極を形
成する工程とを具備することを特徴とする半導体
装置の製造方法にあるものである。
平面上に、他の導電型でなる互いに平行な複数本
の拡散配線を形成する工程と、上記半導体基体上
に第１の絶縁膜を形成する工程と、上記第１の絶
縁膜のうち上記拡散配線に対応させて第１の電極
コンタクトホールを形成する工程と、上記第１の
電極コンタクトホール部に、上記第１の絶縁膜上
に露出した部分が上記第１の電極コンタクトホー
ルより広い形状を有する導電部材を形成する工程
と、上記導電部材を含む半導体基体上に第２の絶
縁膜を形成する工程と、上記第２の絶縁膜のう
ち、上記第１のコンタクトホールに重複させて第
２のコンタクトホールを形成する工程と、上記第
２のコンタクトホールに接続される配線電極を形
成する工程とを具備することを特徴とする半導体
装置の製造方法にあるものである。
＜発明の実施例＞
以下第２図及び第３図を参照して本発明の一実
施例を説明する。図中１１は半導体素子例えば
MOS型電界効果トランジスタが多数設けられる
半導体基板で、この基板１１の表面部には、酸化
膜（SiO2）１３被覆工程、選択エツチング工程を
経た後多数の拡散層１２が並設される。これら拡
散層１２間のピツチa′はマスクずれを見込まない
最小ピツチ（例えば16μ）に保持されている。次
にコンタクトをとるべき拡散層１２（この場合左
側に位置した拡散層）上の酸化膜１３にコンタク
トホール１４を設け、このコンタクトホール１４
を介して拡散層１２とダイレクトコンタクトされ
る半導体ブロツク（多結晶シリコン層）１５を積
層する。この多結晶シリコン層１５は、後工程の
マスクずれを見込んで、酸化膜１３から表面に露
出した部分が充分広くなつたパターン形状のもの
である。次に多結晶シリコン層１５及び酸化膜１
３上に酸化膜１６を設けて後、酸化膜１６にコン
タクトホール１７を設け、このコンタクトホール
１７を介して多結晶シリコン層１５と接続される
アルミ配線層１８を積層する。上記パターン化さ
れた多結晶シリコン層１５及びアルミ配線層１８
を設けるにはこれら層の被覆工程とエツチング工
程により行なえばよい。
施例を説明する。図中１１は半導体素子例えば
MOS型電界効果トランジスタが多数設けられる
半導体基板で、この基板１１の表面部には、酸化
膜（SiO2）１３被覆工程、選択エツチング工程を
経た後多数の拡散層１２が並設される。これら拡
散層１２間のピツチa′はマスクずれを見込まない
最小ピツチ（例えば16μ）に保持されている。次
にコンタクトをとるべき拡散層１２（この場合左
側に位置した拡散層）上の酸化膜１３にコンタク
トホール１４を設け、このコンタクトホール１４
を介して拡散層１２とダイレクトコンタクトされ
る半導体ブロツク（多結晶シリコン層）１５を積
層する。この多結晶シリコン層１５は、後工程の
マスクずれを見込んで、酸化膜１３から表面に露
出した部分が充分広くなつたパターン形状のもの
である。次に多結晶シリコン層１５及び酸化膜１
３上に酸化膜１６を設けて後、酸化膜１６にコン
タクトホール１７を設け、このコンタクトホール
１７を介して多結晶シリコン層１５と接続される
アルミ配線層１８を積層する。上記パターン化さ
れた多結晶シリコン層１５及びアルミ配線層１８
を設けるにはこれら層の被覆工程とエツチング工
程により行なえばよい。
上記のように拡散層１２とアルミ配線層１８と
のコンタクトの仲介に多結晶シリコン層１５を用
い、中間に位置した多結晶シリコン層１５はの上
部を充分即ちマスクずれを見込んだ分だけ広げて
も各拡散層１２間の配置ピツチを変化させること
なく、しかもコンタクト部分において拡散層１２
の巾を広げずとも必要最小限の巾で拡散層１２と
アルミ配線層１８間のコンタクトがとれるもので
ある。
のコンタクトの仲介に多結晶シリコン層１５を用
い、中間に位置した多結晶シリコン層１５はの上
部を充分即ちマスクずれを見込んだ分だけ広げて
も各拡散層１２間の配置ピツチを変化させること
なく、しかもコンタクト部分において拡散層１２
の巾を広げずとも必要最小限の巾で拡散層１２と
アルミ配線層１８間のコンタクトがとれるもので
ある。
なお上記実施例では、コンタクトをとるべき上
層の配線層としてアルミ、コンタクトの仲介に用
いる導電層として多結晶シリコンを用いたが、こ
れらのうちの一方の材質からなる２層配線として
もよく、また他の導電材質を用いてもよい。また
本発明でいう拡散層とはイオン打込みにより形成
された層を含む広義のものである。
層の配線層としてアルミ、コンタクトの仲介に用
いる導電層として多結晶シリコンを用いたが、こ
れらのうちの一方の材質からなる２層配線として
もよく、また他の導電材質を用いてもよい。また
本発明でいう拡散層とはイオン打込みにより形成
された層を含む広義のものである。
＜発明の効果＞
以上説明した如く本発明によれば、拡散層と配
線層の中間に仲介となる導電層を用いてコンタク
トをとるから、コンンタクト部分において拡散層
の巾を広げる必要がなく。また配線ピツチを乱し
たりすることのない集回路に応用して大なる効果
を有する層間の接続方法が提供できる。
線層の中間に仲介となる導電層を用いてコンタク
トをとるから、コンンタクト部分において拡散層
の巾を広げる必要がなく。また配線ピツチを乱し
たりすることのない集回路に応用して大なる効果
を有する層間の接続方法が提供できる。
第１図は従来の集積回路における拡散層と配線
層間の接続方法を説明するためのパターン図、第
２図は本発明の一実施例を説明するためのパター
ン図、第３図はそのコンタクト部分の断面図であ
る。 １１……半導体基板、１２……拡散層、１３，
１６……酸化膜、１４，１７……コンタクトホー
ル、１８……アルミ配線層。
層間の接続方法を説明するためのパターン図、第
２図は本発明の一実施例を説明するためのパター
ン図、第３図はそのコンタクト部分の断面図であ
る。 １１……半導体基板、１２……拡散層、１３，
１６……酸化膜、１４，１７……コンタクトホー
ル、１８……アルミ配線層。
Claims (1)
- １ 一導電型からなる半導体基体内の一平面上
に、他の導電型でなる互いに平行な複数本の拡散
配線を形成する工程と、上記半導体基体上に第１
の絶縁膜を形成する工程と、上記第１の絶縁膜の
うち上記拡散配線に対応させて第１の電極コンタ
クトホールを形成する工程と、上記第１の電極コ
ンタクトホール部に、上記第１の絶縁膜上に露出
した部分が上記第１の電極コンタクトホールより
広い形状を有する導電部材を形成する工程と、上
記導電部材を含む半導体基体上に第２の絶縁膜を
形成する工程と、上記第２の絶縁膜のうち、上記
第１のコンタクトホールに重複させて第２のコン
タクトホールを形成する工程と、上記第２のコン
タクトホールに接続される配線電極を形成する工
程とを具備することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141982A JPS5858746A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141982A JPS5858746A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48089435A Division JPS5845185B2 (ja) | 1973-08-09 | 1973-08-09 | 集積回路における拡散層と配線層間の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5858746A JPS5858746A (ja) | 1983-04-07 |
| JPS6130422B2 true JPS6130422B2 (ja) | 1986-07-14 |
Family
ID=14300184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10141982A Granted JPS5858746A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858746A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57102093U (ja) * | 1980-12-12 | 1982-06-23 |
-
1982
- 1982-06-15 JP JP10141982A patent/JPS5858746A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5858746A (ja) | 1983-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04320051A (ja) | 半導体装置の層間コンタクト構造及びその方法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPS6130422B2 (ja) | ||
| KR100474953B1 (ko) | 반도체장치및그제조방법 | |
| JPH03263330A (ja) | 半導体装置 | |
| JPS5849026B2 (ja) | 多層配線の製法 | |
| JPS6148779B2 (ja) | ||
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPS6214095B2 (ja) | ||
| JPH02183536A (ja) | 半導体装置 | |
| KR20020031491A (ko) | 더미패턴을 이용한 더미 커패시터 및 그 형성방법 | |
| JPS63244757A (ja) | 半導体装置の製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPS5921043A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5845185B2 (ja) | 集積回路における拡散層と配線層間の接続方法 | |
| KR20000004453A (ko) | 반도체장치의 제조방법 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH08107111A (ja) | 半導体装置の製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 |