JPS5858746A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5858746A JPS5858746A JP10141982A JP10141982A JPS5858746A JP S5858746 A JPS5858746 A JP S5858746A JP 10141982 A JP10141982 A JP 10141982A JP 10141982 A JP10141982 A JP 10141982A JP S5858746 A JPS5858746 A JP S5858746A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- diffusion
- oxide films
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は微小面積にて配線と配線とのコンタクトを取る
ことができる半導体装置の製造方法に関するものである
２、 〈発明の技術的背景とその問題点〉 ／リコンゲートＭＯ８ｇ半導体装置の製造技術の発達と
ともに集積回路に関する業界にもシリコンゲートＭＯ８
型Ｌ８Ｉ（大規模集積回路）が製品として出まわるよう
罠なってきた。７リコンゲー）ＭＯａ型のＬ８ＩＫシい
ては、ゲート部分はアルミゲートに比べて半分以下に面
積が縮小されるが、配線部は中々小さくならない。なぜ
ならば。
ことができる半導体装置の製造方法に関するものである
２、 〈発明の技術的背景とその問題点〉 ／リコンゲートＭＯ８ｇ半導体装置の製造技術の発達と
ともに集積回路に関する業界にもシリコンゲートＭＯ８
型Ｌ８Ｉ（大規模集積回路）が製品として出まわるよう
罠なってきた。７リコンゲー）ＭＯａ型のＬ８ＩＫシい
ては、ゲート部分はアルミゲートに比べて半分以下に面
積が縮小されるが、配線部は中々小さくならない。なぜ
ならば。
第１図に示す如く拡散層ｌとアルζ配線層２とのコンタ
クト３をとる時はマスクずれＫよるアルミ配線層２と半
導体基板の短絡を防ぐ意味からも拡散層ｌの巾を大きく
してその内側にマスクずれしても拡散層ｌの外に出ない
ような寸法のコンタクトホール４を設計するのが普通だ
からである。このコンタクトホールの分を見込むと配線
ピッチａがコンタクトホールを設けない場合にくらべて
１．５倍になり、チップサイズに重大な影響を及ぼしま
たパターン配置構成が乱れてパターン設計が素線化され
る等の欠点がある。
クト３をとる時はマスクずれＫよるアルミ配線層２と半
導体基板の短絡を防ぐ意味からも拡散層ｌの巾を大きく
してその内側にマスクずれしても拡散層ｌの外に出ない
ような寸法のコンタクトホール４を設計するのが普通だ
からである。このコンタクトホールの分を見込むと配線
ピッチａがコンタクトホールを設けない場合にくらべて
１．５倍になり、チップサイズに重大な影響を及ぼしま
たパターン配置構成が乱れてパターン設計が素線化され
る等の欠点がある。
〈発明の目的〉
そこで本発明の目的とするところは、基板表面部に形成
する拡散層の配置ピッチを変化させることなくしかも最
小ピッチに保持して拡散層と配線層間のコンタクトをと
ることができる集積回路における拡散層と配線層間の接
続方法を提供する−のであり、それら半導体装置の製造
方法を提供するものである。
する拡散層の配置ピッチを変化させることなくしかも最
小ピッチに保持して拡散層と配線層間のコンタクトをと
ることができる集積回路における拡散層と配線層間の接
続方法を提供する−のであり、それら半導体装置の製造
方法を提供するものである。
〈発明の概要〉
一導電型からなる半導体基体上に第１の絶縁膜を形成す
る工程と、この第１の絶縁膜のうち上記半導体基体に形
成される拡散配線に対応させて第１の電極コンタクトホ
ールを形成する工程と、こ０１１Ｅ４にコンタクトホー
ル部に半導体ブロックヲ形成する工程と、この半導体ブ
ロックを含む半導体基体上に第２の絶縁膜を形成する工
程と、この第２の絶縁膜のうち、上記第１のコンタクト
ホールＫ］ｉｍ［させてｔＩＩ＆２のコンタクトホール
を形成する工程と、この第２のコンタクトホールに接続
される配線電極を形成する工程とを具備することを特徴
とする半導体装置の製造方法にあるものである。
る工程と、この第１の絶縁膜のうち上記半導体基体に形
成される拡散配線に対応させて第１の電極コンタクトホ
ールを形成する工程と、こ０１１Ｅ４にコンタクトホー
ル部に半導体ブロックヲ形成する工程と、この半導体ブ
ロックを含む半導体基体上に第２の絶縁膜を形成する工
程と、この第２の絶縁膜のうち、上記第１のコンタクト
ホールＫ］ｉｍ［させてｔＩＩ＆２のコンタクトホール
を形成する工程と、この第２のコンタクトホールに接続
される配線電極を形成する工程とを具備することを特徴
とする半導体装置の製造方法にあるものである。
〈発明の実施例〉
以下第２図及び第３図を参照して本発明の一実施例を説
明する９図中１１は半導体素子例えばＭＯ８型電界効果
トランジスタが多数設けられる半導体基板で、この基板
１１の表面部には、酸化！［（Ｓｉ０２）１３被覆工程
、選択エツチング工程を経た後多数の拡散層１２が並設
される。これら拡敵層稔間のピッチａ′はマスクずれを
見込まない最小ピッチ（例えば１６μ）に保持されてい
る。次にコンタクトをとるべき拡散層１２（この場合左
側に位置し九拡数層）上の酸化８１３にコンタクトホー
ル１４を設け、このコンタクトホール１４を介して拡散
層成とダイレクトコンタクトされる半導体ブロック（多
結晶シリコン層） １５を積層する。この多結晶シリコ
ン層腸は、後工程のマスクずれを見込んで、酸化膜Ｂか
ら表面に露出し九部分が充分広くなったパターン形状の
ものである。次に多結晶シリコン層１５及び酸化膜Ｉ３
上に酸化膜１６を設けて後、酸化１［１６にコ ・：ン
タクトホール１７を設け、このコンタクトホール１７を
介して多結晶シリコン層δと接続されるアルミ配線層詔
を積層する。上記パターン化された多結晶シリコン層腸
及びアルミ配線層１８を設けるＫはこれら層の被覆１稿
とエツチング工程により行なえばよい。
明する９図中１１は半導体素子例えばＭＯ８型電界効果
トランジスタが多数設けられる半導体基板で、この基板
１１の表面部には、酸化！［（Ｓｉ０２）１３被覆工程
、選択エツチング工程を経た後多数の拡散層１２が並設
される。これら拡敵層稔間のピッチａ′はマスクずれを
見込まない最小ピッチ（例えば１６μ）に保持されてい
る。次にコンタクトをとるべき拡散層１２（この場合左
側に位置し九拡数層）上の酸化８１３にコンタクトホー
ル１４を設け、このコンタクトホール１４を介して拡散
層成とダイレクトコンタクトされる半導体ブロック（多
結晶シリコン層） １５を積層する。この多結晶シリコ
ン層腸は、後工程のマスクずれを見込んで、酸化膜Ｂか
ら表面に露出し九部分が充分広くなったパターン形状の
ものである。次に多結晶シリコン層１５及び酸化膜Ｉ３
上に酸化膜１６を設けて後、酸化１［１６にコ ・：ン
タクトホール１７を設け、このコンタクトホール１７を
介して多結晶シリコン層δと接続されるアルミ配線層詔
を積層する。上記パターン化された多結晶シリコン層腸
及びアルミ配線層１８を設けるＫはこれら層の被覆１稿
とエツチング工程により行なえばよい。
上記のように拡散層１２とアルミ配線層１８とのコンタ
クトの仲介に多結晶シリコン層１５を用い、中間に位置
した多結晶シリコン層１５はその上部を充分即ちマスク
ずれを見込んだ分だけ広げても各拡散層１２間の配置ピ
ッチを変化させることなく、しかもコンタクト部分にお
いて拡散層１２の巾を広げ・ずとも必要最小限の巾で拡
散層１２とアルミ配線層１８間のコンタクトがとれるも
のである。
クトの仲介に多結晶シリコン層１５を用い、中間に位置
した多結晶シリコン層１５はその上部を充分即ちマスク
ずれを見込んだ分だけ広げても各拡散層１２間の配置ピ
ッチを変化させることなく、しかもコンタクト部分にお
いて拡散層１２の巾を広げ・ずとも必要最小限の巾で拡
散層１２とアルミ配線層１８間のコンタクトがとれるも
のである。
なお上記ＩＩ施例では、コンタクトをとるべき上層の配
線層としてアルミ、コンタクトの仲介に用いる導電層と
して多結晶シリコンを用いたが、これらのうちの一方の
材質からなる２層配線としてもよ＜、１九他の導電材質
を用いてもよい。また本発明でいう拡散層とはイオン打
込みＫより形成された層を含む広義のものである。
線層としてアルミ、コンタクトの仲介に用いる導電層と
して多結晶シリコンを用いたが、これらのうちの一方の
材質からなる２層配線としてもよ＜、１九他の導電材質
を用いてもよい。また本発明でいう拡散層とはイオン打
込みＫより形成された層を含む広義のものである。
〈発明の効果〉
以上説明した如く本発明によれば、拡散層と配線層の中
間に仲介となる導電層を用いて；ンタクトをとるから、
コンタクト部分において拡散層の巾を広げる必要がなく
、また配線ピッチを乱したりすることのない集積回路に
応用して大なる効果を有する層間の接続方法が提供でき
る。
間に仲介となる導電層を用いて；ンタクトをとるから、
コンタクト部分において拡散層の巾を広げる必要がなく
、また配線ピッチを乱したりすることのない集積回路に
応用して大なる効果を有する層間の接続方法が提供でき
る。
第１図は従来の集積回路における拡散層と配線層間の接
続方法を説明するためのパターン図、第２図は本発明の
一実施例を説明するためのパターン図、第３図はそのコ
ンタクト部分の断−面図である０ １１・・・半導体基板、１２・・・拡散層−□１３ 、
１６・・・酸化膜、１４．１７・・・コンタ−クトホー
ル。 １８・・・アルミ配線層。 ′ ゛
′ぞ１図 １ ￥２図 了３図 り、 、−ｔ７
続方法を説明するためのパターン図、第２図は本発明の
一実施例を説明するためのパターン図、第３図はそのコ
ンタクト部分の断−面図である０ １１・・・半導体基板、１２・・・拡散層−□１３ 、
１６・・・酸化膜、１４．１７・・・コンタ−クトホー
ル。 １８・・・アルミ配線層。 ′ ゛
′ぞ１図 １ ￥２図 了３図 り、 、−ｔ７
Claims (1)
- 一導電減からなる半導体基体上に第１の結縁膜を形成す
る工程と、この第１の絶縁膜のうち上記半導体基体に形
成される拡散配線に対応させて第１の電極コンタクトホ
ールを形成する工程と、この電極コンタクトホール部に
半導体ブロックを形成する工程と、この半導体ブロック
を含む半導体基体上に第２の絶縁膜を形成する工程と、
この第２の絶縁膜のうち、上記ｌｓ１のコンタクトホー
ルに重複させて第２のコンタクトホールを形成する工程
と、この第２のコンタクトホールに接続される配線電極
を形成する工程とを具備することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141982A JPS5858746A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141982A JPS5858746A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48089435A Division JPS5845185B2 (ja) | 1973-08-09 | 1973-08-09 | 集積回路における拡散層と配線層間の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5858746A true JPS5858746A (ja) | 1983-04-07 |
| JPS6130422B2 JPS6130422B2 (ja) | 1986-07-14 |
Family
ID=14300184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10141982A Granted JPS5858746A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57102093U (ja) * | 1980-12-12 | 1982-06-23 |
-
1982
- 1982-06-15 JP JP10141982A patent/JPS5858746A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57102093U (ja) * | 1980-12-12 | 1982-06-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6130422B2 (ja) | 1986-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2947196B2 (ja) | 半導体基板および半導体装置の製造方法 | |
| US5510286A (en) | Method for forming narrow contact holes of a semiconductor device | |
| JPS5858746A (ja) | 半導体装置の製造方法 | |
| JPS6214095B2 (ja) | ||
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPS6148779B2 (ja) | ||
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPS59204254A (ja) | 多層配線マスタスライスｉｃの製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPS62156857A (ja) | メモリ素子を含む半導体装置の製造方法 | |
| JPS61219158A (ja) | 半導体装置の製造方法 | |
| JPS5976447A (ja) | 多層配線方法 | |
| KR0128834B1 (ko) | 반도체 소자 제조 방법 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPS61121347A (ja) | 半導体装置の製造方法 | |
| JPS60234326A (ja) | 半導体装置の製造方法 | |
| JPS5845185B2 (ja) | 集積回路における拡散層と配線層間の接続方法 | |
| KR20020031491A (ko) | 더미패턴을 이용한 더미 커패시터 및 그 형성방법 | |
| JPH10284703A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPS60198845A (ja) | 半導体装置 | |
| JPS60137067A (ja) | 半導体装置の製造方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 |