JPS63244757A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に多１配線
の形成方法に関する。

（従来の技術） 浮遊ゲートと制御ゲートを有するＭｏＳトランジスタ構
造のメモリセルを用いた、電気的Ｓ替え可能なＲＯＭ　
（Ｅ”　ＦＲＯＭ）が知られている。

この様なＥ”　ＦＲＯＭのメモリアレイは、第３図に示
すように、セル・トランジスタＱＭと選択ゲート・トラ
ンジスタＱＢとを単位としてこれがマトリクス配列され
る。この場合通常、セル・トランジスタＱｖの浮遊ゲー
ト３１は第１層多結晶シリコン躾により、ｔｓｍゲート
３２はＭ２層多結晶シリコン膜により形成される。そし
て、選択ゲート・トランジスタＱｓについても、セル・
トランジスタＱｖと同様の条件で製造することが好都合
であるために、第１層多結晶シリコン・ゲート３３と第
２層多結晶シリコン・ゲート３４を形成し、これらを後
に共通接続することが行われる。

第４図はこの様な場合に２層のゲート配線を共通接続す
る部分の構造を示している。即ち半導体基板２１上に絶
ｎｌＩを介して第１層配［１２３が形成され、この上に
眉間絶縁膜２４を介して第２層配線が形成される。これ
らの配線層は絶縁１１２６で覆われた後、図示のように
絶縁！２６にコンタクト孔２７ｓ　、２７２が開けられ
金属配線２８により共通接続される。

ところで第４図のような方法で２層配線間を電気的に接
続すると、二つのコンタクト孔を必要とするために、合
わせ余裕を必要とし、配線密度を十分に上げることが困
難になる。これは、集積回路の高集積化を妨げる大きい
要因となる。

（発明が解決しようとする問題点） 以上のように２層配線を互いに電気的に接続する場合、
２層配線をそれぞれ独立に形成後、二つのコンタクト孔
を設けて両者を金属配線で接続する従来の方法では、配
線密度を十分に上げることが雌しいという問題があった
。

本発明はこの様な問題を解決し、配線密度の向上を可能
とした半導体装置の製造方法を提供することを目的とす
る。

［発明の構成］ （問題点を解決するための手段） 本発明は、第１の配線層と第２の配線層からなる２層配
線を共通接続するに当たって、それら２１１Ｍ１！Ｉの
双方が露出するような一つのコンタクト孔を形成し、こ
のコンタクト孔を介して第３の配線層を第１および第２
の配線層にコンタクトさせる。

（作用） 本発明によれば、コンタクト孔が少なくなるため、合わ
せ余裕を大きくとる必要がなくなり、二つのコンタクト
孔に相当する大きさの一つのコンタクト孔を用いた場合
にも、配線密度を向上させることができる。コンタクト
孔を最小加工寸法で開口すれば、更に配線密度は高いも
のとすることができる。従って本発明によれば、集積回
路の集積度向上を図ることができる。また、コンタクト
孔が少なくなるため、集積回路の歩留り向上が図られる
。

（実施例） 以下、本発明の詳細な説明する。

第１図は一実施例による配線構造を示している。その製
造工程は次の通りである。先ず３ｉ基板１上に絶縁膜と
して５Ｒ）２膜２を形成し、この上に第１層多結晶シリ
コン躾による第１の配線層３を形成する。例えば５ｉＯ
２１２は０．５μ罷厚とし、第１層多結晶シリコン躾は
リンドープの０．４μ雇厚のものとする。次いでこの上
に層間絶縁膜として、０．２μ雇のＳｉＯ２躾４を形成
し、その上に第２層多結晶シリコン躾による第２の配線
層５を形成する。この第２層多結晶シリコン躾もリンド
ープの０．４μ雇厚のものとする。この後全面をＣＶＤ
による０、６μ雇厚の５ｉＯ２１６で覆う。そしてこの
５ｉＯｚ膜６に、第１の配線層３と第２の配線層５を同
時に露出させるような一つのコンタクト孔８を形成する
。即ちこのコンタクト孔８は、第２の配線層５のエツジ
７を挟んで第１の配線層３上から第２の配線層５上にま
たがる大きさのものとする。そしてこのコンタクト孔８
を介して第１の配線層３および第２の配線層５に同時に
コンタクトする、例えば０．８μ風のＡ４２１１による
第３の配線層９を形成する。

こうしてこの実施例によれば、２１ｉｉ配線を共通接続
するためのコンタクト孔が一つであり、従って微細線幅
および微細間隔の配線を＾密度に配設することができる
。

なお、コンタクト孔の形成その他のエツチング工程に反
応性イオンエツチング等の異方性エツチング法を用いた
場合、垂直端面が形成されるから、コンタクト孔がある
程度以上深い場合には、配線の段切れが生じ易い。この
配線の段切れを防止するためには、端面にテーバを形成
することが好ましい。

第２図はその様なテーバ付を行った実施例の配線構造を
、第１図に対応させて示した。即ちこの実施例では、第
２の配線層５を形成した後、その配線側壁に選択的に多
結晶シリコン［１１０を形成している。これは具体的に
は、全面に多結晶シリコン膜を堆積し、これを反応性イ
オンエツチングにより全面エツチングして配線層５のｉ
壁部にのみ残すことにより得られる。これにより、第２
の配線層５の端面にテーバが形成される。また２層配線
層を形成し、Ｓ　ｉ　０２９１６で全面を覆ってコンタ
クト孔８を開ける際に、コンタクト孔８の上部にテーバ
部１１を形成する。これは具体的には、コンタクト孔８
を開けるためのフォトレジスト・マスクを形成した後、
先ずＳ　ｉ　０２　［１６を等方性エツチング法、例え
ばＮ８４　Ｆ溶液でエツチングしてフォトレジスト・マ
スクのオーバーハングが形成されるようにし、この後反
応性イオンエツチング法によりコンタクト孔を形成する
、という工程をとることにより得られる。

このようにコンタクト孔部にテーバ付を行う工程を付加
すれば、配線の段切れを確実に防止して信頼性の高い配
線を形成することができる。またこの実ｍ例の場合、第
２の配線層５の端面のテーバ付は多結晶シリコンｉ＊ｉ
ｏにより行っており、これにより第２の配線層５と第１
の配線１１３はある程度導通がとれるので、Ａｆｆｉに
よる第３の配線層９がたとえこの部分で段切れを生じた
としても、完全な不良とはならない。

本発明は上記実施例に限られるものではない。

例えば、半導体基板内の拡散層配線を、この上の第１層
および第２１１配線と共に一つのコンタクト孔を用いて
共通接続することもできる。また第２層配線の端部にテ
ーパをつけてもよく、これも金属配線の段切れを防止す
る上で有効である。

その他、本発明はその趣旨を逸脱しない範囲で種々変形
して実施することができる。

［発明の効果］ 以上述べたように本発明によれば、配線層間の接続を一
つのコンタクト孔を用いて行うことにより、配線密度の
向上を図り、もって集積回路の高集積化を図ることがで
きる。

【図面の簡単な説明】

第１図は本発明の一実ｔＩｉ例による配線構造を示す図
、第２図は他の実施例による配ａｍ造を示す図、第３図
はＥ２　ＦＲＯＭのメモリセル構成を示す図、第４図は
従来の配線層間接続の構造を示す図である。 １・・・Ｓｉ基板、２・・・５ｉＯｚ膜、３・・・第１
の配線層、４・・・５１０２膜、５・・・第２の配線層
、６・・・５ｉＯ２１，７・・・配線エツジ、８・・・
コンタクト孔、９・・・第３の配Ｓ層、１０・・・多結
晶シリコン膜、１１・・・テーバ部。 出願人代理人　弁理士　鈴江武彦 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 半導体基板上に層間絶縁膜で互いに分離された第１の配
   線層と第２の配線層を順次形成する工程と、これらの配
   線層を覆う絶縁膜を形成する工程と、前記第１の配線層
   と第２の配線層を同時に露出させる一つのコンタクト孔
   を形成し、このコンタクト孔を介して前記第１の配線層
   と第２の配線層を電気的に接続する第３の配線層を形成
   する工程とを備えたことを特徴とする半導体装置の製造
   方法。