KR890015352A - 다이나믹형 반도체기억장치와 그 제조방법 - Google Patents

다이나믹형 반도체기억장치와 그 제조방법 Download PDF

Info

Publication number
KR890015352A
KR890015352A KR1019890003190A KR890003190A KR890015352A KR 890015352 A KR890015352 A KR 890015352A KR 1019890003190 A KR1019890003190 A KR 1019890003190A KR 890003190 A KR890003190 A KR 890003190A KR 890015352 A KR890015352 A KR 890015352A
Authority
KR
South Korea
Prior art keywords
semiconductor
forming
columnar protrusions
mask
insulating film
Prior art date
Application number
KR1019890003190A
Other languages
English (en)
Other versions
KR920006260B1 (ko
Inventor
가츠히코 히에다
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63061382A external-priority patent/JPH01235268A/ja
Priority claimed from JP63075610A external-priority patent/JP2659991B2/ja
Priority claimed from JP63246408A external-priority patent/JP2739965B2/ja
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890015352A publication Critical patent/KR890015352A/ko
Application granted granted Critical
Publication of KR920006260B1 publication Critical patent/KR920006260B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/911—Light sensitive array adapted to be scanned by electron beam, e.g. vidicon device

Abstract

내용 없음

Description

다이나믹형 반도체기억장치와 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 제1실시예에 따른 DRAM을 나타낸 평면도, 제 2 도(A)는 제 1 도에 나타낸 ⅡA-ⅡA선에 따른 단면도, 제 2 도(B)는 제 1 도에 나타낸 ⅡB-ⅡB선에 따른 단면도, 제 3 도(A) 내지 제 3 도(I)는 제1실시예에 따른 DRAM의 제조 방법을 나타낸 단면도, 제 4 도는 본 발명에 적용된 폴디드비트선방식에 관한 DRAM을 나타낸 평면도.

Claims (18)

  1. 반도체기판(1)과; 매트릭스형상으로 배열되면서 상기 반도체기판(1)에 형성되어 가로와 세로방향으로 뻗은 도량(4)에 의해 분리되는 복수의 반도체주상돌기(3a~3d); 이 반도체주상돌기(3a~3d)의 하부측면내에 형성된 기억노드(6)와, 상기 반도체주상돌기(3a~3d)의 하부측면상에 형성된 캐패시터절연막(7) 및 이 캐패시터절연막(7)상에 형성된 캐패시터전극(8)으로 구성되어 상기 반도체주상돌기(3a~3d)의 하부측면에 형성된 MOS캐패시터; 상기 반도체주상돌기(3a~3d)의 적어도 상부측면에 형성된 챈널영역과, 이 챈널영역을 사이에 두도록 상기 챈널영역의 상하에 설치된 소오스 및 드레인영역(16), 상기 챈널영역을 형성시키는 상기 반도체주상돌기(3a~3d)의 상부측면상에 형성되 게이트절연막(11) 및, 이 게이트절연막(11)상에 설치된 게이트전극(12a,12b)으로 구성되어 상기 반도체주상돌기(3a~3d)의 상부측면에 형성된 MOSFET 및; 상기 반도체 주상돌기(3a~3d)의 상단면에 자기정합적으로 접속되어 있고 상기 반도체주상돌기(3a~3d)의 상단면에 접속된 비트선(17a,17b)으로 구성된 것을 특징으로 하는 다이나믹형 반도체기억장치.
  2. 제 1 항에 있어서, 상기 반도체주상돌기(3a~3d)가 상부와 하부로 이루어지고, 상부와 하부사이에 단차(5)가 형성되어 있는 것을 특징으로 하는 다이나믹형 반도체기억장치.
  3. 제 2 항에 있어서, 상기 기억노드(6)가 상기 반도체주상돌기(3a~3d)의 하부측면에 형성된 확산층으로 구성되고, 상기 확산층깊이가 적어도 상기 반도체주상돌기(3a~3d)의 상부측면위치에 도달하는 깊이인 것을 특징으로 하는 다이나믹형 반도체기억장치.
  4. 반도체기판상(1)에 내산화성막을 포함한 제1마스크(21)를 선택적으로 형성시키는 공정과, 상기 제1마스크(21)를 써서 상기 반도체기판(1)을 이방성에칭해서 상기 반도체기판(1)에 가로와 세로방향으로 뻗은 제1도랑(4a)을 형성시켜 복수의 반도체주상돌기(3a~3d)를 형성시키는 공정, 상기 반도체주상돌기(3a~3d)의 측면에 내산화성막을 포함한 제2마스크(23)를 형성시키는 공정, 상기 제1 및 제2마스크(21,23)를 내에칭마스크로서 이용하고 상기 반도체기판(1)을 이방성에칭해서 상기 제1도랑(4a)내에 제2도랑(4b)을 형성시키는 공정, 상기 제1 및 제2마스크(21,23)를 내확산마스크로서 이용하고 상기 반도체주상돌기(3a~3d)의 하부측면에 기억노드(6)로 되는 확산층을 형성시키는 공정, 상기 제 2도랑(4b)의 저부에 소자분리층(9)을 형성시키는 공정, 상기 반도체주상돌기(3a~3d)의 하부측면에 캐패시터절연막(7)을 형성시키는 공정, 상기 제2도랑(4b)내에 캐패시터전극(8)을 매립형성시키는 공정, 상기 캐패시터전극(8)의 표면을 제1절연막으로 덮는 공정, 상기 제2마스크(23)를 제거해서 상기 반도체주상돌기(3a~3d)의 상부측면상에 게이트절연막(11)을 거쳐 게이트전극(12a,12b)을 형성시키는 공정, 상기 제1마스크(21) 이외의 영역을 상기 제1마스크(21)와는 다른 종류의 재료로 되는 제2절연막(13)으로 덮는 공정, 상기 제1마스크(21)를 제거해서 상기 반도체주상돌기(3a~3d)의 상단면을 노출시키는 공정, 노출된 상기 상단면에 소오스와 드레인중 한쪽으로 되는 확산층을 형성시키는 공정 및, 도체막의 피착 및 패턴닝에 의해 상기 확산층에 접속되는 비트선(17a,17b)을 형성시키는 공정을 구비해서 이루어진 것을 특징으로 하는 다이나믹형 반도체기억장치의 제조방법.
  5. 반도체기판상(1)에 내산화성막을 포함한 제1마스크(21)를 선택적으로 형성시키는 공정과, 상기 제1마스크(21)를 이용하여 상기반도체기판(1)을 이방성에칭해서 상기 반도체기판(1)에 가로와 세로방향으로 뻗은 제1도랑(4a)을 형성시켜 복수의 반도체주상돌기(3a~3d)를 형성시키는 공정, 상기 반도체주상돌기(3a~3d)의 측면에 내산화성막을 포함한 제2마스크(23)을 형성시키는 공정, 상기 제1 및 제2마스크(21,23)를 내에칭마스크로서 이용하고 상기 반도체기판(1)을 이방성에칭해서 상기 제1도랑(4a)내에 제2도랑(4b)을 형성시키는 공정, 상기 제1 및 제2마스크(21,23)를 내확산마스크로서 이용하고 상기 반도체주상돌기(3a~3d)의 하부측면에 기억노드(6)로 되는 확산층을 형성시키는 공정, 상기 제2마스크(23)를 포함하는 상기 반도체주상돌기(3a~3d)의 측면에 제3마스크(25)를 형성시키는 공정, 상기 제3마스크(25)를 내에칭마스크로 이용하고 상기 제2도랑(4b)을 이방성에칭해서 상기 제2도랑(4b)내에 제3도랑(4c)을 형성시키는 공정, 상기 제3도랑(4c)의 저부에 소자분리용확산층(9)을 형성시키는 공정, 상기 제3마스크(25)를 제거하는 공정, 상기 제2마스크(23)를 남겨놓은 상태에서 상기 반도체주상돌기(3a~3d)의 하부측면에 캐패시터절연막(7)을 형성시키는 공정, 상기 제2도랑(4b)내에 캐패시터전극(8)을 매립형성시키는 공정, 상기 캐패시터전극(8)의 표면을 제1절연막(10)으로 덮는 공정, 상기 제2마스크(23)를 제거해서 상기 반도체주상돌기(3a~3d)의 상부측면상에 게이트절연막(11)을 거쳐 게이트전극(12a,12b)을 형성시키는 공정, 상기 제1마스크(21)이외의 영역을 상기 제1마스크(21)와는 다른 종류의 재료로 되는 제2절연막(13)으로 덮는 공정, 상기 제1마스크(21)를 제거해서 상기 반도체주상돌기(3a~3d)의 상단면을 노출시키는 공정, 노출된 상기 상단면에 소오스와 드레인중 한쪽으로 되는 확산층을 형성시키는 공정 및, 도체막의 피착 및 패턴닝에 상기 확산층에 접속되는 비트선(17a,17b)을 형성시키는 공정을 구비해서 이루어진 것을 특징으로 하는 다이나믹형 반도체기억장치의 제조방법.
  6. 반도체기판(101)상에 내산화성막을 포함한 제1마스크(121)를 선택적으로 형성시키는 공정과, 상기 제1마스크(121)를 써서 상기 반도체기판(101)을 이방성에칭해서 상기 반도체기판(101)에 가로와 세로방향으로 뻗은 제1도랑(106a)을 형성시켜 복수의 반도체주상돌기(105a~105d)를 형성시키는 공정, 상기 반도체주상돌기(105a~105d)의 측면에 내산화성막을 포함한 제2마스크(123)를 형성시키는 공정, 상기 제1및 제2마스크(121,23)를 내에 칭마스크로 해서 이용하고 상기 반도체기판(105a~105d)을 이방성에칭해서 상기 제1도랑(106a)내에 제2도랑(106b)을 형성시키는 공정, 상기 제1 및 제2마스크(121,123)를 내확산마스크로서 이용하고 상기 반도체주상돌기(105a~105d)의 하부측면에 기억노드(103)으로 되는 확산층을 형성시키는 공정, 상기 제2도랑(106b)의 저부에 소자분리층을 형성시키는 공정, 상기 반도체주상돌기(105a~105d)의 하부측면에 캐패시터절연막(108)을 형성시키는 공정, 상기 제2도랑(106b)내에 캐패시터전극을 매립형성시키는 공정, 상기 캐패시터전극(109)의 표면을 제1절연막(110)으로 덮는 공정, 상기 제2마스크(123)를 제거해서 상기 반도체주상돌기(105a~105d)의 상부측면상에 게이트절연막(111)을 거쳐 게이트전극(109)을 형성시키는 공정, 상기 게이트전극이 형성된 상기 반도체기판(101)전체면을 제2절연막(113)으로 덮어 반도체구조를 평탄화시키는 공정, 상기 제2절연막(113)을 에칭해서 상기 제1마스크(121)를 노출시키는 공정, 상기 노출된 제1마스크를 선택적을 에칭해서 제거하고 상기 반도체주상돌기(105a~105d)의 상단면을 노출시키는 공정, 노출된 상기 상단면에 소오스와 드레인중 한쪽으로 되는 확산층을 형성시키는 공정 및 도체막의 피착 및 패턴닝에 의해 상기 확산층에 접속되는 비트선(117a,117b)을 형성시키는 공정을 구비해서 이루어진 것을 특징으로 하는 다이나믹형 반도체기억장치의 제조방법.
  7. 반도체기판(101)과 ; 이 반도체기판(101)에 매립형성된 절연층(102) ; 매트릭스형상으로 배열되고 상기 절연층(102)위의 기판에 형성되어 가로와 세로방향으로 뻗은 도랑(106)에 의해 분리되는 복수의 반도체주상돌기(105a~105d) ; 이 반도체주상돌기(105a~105d)의 하부측면내에 형성된 기억노드(103)와, 상기 반도체주상돌기(105a~105d)의 하부측면내에 형성된 기억노드(103)와, 상기 반도체주상돌기(105a~105d)의 하부측면상에 형성된 캐패시터절연막(108) 및, 이 캐패시터절연막(108)상에 캐패시터전극(109)으로 구성되어 상기 반도체주상돌기(105a~105d)의 하부측면에 형성되는 MOS캐패시터 ; 상기 반도체주상돌기(105a~105d)의 적어도 상부측면에 형성된 챈널영역과, 이 챈널영역을 사이에 두도록 상기 챈널영역의 상하에 설치된 소오스 및 드레인영역(116), 상기 챈널영역을 형성시키는 상기 반도체주상돌기(105a~105d)의 상부측면상에 형성된 게이트절연막(111) 및, 이 게이트절연막(111)상에 설치된 게이트전극(112a,112b)으로 구성되어 상기 반도체주상돌기(105a~105d)의 상부측면에 형성되는 MOSFET 및 ; 상기 반도체주상돌기(105a~105d)의 상면에 접석된 비트선(117a,117b)으로 구성된 것을 특징으로 하는 다이나믹형 반도체기억장치.
  8. 제7항에 있어서, 각 반도체주상돌기(105a~105d)마다 1개의 메모리셀이 형성되어 있는 것을 특징으로 하는 다이나믹형 반도체기억장치.
  9. 제7항에 있어서, 상기 매립형성된 절연층(103)이 표면에 절연막을 갖는 반도체기판의 접합에 의해 형성되도록 된 것을 특징으로 하는 다이나믹형 반도체기억장치.
  10. 제7항에 있어서, 상기 비트선(117a,117b)이 상기 반도체주상돌기(105a~105d)의 자기정합적으로 접속되어 있는 것을 특징으로 하는 다이나믹형 반도체기억장치.
  11. 반도체기판(101)과; 이 반도체기판(101)에 매립형성된 절연층(102) ; 매트릭스형상으로 배열되고 상부와 하부로 이루어지면서 상부와 하부사이에 단차(107)가 형성되어 상기 절연층(102)상의 상기 기판에 형성되어 가로와 세로방향으로 뻗은 도랑(106)에 의해 분리되는 복수의 반도체주상돌기(105a~105d) ; 이 반도체주상돌기(105a~105d)의 하부측면내에 형성된 기억노드(103)와, 상기 반도체주상돌기(105a~105d)의 하부측면상에 형성된 캐패시터절연막(108) 및, 이 캐패시터절연막(108)상에 형성된 캐패시터전극(109)으로 구성되어 상기 반도체주상돌기(105a~105d)의 하부측면에 형성되는 MOS캐패시터 ; 상기 반도체주상돌기(105a~105d)의 적어도 상부측면에 형성된 챈널영역과, 이 챈널영역을 사이에 두도록 상기 챈널영역의 상하에 설치된 소오스 및 드레인영역(116), 상기 챈널영역을 형성시키는 상기 반도체주상돌기(105a~105d)의 상부측면상에 형성된 게이트절연막(111) 및 이 게이트절연막(111)상에 설치된 게이트전극(112a,112b)으로 구성되어 상기 반도체주상돌기(105a~105d)의 상부측면에 형성되는 MOSFET 및 ; 상기 반도체주상돌기(105a~105d)의 상면에 접속된 비트선(117a,117b)으로 구성된 것을 특징으로 하는 다이나믹형 반도체기억장치.
  12. 제11항에 있어서, 상기 기억노드(103)가 상기 반도체주상돌기(105a~105d)의 하부측면에 형성된 확산층으로 구성되고, 상기 확산층깊이가 적어도 상기 반도체주상돌기(105a~105d)의 상부 측면위치에 도달하는 깊이인 것을 특징으로 하는 다이나믹형 반도체기억장치.
  13. 각각의 표면에 절연막을 형성시킨 제1기판(101)과 제2기판(101S)을 준비하는 공정과, 상기 제1기판(101)의 제1절연막(102a)과 상기 제2기판(101S)의 제2절연막(102b)을 접합시키는 웨이퍼접합기술을 이용하고 상기 제1 및 제2절연막(102a,102b)을 접합해서 접합웨이퍼(102)를 형성시키는 공정, 상기 접합웨이퍼(102)출발재료로 이용해서 상기 제1 및 제2절연막(102a,102b)을 에칭스토퍼하고 상기 제1기판(101)측으로부터 이방성에칭을 수행해 상기 제1기판(101)에 가로와 세로방향으로 뻗은 도랑(106)을 형성시킴에 따라 상기 도랑(106)으로 분리되는 복수의 반도체주상돌기(105a~105d)가 형성되는 공정, 각 반도체주상돌기(105a~105d)의 하부에 MOS캐패시터와 상부에 MOSFET를 형성시키는 공정 및, 상기 MOSFET의 소오스와 드레인중 한쪽에 비트선(117a,117b)을 접속시키는 공정을 구비해서 이루어진 것을 특징으로 하는 다이나믹형 반도체기억장치의 제조방법.
  14. 반도체기판(201)과 ; 매트릭스형상으로 배열되면서 복수의 블록으로 나누어지고 상기 반도체기판(201)에 형성되어 가로와 세로방향으로 뻗은 도랑(206)에 의해 분리되는 복수의 반도체주상돌기(205a~205f) ; 이 반도체주상돌기(205a~205f)의 하부측면내에 형성된 기억노드(203)와, 상기 반도체주상돌기(205a~205f)의 하부측면상에 형성된 캐패시터절연막(208) 및, 이 캐패시터절연막(208)상에 형성된 캐패시터전극(209)으로 구성되어 상기 반도체주상돌기(205a~205f)의 하부측면에 형성되는 MOS캐패시터 ; 상기 반도체주상돌기(205a~205f)의 적어도 상부측면에 형선된 챈널영역과, 이 챈널영역을 사이에 두도록 상기 챈널영역의 상하에 설치된 소오스 및 드레인영역(208), 상기 챈널영역을 형성시키는 상기 반도체주상돌기(205a~205f)의 상부측면에 형성된 게이트절연막(211) 및, 이 게이트절연막(211)상에 설치된 게이트전극(212)으로 구성되어 상기 반도체주상돌기(205a~205f)의 상부측면에 형성되는 MOSFET ; 상기 반도체주상돌기(205a~205f)의 상단면에 설치된 비트선(217a,217b) 및 ; 상부표면에 상기 MOSFET의 상기 게이트절연막(211)보다 두꺼운 제1절연층(212)이 형성되고 이 제1절연층(212)상에 각 블록내 메모리셀의 상기 게이트전극(217a,217b)과 전기적으로 접속되는 워드선용 접속패드가 형성되며 각 블록마다 적어도 1개이상 설치된 접속용 반도체주상돌기(205aa~205cc)로 구성된 것을 특징으로 하는 다이나믹형 반도체기억장치.
  15. 제14항에 있어서, 상기 접속용 주상돌기(205aa~205cc)가 각 블록내의 중앙근방에 배치되어 있도록 된 것을 특징으로 하는 다이나믹형 반도체기억장치.
  16. 제14항에 있어서, 상기 반도체주상돌기(205a~205f)가 상기 반도체기판(201)중 매립형성된 제2절연층(213)상에 형성되어 있는 것을 특징으로 하는 다이나믹형 반도체기억장치.
  17. 제16항에 있어서, 상기 매립형성된 제2절연층(213)이 표면에 절연막을 갖는 반도체기판의 접합에 의해 형성되는 것을 특징으로 하는 다이나믹형 반도체기억장치.
  18. 반도체기판표면(201)에 선택적으로 절연막으로 되는 제1마스크(221)를 형성시키는 공정과 ; 상기 제1마스크(221)를 이용해서 상기 반도체기판(201)을 에칭하고 가로와 세로방향으로 뻗은 도랑(206)을 형성시킴에 따라 상기 도랑(206)으로 분리되는 복수의 반도체주상돌기(205a~205f)가 형성되는 공정 ; 상기 반도체주상돌기(205a~205f)상에 상기 도랑(206)을 형성시킬 때 이용한 상기 제1마스크(221)를 남겨놓는 공정과, 상기 MOSFET의 게이트전극(212)을 상기 반도체주상돌기(205a~205f)의 상부측면에 자기정합적으로 형성시키기전에 상기 선택된 반도체주상돌기(205a~205f)상에 제2마스크(223)를 형성시키는 공정 및 상기 제2마스크(223)를 이용해서 상기 게이트전극(212)를 형성시키는 공정 및 상기 제2마스크(223)를 이용해서 상기 게이트전극(212)을 형성시킴과 더불어 게이트전극재료를 상기 선택된 반도체주상돌기(205a~205f)상의 상기 제1마스크(221)상에 남겨놓아 상기 워드선 접속영역을 형성시키는 공정으로 이루어져, 상기 반도체주상돌기(205a~205f)를 복수의 블록으로 분할하고 각 블록중 적어도 1개가 선택된 반도체주상돌기(205a~205f)상에 절연층을 거쳐 워드선접속영역을 형성시키는 공정 ; 상기 워드선접속영역에 접속구멍을 매개로 메모리셀을 구성하고 있는 상기 반도체주상돌기(205a~205f)의 상기 게이트전극(212)중 몇개를 접속시키는 공정 및 ; 상기 MOSFET의 소오스 및 드레인(218)중 한쪽에 비트선을 접속시키는 공정을 구비해서 이루어진 것을 특징으로 하는 다이나믹형 반도체기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890003190A 1988-03-15 1989-03-15 다이나믹형 반도체기억장치와 그 제조방법 KR920006260B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP63-61382 1988-03-15
JP88-61382 1988-03-15
JP63061382A JPH01235268A (ja) 1988-03-15 1988-03-15 半導体記憶装置およびその製造方法
JP63075610A JP2659991B2 (ja) 1988-03-29 1988-03-29 半導体記憶装置およびその製造方法
JP88-75610 1988-03-29
JP63-75610 1988-03-29
JP88-246408. 1988-09-30
JP63246408A JP2739965B2 (ja) 1988-09-30 1988-09-30 半導体記憶装置およびその製造方法
JP63-246408 1988-09-30

Publications (2)

Publication Number Publication Date
KR890015352A true KR890015352A (ko) 1989-10-30
KR920006260B1 KR920006260B1 (ko) 1992-08-01

Family

ID=27297482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003190A KR920006260B1 (ko) 1988-03-15 1989-03-15 다이나믹형 반도체기억장치와 그 제조방법

Country Status (4)

Country Link
US (2) US5072269A (ko)
EP (1) EP0333426B1 (ko)
KR (1) KR920006260B1 (ko)
DE (1) DE68926793T2 (ko)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105477B2 (ja) * 1988-05-28 1995-11-13 富士通株式会社 半導体装置及びその製造方法
JPH0831569B2 (ja) * 1990-01-20 1996-03-27 株式会社東芝 半導体記憶装置およびその製造方法
FR2658952A1 (fr) * 1990-02-27 1991-08-30 Thomson Csf Procede de realisation de memoires haute densite.
US5252845A (en) * 1990-04-02 1993-10-12 Electronics And Telecommunications Research Institute Trench DRAM cell with vertical transistor
JPH0834304B2 (ja) * 1990-09-20 1996-03-29 富士通株式会社 半導体装置およびその製造方法
KR920010963A (ko) * 1990-11-23 1992-06-27 오가 노리오 Soi형 종채널 fet 및 그 제조방법
US5466961A (en) * 1991-04-23 1995-11-14 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JPH0828476B2 (ja) * 1991-06-07 1996-03-21 富士通株式会社 半導体装置及びその製造方法
EP0535541B1 (de) * 1991-10-02 1996-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Grabenstruktur in einem Substrat
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
DE69317004T2 (de) * 1992-03-26 1998-06-10 Texas Instruments Inc Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
JP2904635B2 (ja) * 1992-03-30 1999-06-14 株式会社東芝 半導体装置およびその製造方法
US5229312A (en) * 1992-04-13 1993-07-20 North American Philips Corp. Nonvolatile trench memory device and self-aligned method for making such a device
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
KR100244402B1 (ko) * 1992-11-19 2000-03-02 김영환 반도체소자의 트렌치 아이솔레이션 제조방법
JP3311070B2 (ja) * 1993-03-15 2002-08-05 株式会社東芝 半導体装置
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
KR0141218B1 (ko) * 1993-11-24 1998-07-15 윤종용 고집적 반도체장치의 제조방법
US7118988B2 (en) 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
US5529944A (en) * 1995-02-02 1996-06-25 International Business Machines Corporation Method of making cross point four square folded bitline trench DRAM cell
KR0179823B1 (ko) * 1995-05-13 1999-04-15 문정환 반도체장치의 제조방법
US6831322B2 (en) * 1995-06-05 2004-12-14 Fujitsu Limited Semiconductor memory device and method for fabricating the same
US6696351B1 (en) * 1995-08-15 2004-02-24 Sony Corporation Semiconductor device having a selectively deposited conductive layer
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5721448A (en) * 1996-07-30 1998-02-24 International Business Machines Corporation Integrated circuit chip having isolation trenches composed of a dielectric layer with oxidation catalyst material
US5757059A (en) * 1996-07-30 1998-05-26 International Business Machines Corporation Insulated gate field effect transistor
US5990509A (en) 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US6337497B1 (en) 1997-05-16 2002-01-08 International Business Machines Corporation Common source transistor capacitor stack
US6191470B1 (en) 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
US5909618A (en) * 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6528837B2 (en) * 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5914511A (en) * 1997-10-06 1999-06-22 Micron Technology, Inc. Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts
US5907170A (en) 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6066869A (en) 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US6025225A (en) 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US5963469A (en) * 1998-02-24 1999-10-05 Micron Technology, Inc. Vertical bipolar read access for low voltage memory cell
US6304483B1 (en) 1998-02-24 2001-10-16 Micron Technology, Inc. Circuits and methods for a static random access memory using vertical transistors
US6246083B1 (en) 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
US5991225A (en) * 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US6043527A (en) 1998-04-14 2000-03-28 Micron Technology, Inc. Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device
US6137128A (en) * 1998-06-09 2000-10-24 International Business Machines Corporation Self-isolated and self-aligned 4F-square vertical fet-trench dram cells
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6134175A (en) * 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
KR100419538B1 (ko) 1998-09-30 2004-02-21 인피니언 테크놀로지스 아게 집적 회로 장치용 홈을 가진 기판 및 그 제조 방법
DE19929210C1 (de) * 1999-06-25 2000-10-26 Infineon Technologies Ag SOI-Substrat und Verfahren zu dessen Herstellung
US6153902A (en) * 1999-08-16 2000-11-28 International Business Machines Corporation Vertical DRAM cell with wordline self-aligned to storage trench
US6794242B1 (en) * 2000-09-29 2004-09-21 Infineon Technologies Ag Extendible process for improved top oxide layer for DRAM array and the gate interconnects while providing self-aligned gate contacts
US6566682B2 (en) 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6531727B2 (en) 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6424001B1 (en) * 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
US6559491B2 (en) * 2001-02-09 2003-05-06 Micron Technology, Inc. Folded bit line DRAM with ultra thin body transistors
US6496034B2 (en) 2001-02-09 2002-12-17 Micron Technology, Inc. Programmable logic arrays with ultra thin body transistors
TWI230392B (en) 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6825514B2 (en) * 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
JP2004311858A (ja) * 2003-04-10 2004-11-04 Nec Electronics Corp 半導体集積回路装置
US20040228168A1 (en) 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7335934B2 (en) 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
US7473596B2 (en) * 2003-12-19 2009-01-06 Micron Technology, Inc. Methods of forming memory cells
CN100570894C (zh) * 2004-01-22 2009-12-16 国际商业机器公司 垂直鳍片场效应晶体管mos器件
AT504290A2 (de) 2005-06-10 2008-04-15 Fairchild Semiconductor Feldeffekttransistor mit ladungsgleichgewicht
US7679118B2 (en) * 2005-06-13 2010-03-16 Micron Technology, Inc. Vertical transistor, memory cell, device, system and method of forming same
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7683430B2 (en) 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
US7933142B2 (en) 2006-05-02 2011-04-26 Micron Technology, Inc. Semiconductor memory cell and array using punch-through to program and read same
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
DE102006051490B4 (de) * 2006-10-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung einer Passivierungsschicht ohne ein Abschlussmetall
KR101277402B1 (ko) 2007-01-26 2013-06-20 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
US8518774B2 (en) 2007-03-29 2013-08-27 Micron Technology, Inc. Manufacturing process for zero-capacitor random access memory circuits
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
US8194487B2 (en) 2007-09-17 2012-06-05 Micron Technology, Inc. Refreshing data of memory cells with electrically floating body transistors
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
KR100948093B1 (ko) * 2007-12-21 2010-03-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
KR100971420B1 (ko) * 2008-04-04 2010-07-21 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
US8710566B2 (en) 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
KR20120006516A (ko) 2009-03-31 2012-01-18 마이크론 테크놀로지, 인크. 반도체 메모리 디바이스를 제공하기 위한 기술들
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
JP5515429B2 (ja) * 2009-06-01 2014-06-11 富士通セミコンダクター株式会社 半導体装置の製造方法
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
EP3511982A1 (en) 2010-03-15 2019-07-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP5449094B2 (ja) 2010-09-07 2014-03-19 株式会社東芝 半導体装置
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
KR20130042779A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US8704206B2 (en) 2011-11-21 2014-04-22 Avalanche Technology Inc. Memory device including transistor array with shared plate channel and method for making the same
KR20150020847A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법
JP6916525B2 (ja) * 2018-02-06 2021-08-11 株式会社ブイ・テクノロジー Ｌｅｄディスプレイの製造方法
CN114038743A (zh) * 2022-01-07 2022-02-11 绍兴中芯集成电路制造股份有限公司 沟槽栅器件的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672410A (en) * 1984-07-12 1987-06-09 Nippon Telegraph & Telephone Semiconductor memory device with trench surrounding each memory cell
JPH0793365B2 (ja) * 1984-09-11 1995-10-09 株式会社東芝 半導体記憶装置およびその製造方法
US4914739A (en) * 1984-10-31 1990-04-03 Texas Instruments, Incorporated Structure for contacting devices in three dimensional circuitry
US4737829A (en) * 1985-03-28 1988-04-12 Nec Corporation Dynamic random access memory device having a plurality of one-transistor type memory cells
JPH0682800B2 (ja) * 1985-04-16 1994-10-19 株式会社東芝 半導体記憶装置
JPH0685425B2 (ja) * 1985-11-14 1994-10-26 株式会社東芝 半導体記憶装置
US4910567A (en) * 1986-02-26 1990-03-20 Texas Instruments, Incorporated Dram cell and method for fabricating
JPS62200759A (ja) * 1986-02-28 1987-09-04 Toshiba Corp 半導体記憶装置
JPS62200758A (ja) * 1986-02-28 1987-09-04 Toshiba Corp 半導体記憶装置
JPS6366963A (ja) * 1986-09-08 1988-03-25 Nippon Telegr & Teleph Corp <Ntt> 溝埋込型半導体装置およびその製造方法
JPH01125858A (ja) * 1987-11-10 1989-05-18 Fujitsu Ltd 半導体装置およびその製造方法
JPH01143254A (ja) * 1987-11-28 1989-06-05 Mitsubishi Electric Corp 半導体記憶装置
DE3741186A1 (de) * 1987-12-04 1989-06-15 Siemens Ag Dreidimensionale ein-transistorzelle und anordnung von ein-transistorzellen fuer dynamische halbleiterspeicher und verfahren zu ihrer herstellung
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US4977436A (en) * 1988-07-25 1990-12-11 Motorola, Inc. High density DRAM
JPH0283968A (ja) * 1988-09-20 1990-03-26 Toshiba Corp 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
DE68926793T2 (de) 1997-01-09
EP0333426A3 (en) 1992-01-29
DE68926793D1 (de) 1996-08-14
EP0333426A2 (en) 1989-09-20
US5155059A (en) 1992-10-13
KR920006260B1 (ko) 1992-08-01
US5072269A (en) 1991-12-10
EP0333426B1 (en) 1996-07-10

Similar Documents

Publication Publication Date Title
KR890015352A (ko) 다이나믹형 반도체기억장치와 그 제조방법
KR100567495B1 (ko) 종형 ｍｏｓ 트랜지스터를 구비한 ｄｒａｍ 셀 장치 및제조 방법
US5034341A (en) Method of making a memory cell array structure
US6191442B1 (en) DRAM memory with TFT superposed on a trench capacitor
JPH07130871A (ja) 半導体記憶装置
KR860008609A (ko) 반도체 기억장치와 제조방법
JPH07193142A (ja) 高集積半導体装置およびその製造方法
JPH01262658A (ja) ダイナミック型ランダムアクセスメモリ装置
GB2288276A (en) Dram memory cell utilising surrounding gate transistor and method of manufacture
KR860001469A (ko) 반도체 기억장치와 그 제조방법
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
KR970054486A (ko) 반도체 소자와 그 제조 방법
KR930011543B1 (ko) 반도체 기억장치와 그 제조방법
JP2646591B2 (ja) 不揮発性メモリ装置
KR970030838A (ko) 반도체 기억 장치 및 그 제조 방법
US6750098B2 (en) Integrated semiconductor memory and fabrication method
KR20120065113A (ko) 수직 채널 트랜지스터들을 구비한 반도체 장치 및 그 제조방법.
US6740917B2 (en) Integrated semiconductor memory fabrication method
TW201445704A (zh) 半導體裝置及其製造方法
JPH04348070A (ja) 半導体装置及びその製造方法
JPH05175424A (ja) 半導体記憶装置およびその製造方法
KR100250683B1 (ko) 반도체 메모리소자의 캐패시터 제조방법
JPH036857A (ja) 半導体装置およびその製造方法
JPH01192165A (ja) ダイナミック・メモリセル及びその製造方法
KR100881750B1 (ko) 반도체 메모리 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee