JPH07105477B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07105477B2 JPH07105477B2 JP63129463A JP12946388A JPH07105477B2 JP H07105477 B2 JPH07105477 B2 JP H07105477B2 JP 63129463 A JP63129463 A JP 63129463A JP 12946388 A JP12946388 A JP 12946388A JP H07105477 B2 JPH07105477 B2 JP H07105477B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor pillar
- insulating film
- conductive
- film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000005121 nitriding Methods 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/40—ROM only having the source region and drain region on different levels, e.g. vertical channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/911—Light sensitive array adapted to be scanned by electron beam, e.g. vidicon device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体柱とのコンタクトを形成方法に関し、 導電性サイドウォールを有する半導体柱に対して導電性
パターンのコンタクトをセルフアラインに形成すること
を目的とし、 半導体柱の頭部上に耐酸化性又は耐窒化性の絶縁膜を形
成し、半導体柱及び導電性サイドウォールを埋め込んだ
絶縁膜を半導体柱の頭部上の耐酸化性(又は耐窒化性)
の絶縁膜が露出するまでエッチバックした後、窒化(又
は酸化)して導電性サイドウォールの上部の絶縁耐圧を
向上させ、それから上記耐酸化性(又は耐窒化性)絶縁
膜を除去して、露出した半導体柱上に導電性パターンを
形成するように構成する。
パターンのコンタクトをセルフアラインに形成すること
を目的とし、 半導体柱の頭部上に耐酸化性又は耐窒化性の絶縁膜を形
成し、半導体柱及び導電性サイドウォールを埋め込んだ
絶縁膜を半導体柱の頭部上の耐酸化性(又は耐窒化性)
の絶縁膜が露出するまでエッチバックした後、窒化(又
は酸化)して導電性サイドウォールの上部の絶縁耐圧を
向上させ、それから上記耐酸化性(又は耐窒化性)絶縁
膜を除去して、露出した半導体柱上に導電性パターンを
形成するように構成する。
本発明は半導体装置とその製造方法に係り、とりわけ導
電性サイドウォールを有する半導体柱の頭部上へ導電性
パターンのコンタクトを形成する方法に関する。
電性サイドウォールを有する半導体柱の頭部上へ導電性
パターンのコンタクトを形成する方法に関する。
第4図に従来技術による柱状DRAM(ダイナミックランダ
ムアクセスメモリ)を、第5図に従来技術によるROM
(リードオンメモリ)を示す。第4図において、1はシ
リコン基板、2はSiO2膜、3は半導体柱で下からそれぞ
れ第1導電層(蓄積電極)4、p-型Si層5、チャンネル
ドープ層6及び第2導電層(ドレイン)7を形成してい
る。8は誘電体膜、9はゲート絶縁膜、10は対向電極、
11はポリシリコンワード線(ゲート)、12はPSGなどの
層間絶縁膜、13はアルミニウム・ビット線である。
ムアクセスメモリ)を、第5図に従来技術によるROM
(リードオンメモリ)を示す。第4図において、1はシ
リコン基板、2はSiO2膜、3は半導体柱で下からそれぞ
れ第1導電層(蓄積電極)4、p-型Si層5、チャンネル
ドープ層6及び第2導電層(ドレイン)7を形成してい
る。8は誘電体膜、9はゲート絶縁膜、10は対向電極、
11はポリシリコンワード線(ゲート)、12はPSGなどの
層間絶縁膜、13はアルミニウム・ビット線である。
一方、第5図において、21はシリコン基板、22はソース
領域、23はチャンネル領域、24はドレイン領域で、ソー
ス領域22の一部からチャンネル領域23及びドレイン領域
24が半導体柱25を成している。26は誘電体膜、27はゲー
ト絶縁膜、28はドープポリシリコンなどのゲート電極
(ワード線)、29はPSGなどの層間絶縁膜、30はアルミ
ニウムなどのビット線である。
領域、23はチャンネル領域、24はドレイン領域で、ソー
ス領域22の一部からチャンネル領域23及びドレイン領域
24が半導体柱25を成している。26は誘電体膜、27はゲー
ト絶縁膜、28はドープポリシリコンなどのゲート電極
(ワード線)、29はPSGなどの層間絶縁膜、30はアルミ
ニウムなどのビット線である。
第4図及び第5図の構造では、半導体柱3,25に対するビ
ット線13,30のコンタクトを取るために層間絶縁膜12,29
にフォトリソグラフ法でコンタクト窓を開口している。
このコンタクト窓形成方法では、露光時に位置合せが必
要であり、半導体柱の頭部の全てのコンタクト用に使用
できず、半導体柱の径を太くしなければならない点が欠
点である。
ット線13,30のコンタクトを取るために層間絶縁膜12,29
にフォトリソグラフ法でコンタクト窓を開口している。
このコンタクト窓形成方法では、露光時に位置合せが必
要であり、半導体柱の頭部の全てのコンタクト用に使用
できず、半導体柱の径を太くしなければならない点が欠
点である。
そこで、本発明は、半導体柱に対してビット線をセルフ
アラインコンタクトでコンタクトさせた半導体装置及び
その製造方法を提供することを目的とする。
アラインコンタクトでコンタクトさせた半導体装置及び
その製造方法を提供することを目的とする。
本発明は、上記目的を達成するために、 基板上に突出する半導体柱を形成する工程、半導体柱の
頭部表面に第1の絶縁膜を形成する工程、半導体柱の周
囲表面に第2の絶縁膜を形成する工程、半導体柱の周囲
に第2の絶縁膜を介して導電性側壁を形成する工程、導
電性側壁の表面に第3の絶縁膜を形成する工程、半導体
柱及び導電性壁を埋め込む第4の絶縁膜を基板上に形成
する工程、第4の絶縁膜を半導体柱の頭部表面の第1の
絶縁膜の高さまでエッチバックする工程、第1の絶縁体
下の半導体柱を絶縁体化することなく導電性側壁の上部
を選択的に絶縁体化して耐圧を向上させる工程、半導体
柱の頭部上の第1の絶縁体の少なくとも一部を除去する
工程、及び半導体柱の頭部上を含む第4の絶縁上に導電
性パターンを形成する工程を含むことを特徴とする半導
体装置の製造方法を提供する。なお、この方法におい
て、第1の絶縁膜は基板に半導体柱を形成する前に形成
してもよく、あるいは導電性側壁を絶縁体化する工程の
前までのどこで形成してもよい。また、第1の絶縁膜と
第2の絶縁膜を一体に同時に形成してもよい。
頭部表面に第1の絶縁膜を形成する工程、半導体柱の周
囲表面に第2の絶縁膜を形成する工程、半導体柱の周囲
に第2の絶縁膜を介して導電性側壁を形成する工程、導
電性側壁の表面に第3の絶縁膜を形成する工程、半導体
柱及び導電性壁を埋め込む第4の絶縁膜を基板上に形成
する工程、第4の絶縁膜を半導体柱の頭部表面の第1の
絶縁膜の高さまでエッチバックする工程、第1の絶縁体
下の半導体柱を絶縁体化することなく導電性側壁の上部
を選択的に絶縁体化して耐圧を向上させる工程、半導体
柱の頭部上の第1の絶縁体の少なくとも一部を除去する
工程、及び半導体柱の頭部上を含む第4の絶縁上に導電
性パターンを形成する工程を含むことを特徴とする半導
体装置の製造方法を提供する。なお、この方法におい
て、第1の絶縁膜は基板に半導体柱を形成する前に形成
してもよく、あるいは導電性側壁を絶縁体化する工程の
前までのどこで形成してもよい。また、第1の絶縁膜と
第2の絶縁膜を一体に同時に形成してもよい。
このような方法によって、本発明によれば、基板上に突
出する半導体柱と、半導体柱の周囲表面に形成した第1
の絶縁膜と、半導体柱の周囲にこの第1の絶縁膜を介し
て形成した導電性側壁と、この導電性側壁の表面に形成
した第2の絶縁膜と、半導体柱の頭部と電気的に接触す
る導電性パターンとを具備し、前記第2の絶縁膜は、前
記半導体柱の上部の周囲表面に形成された前記第1の絶
縁膜と接して前記導電性側壁と前記導電性パターンとを
電気的に絶縁しており、かつ、前記半導体柱の上部に隣
接する部分が前記導電性側壁の下部の表面に形成された
部分に比べて厚くなっていることを特徴とする半導体装
置が提供される 〔実施例〕 第1図を参照して説明する。
出する半導体柱と、半導体柱の周囲表面に形成した第1
の絶縁膜と、半導体柱の周囲にこの第1の絶縁膜を介し
て形成した導電性側壁と、この導電性側壁の表面に形成
した第2の絶縁膜と、半導体柱の頭部と電気的に接触す
る導電性パターンとを具備し、前記第2の絶縁膜は、前
記半導体柱の上部の周囲表面に形成された前記第1の絶
縁膜と接して前記導電性側壁と前記導電性パターンとを
電気的に絶縁しており、かつ、前記半導体柱の上部に隣
接する部分が前記導電性側壁の下部の表面に形成された
部分に比べて厚くなっていることを特徴とする半導体装
置が提供される 〔実施例〕 第1図を参照して説明する。
シリコン基板41の表面にCVDでSi3N4膜42を付着する(第
1図A)。Si3N4膜42は後の酸化工程における酸化防止
膜の役割を有するものである。Si3N4膜42の厚さは例え
ば0.15μm程度とする。
1図A)。Si3N4膜42は後の酸化工程における酸化防止
膜の役割を有するものである。Si3N4膜42の厚さは例え
ば0.15μm程度とする。
次に、シリコン基板41を柱状にエッチングする。例え
ば、Si3N4膜42上にレジストパターンを形成し、それを
マスクとしてSi3N4膜42及びシリコン基板41を選択エッ
チする。柱状シリコン43は例えば2.0μm程度の高さで
ある。それから柱状シリコン43の周囲を酸化し、厚さ30
0Å程度の酸化膜44を形成する。(第1図A) 次に、半導体柱43の周囲に導電性側壁(サイドウォー
ル)45を形成する。これは、例えば、ポリシリコンを全
面に堆積し、不純物(n形ドーパント)拡散した後、反
応性イオンエッチングで異方性エッチを行なうことによ
って、ポリシリコンを半導体側壁だけ残すことによって
形成する。それから、ポリシリコン側壁45の表面を酸化
する(酸化膜46)。そして、層間絶縁膜として全面にPS
G47を堆積し、半導体柱43を埋め込む。(第1図C) 次に、PSG膜47をエッチバックしてSi3N4膜42を露出させ
る(第1図D)。これによって半導体柱43と層間絶縁膜
47の頂面は連続した平坦な面となり、Si3N4膜42を除去
後この上にアルミニウム配線などを形成すればマスク合
せの必要がないセルフアラインにコンタクトが形成でき
ることになる。しかしながら、このままでアルミニウム
配線を形成した場合、アルミニウム配線と導電性ポリシ
リコン側壁45との間の耐電圧が低いために素子が破壊さ
れるおそれがある。それはPSG膜47をエッチバックする
とき導電性ポリシリコン側壁45を頂部のPSG膜47、さら
には酸化膜46がエッチングされて、そこに十分な厚さの
絶縁膜が残らないからである。
ば、Si3N4膜42上にレジストパターンを形成し、それを
マスクとしてSi3N4膜42及びシリコン基板41を選択エッ
チする。柱状シリコン43は例えば2.0μm程度の高さで
ある。それから柱状シリコン43の周囲を酸化し、厚さ30
0Å程度の酸化膜44を形成する。(第1図A) 次に、半導体柱43の周囲に導電性側壁(サイドウォー
ル)45を形成する。これは、例えば、ポリシリコンを全
面に堆積し、不純物(n形ドーパント)拡散した後、反
応性イオンエッチングで異方性エッチを行なうことによ
って、ポリシリコンを半導体側壁だけ残すことによって
形成する。それから、ポリシリコン側壁45の表面を酸化
する(酸化膜46)。そして、層間絶縁膜として全面にPS
G47を堆積し、半導体柱43を埋め込む。(第1図C) 次に、PSG膜47をエッチバックしてSi3N4膜42を露出させ
る(第1図D)。これによって半導体柱43と層間絶縁膜
47の頂面は連続した平坦な面となり、Si3N4膜42を除去
後この上にアルミニウム配線などを形成すればマスク合
せの必要がないセルフアラインにコンタクトが形成でき
ることになる。しかしながら、このままでアルミニウム
配線を形成した場合、アルミニウム配線と導電性ポリシ
リコン側壁45との間の耐電圧が低いために素子が破壊さ
れるおそれがある。それはPSG膜47をエッチバックする
とき導電性ポリシリコン側壁45を頂部のPSG膜47、さら
には酸化膜46がエッチングされて、そこに十分な厚さの
絶縁膜が残らないからである。
そこで、本発明は、Si3N4膜42が露出したところで酸化
処理を行なう。この酸化処理では、Si3N4膜42は酸化防
止膜として働くので半導体柱43は酸化されず、またPSG
膜47及び酸化膜46はすでに酸化しているので、結局ポリ
シリコン側壁45がその頂部から下方へ向って酸化され
る。こうして、ポリシリコン側壁45の頂部を耐電圧を付
与するのに十分な深さまでに、例えば0.2μm程度まで
酸化する。こうして酸化された部分を図中斜線部48で示
す。(第1図E) Si3N4膜42を除去後、半導体柱43及びPSG膜47の上にアル
ミニウム配線パターン49を形成する。このアルミニウム
配線49の形成はPSG膜47にコタククト窓を形成する必要
がない分だけ、マスク合せが不要になり、半導体柱43の
頭部の広さを狭くできる。すなわち、アルミニウム配線
49はセルフアラインに形成される。また、アルミニウム
配線49と導電性ポリシリコン側壁45の間は先程の酸化処
理により十分な耐電圧性が付与されている。(第1図
F) なお、上記の実施例では、半導体基板41及び半導体柱43
に形成する不純物ドープ領域についての説明は省略し
た。この不純物ドープ領域は必要に応じて、半導体基板
の形成時にあるいは本発明の工程の途中で任意に形成で
きる。
処理を行なう。この酸化処理では、Si3N4膜42は酸化防
止膜として働くので半導体柱43は酸化されず、またPSG
膜47及び酸化膜46はすでに酸化しているので、結局ポリ
シリコン側壁45がその頂部から下方へ向って酸化され
る。こうして、ポリシリコン側壁45の頂部を耐電圧を付
与するのに十分な深さまでに、例えば0.2μm程度まで
酸化する。こうして酸化された部分を図中斜線部48で示
す。(第1図E) Si3N4膜42を除去後、半導体柱43及びPSG膜47の上にアル
ミニウム配線パターン49を形成する。このアルミニウム
配線49の形成はPSG膜47にコタククト窓を形成する必要
がない分だけ、マスク合せが不要になり、半導体柱43の
頭部の広さを狭くできる。すなわち、アルミニウム配線
49はセルフアラインに形成される。また、アルミニウム
配線49と導電性ポリシリコン側壁45の間は先程の酸化処
理により十分な耐電圧性が付与されている。(第1図
F) なお、上記の実施例では、半導体基板41及び半導体柱43
に形成する不純物ドープ領域についての説明は省略し
た。この不純物ドープ領域は必要に応じて、半導体基板
の形成時にあるいは本発明の工程の途中で任意に形成で
きる。
また、上記の実施例では導電性ポリシリコンを酸化して
耐電圧性を高めたが、窒化によって耐電圧性を高めても
よい。そのときには半導体柱43上には耐窒化性の膜、例
えば酸化膜を形成しておけばよい。
耐電圧性を高めたが、窒化によって耐電圧性を高めても
よい。そのときには半導体柱43上には耐窒化性の膜、例
えば酸化膜を形成しておけばよい。
第2図及び第3図に上記の如き方法によって半導体柱に
ビット線をセルフアラインに形成したDRAMとROMの例を
示す。
ビット線をセルフアラインに形成したDRAMとROMの例を
示す。
第2図において、51はSi基板、52はSiO2膜、53はn+型第
1導電層(蓄積電極)54、p-型Si層55、p型チャンネル
ドープ層56及びn+型第2導電層(ドレイン)57からなる
半導体柱、58は誘電体膜、59はゲート絶縁膜、60は対向
電極、61はワード線、62は層間絶縁膜、63はビット線で
ある。
1導電層(蓄積電極)54、p-型Si層55、p型チャンネル
ドープ層56及びn+型第2導電層(ドレイン)57からなる
半導体柱、58は誘電体膜、59はゲート絶縁膜、60は対向
電極、61はワード線、62は層間絶縁膜、63はビット線で
ある。
第3図において、71はp型Si基板、72はn+型ソース領
域、73はp型チャンネル領域、14はn+型ドレイン領域で
あり、半導体柱75はn+型ソース領域72の一部分とp型チ
ャンネル領域73、n+型ドレイン領域74とからなってい
る。76は誘電体膜、77はゲート酸化膜、78はワード線、
79は層間絶縁膜、80はビット線である。
域、73はp型チャンネル領域、14はn+型ドレイン領域で
あり、半導体柱75はn+型ソース領域72の一部分とp型チ
ャンネル領域73、n+型ドレイン領域74とからなってい
る。76は誘電体膜、77はゲート酸化膜、78はワード線、
79は層間絶縁膜、80はビット線である。
本発明によれば、半導体柱のサイドウォール導電層を有
する段差のある基体の半導体柱に層間絶縁膜を介して電
気的コンタクトを取るに当って、セルフアラインでコン
タクトを形成できるので、デバイスの微細化、コスト低
減が可能である。
する段差のある基体の半導体柱に層間絶縁膜を介して電
気的コンタクトを取るに当って、セルフアラインでコン
タクトを形成できるので、デバイスの微細化、コスト低
減が可能である。
第1図は本発明の実施例の製造工程を示す工程要部の半
導体装置の断面図、第2図及び第3図はそれぞれ実施例
のDRAM及びROMの断面図、第4図及び第5図は従来技術
のDRAM及びROMの断面図である。 41……シリコン基板、42……Si3N4膜、 43……柱状シリコン、44……酸化膜、 45……ポリシリコン側壁、46……酸化膜、 47……PSG層間絶縁膜、 48……ポリシリコン側壁酸化部分、 49……アルミニウム配線。
導体装置の断面図、第2図及び第3図はそれぞれ実施例
のDRAM及びROMの断面図、第4図及び第5図は従来技術
のDRAM及びROMの断面図である。 41……シリコン基板、42……Si3N4膜、 43……柱状シリコン、44……酸化膜、 45……ポリシリコン側壁、46……酸化膜、 47……PSG層間絶縁膜、 48……ポリシリコン側壁酸化部分、 49……アルミニウム配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 301 V
Claims (2)
- 【請求項1】基板上に突出する半導体柱を形成する工
程、半導体柱の頭部表面に第1の絶縁膜を形成する工
程、半導体柱の周囲表面に第2の絶縁膜を形成する工
程、半導体柱の周囲に第2の絶縁膜を介して導電性側壁
を形成する工程、導電性側壁の表面に第3の絶縁膜を形
成する工程、半導体柱及び導電性壁を埋め込む第4の絶
縁膜を基板上に形成する工程、第4の絶縁膜を半導体柱
の頭部表面の第1の絶縁膜の高さまでエッチバックする
工程、第1の絶縁体下の半導体柱を絶縁体化することな
く導電性側壁の上部を選択的に絶縁体化して耐圧を向上
させる工程、半導体柱の頭部上の第1の絶縁体の少くと
も一部を除去する工程、及び半導体柱の頭部上を含む第
4の絶縁膜上に導電性パターンを形成する工程を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項2】基板上に突出する半導体柱と、半導体柱の
周囲表面に形成した第1の絶縁膜と、半導体柱の周囲に
この第1の絶縁膜を介して形成した導電性側壁と、この
導電性側壁の表面に形成した第2の絶縁膜と、半導体柱
の頭部と電気的に接触する導電性パターンとを具備し、
前記第2の絶縁膜は、前記半導体柱の上部の周囲表面に
形成された前記第1の絶縁膜と接して前記導電性側壁と
前記導電性パターンとを電気的に絶縁しており、かつ、
前記半導体柱の上部に隣接する部分が前記導電性側壁の
下部の表面に形成された部分に比べて厚くなっているこ
とを特徴とする半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63129463A JPH07105477B2 (ja) | 1988-05-28 | 1988-05-28 | 半導体装置及びその製造方法 |
DE68927026T DE68927026D1 (de) | 1988-05-28 | 1989-05-26 | Herstellungsverfahren einer Halbleitervorrichtung |
EP89305353A EP0348046B1 (en) | 1988-05-28 | 1989-05-26 | Method of producing a semiconductor device |
KR1019890007121A KR930003277B1 (ko) | 1988-05-28 | 1989-05-27 | 반도체장치 및 그의 제조방법 |
US07/357,809 US5057896A (en) | 1988-05-28 | 1989-05-30 | Semiconductor device and method of producing same |
US08/072,876 US5372964A (en) | 1988-05-28 | 1993-06-04 | Method of producing pillar-shaped DRAM and ROM devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63129463A JPH07105477B2 (ja) | 1988-05-28 | 1988-05-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01300566A JPH01300566A (ja) | 1989-12-05 |
JPH07105477B2 true JPH07105477B2 (ja) | 1995-11-13 |
Family
ID=15010118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63129463A Expired - Lifetime JPH07105477B2 (ja) | 1988-05-28 | 1988-05-28 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5057896A (ja) |
EP (1) | EP0348046B1 (ja) |
JP (1) | JPH07105477B2 (ja) |
KR (1) | KR930003277B1 (ja) |
DE (1) | DE68927026D1 (ja) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03187272A (ja) * | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | Mos型電界効果トランジスタ及びその製造方法 |
JPH07112067B2 (ja) * | 1990-01-24 | 1995-11-29 | 株式会社東芝 | 半導体装置 |
JPH07120800B2 (ja) * | 1990-01-25 | 1995-12-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH0834302B2 (ja) * | 1990-04-21 | 1996-03-29 | 株式会社東芝 | 半導体記憶装置 |
US5087581A (en) * | 1990-10-31 | 1992-02-11 | Texas Instruments Incorporated | Method of forming vertical FET device with low gate to source overlap capacitance |
EP0510604A3 (en) * | 1991-04-23 | 2001-05-09 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
US5219793A (en) * | 1991-06-03 | 1993-06-15 | Motorola Inc. | Method for forming pitch independent contacts and a semiconductor device having the same |
KR930011125B1 (ko) * | 1991-06-11 | 1993-11-24 | 삼성전자 주식회사 | 반도체 메모리장치 |
US5398200A (en) * | 1992-03-02 | 1995-03-14 | Motorola, Inc. | Vertically formed semiconductor random access memory device |
US5229312A (en) * | 1992-04-13 | 1993-07-20 | North American Philips Corp. | Nonvolatile trench memory device and self-aligned method for making such a device |
US5324673A (en) * | 1992-11-19 | 1994-06-28 | Motorola, Inc. | Method of formation of vertical transistor |
KR0141218B1 (ko) * | 1993-11-24 | 1998-07-15 | 윤종용 | 고집적 반도체장치의 제조방법 |
KR960016773B1 (en) * | 1994-03-28 | 1996-12-20 | Samsung Electronics Co Ltd | Buried bit line and cylindrical gate cell and forming method thereof |
JPH098290A (ja) * | 1995-06-20 | 1997-01-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
DE19621244C2 (de) * | 1996-05-25 | 2003-08-28 | Infineon Technologies Ag | Verfahren zur Herstellung eines MOS-Transistors mit einem mesaförmigen Schichtstapel und MOS-Transistor |
US5973356A (en) * | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
US6191470B1 (en) | 1997-07-08 | 2001-02-20 | Micron Technology, Inc. | Semiconductor-on-insulator memory cell with buried word and body lines |
US6072209A (en) | 1997-07-08 | 2000-06-06 | Micro Technology, Inc. | Four F2 folded bit line DRAM cell structure having buried bit and word lines |
US5909618A (en) * | 1997-07-08 | 1999-06-01 | Micron Technology, Inc. | Method of making memory cell with vertical transistor and buried word and body lines |
US5936274A (en) * | 1997-07-08 | 1999-08-10 | Micron Technology, Inc. | High density flash memory |
US6150687A (en) | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
US5907170A (en) * | 1997-10-06 | 1999-05-25 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
US6066869A (en) | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
US6528837B2 (en) | 1997-10-06 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
US5914511A (en) * | 1997-10-06 | 1999-06-22 | Micron Technology, Inc. | Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts |
US6025225A (en) | 1998-01-22 | 2000-02-15 | Micron Technology, Inc. | Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same |
US6304483B1 (en) | 1998-02-24 | 2001-10-16 | Micron Technology, Inc. | Circuits and methods for a static random access memory using vertical transistors |
US5963469A (en) * | 1998-02-24 | 1999-10-05 | Micron Technology, Inc. | Vertical bipolar read access for low voltage memory cell |
US6246083B1 (en) | 1998-02-24 | 2001-06-12 | Micron Technology, Inc. | Vertical gain cell and array for a dynamic random access memory |
US5991225A (en) | 1998-02-27 | 1999-11-23 | Micron Technology, Inc. | Programmable memory address decode array with vertical transistors |
US6124729A (en) | 1998-02-27 | 2000-09-26 | Micron Technology, Inc. | Field programmable logic arrays with vertical transistors |
US6043527A (en) | 1998-04-14 | 2000-03-28 | Micron Technology, Inc. | Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device |
US6169006B1 (en) * | 1998-07-29 | 2001-01-02 | Advanced Micro Devices, Inc. | Semiconductor device having grown oxide spacers and method of manufacture thereof |
US6134175A (en) | 1998-08-04 | 2000-10-17 | Micron Technology, Inc. | Memory address decode array with vertical transistors |
US6208164B1 (en) | 1998-08-04 | 2001-03-27 | Micron Technology, Inc. | Programmable logic array with vertical transistors |
US6104068A (en) | 1998-09-01 | 2000-08-15 | Micron Technology, Inc. | Structure and method for improved signal processing |
US6320222B1 (en) | 1998-09-01 | 2001-11-20 | Micron Technology, Inc. | Structure and method for reducing threshold voltage variations due to dopant fluctuations |
DE10013577A1 (de) | 2000-03-18 | 2001-09-20 | Wolff Walsrode Ag | Verwendung von Polysacchariden oder Polysaccharidderivaten, die nach Vergelung und Heiß-Dampf-Mahltrocknung mittels Gas- oder Wasserdampftrocknung hergestellt wurden, in Baustoffgemischen |
US6496034B2 (en) * | 2001-02-09 | 2002-12-17 | Micron Technology, Inc. | Programmable logic arrays with ultra thin body transistors |
US6424001B1 (en) * | 2001-02-09 | 2002-07-23 | Micron Technology, Inc. | Flash memory with ultra thin vertical body transistors |
US6559491B2 (en) * | 2001-02-09 | 2003-05-06 | Micron Technology, Inc. | Folded bit line DRAM with ultra thin body transistors |
US6531727B2 (en) | 2001-02-09 | 2003-03-11 | Micron Technology, Inc. | Open bit line DRAM with ultra thin body transistors |
US6566682B2 (en) * | 2001-02-09 | 2003-05-20 | Micron Technology, Inc. | Programmable memory address and decode circuits with ultra thin vertical body transistors |
US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
KR100946084B1 (ko) * | 2008-03-27 | 2010-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 수직형 트랜지스터 및 그 형성방법 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4654680A (en) * | 1980-09-24 | 1987-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Sidewall gate IGFET |
JPS5919366A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | 半導体記憶装置 |
JPS59182558A (ja) * | 1983-04-01 | 1984-10-17 | Hitachi Ltd | 半導体記憶装置 |
JPS6042866A (ja) * | 1983-08-19 | 1985-03-07 | Toshiba Corp | 半導体装置及びその製造方法 |
KR920010461B1 (ko) * | 1983-09-28 | 1992-11-28 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 메모리와 그 제조 방법 |
JPS6074638A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 半導体装置の製造方法 |
US4737829A (en) * | 1985-03-28 | 1988-04-12 | Nec Corporation | Dynamic random access memory device having a plurality of one-transistor type memory cells |
JPH0682800B2 (ja) * | 1985-04-16 | 1994-10-19 | 株式会社東芝 | 半導体記憶装置 |
JPH0793372B2 (ja) * | 1985-12-16 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置 |
JPS62244164A (ja) * | 1986-04-16 | 1987-10-24 | Sony Corp | 半導体メモリ装置 |
US4947225A (en) * | 1986-04-28 | 1990-08-07 | Rockwell International Corporation | Sub-micron devices with method for forming sub-micron contacts |
US4769786A (en) * | 1986-07-15 | 1988-09-06 | International Business Machines Corporation | Two square memory cells |
FR2603128B1 (fr) * | 1986-08-21 | 1988-11-10 | Commissariat Energie Atomique | Cellule de memoire eprom et son procede de fabrication |
JPS63155660A (ja) * | 1986-12-19 | 1988-06-28 | Fujitsu Ltd | 半導体装置 |
JPS63211750A (ja) * | 1987-02-27 | 1988-09-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
DE68926793T2 (de) * | 1988-03-15 | 1997-01-09 | Toshiba Kawasaki Kk | Dynamischer RAM |
-
1988
- 1988-05-28 JP JP63129463A patent/JPH07105477B2/ja not_active Expired - Lifetime
-
1989
- 1989-05-26 EP EP89305353A patent/EP0348046B1/en not_active Expired - Lifetime
- 1989-05-26 DE DE68927026T patent/DE68927026D1/de not_active Expired - Lifetime
- 1989-05-27 KR KR1019890007121A patent/KR930003277B1/ko not_active IP Right Cessation
- 1989-05-30 US US07/357,809 patent/US5057896A/en not_active Expired - Lifetime
-
1993
- 1993-06-04 US US08/072,876 patent/US5372964A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE68927026D1 (de) | 1996-10-02 |
US5372964A (en) | 1994-12-13 |
KR930003277B1 (ko) | 1993-04-24 |
JPH01300566A (ja) | 1989-12-05 |
EP0348046A3 (en) | 1991-09-11 |
US5057896A (en) | 1991-10-15 |
KR900019215A (ko) | 1990-12-24 |
EP0348046A2 (en) | 1989-12-27 |
EP0348046B1 (en) | 1996-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07105477B2 (ja) | 半導体装置及びその製造方法 | |
US4920065A (en) | Method of making ultra dense dram cells | |
US6555450B2 (en) | Contact forming method for semiconductor device | |
US5091768A (en) | Semiconductor device having a funnel shaped inter-level connection | |
JP3903189B2 (ja) | Dram半導体装置 | |
US5309023A (en) | Contact structure for interconnection in semiconductor devices and manufacturing method thereof | |
US6281051B1 (en) | Semiconductor device and manufacturing method thereof | |
US6825112B2 (en) | Semiconductor device and method of production thereof | |
US6040215A (en) | Method of manufacturing semiconductor device including memory cell having transistor | |
KR100369668B1 (ko) | 고밀도 디램 내에서 폴리 길이 제어를 위한 수정된 게이트도체 공정 | |
JP3180951B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2513287B2 (ja) | 積層型メモリセルの製造方法 | |
US5430673A (en) | Buried bit line ROM with low bit line resistance | |
KR940010346A (ko) | 반도체 집적 소자의 디램(dram) 제조방법 | |
KR920006754B1 (ko) | 측벽막을 갖는 반도체 장치와 그 제조방법 | |
JPH0795568B2 (ja) | 半導体記憶装置 | |
JPH07254705A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH11177052A (ja) | 半導体装置とその製造方法 | |
JPH0786427A (ja) | 半導体装置およびその製造方法 | |
KR920010202B1 (ko) | 반도체 소자의 컨택 형성 방법 및 그 구조. | |
KR100325288B1 (ko) | 커패시터 및 그 제조방법 | |
US20020030219A1 (en) | Side wall contact structure and method of forming the same | |
KR930009476B1 (ko) | 반도체장치의 자기정렬 콘택 제조방법 | |
KR970054214A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
KR960001038B1 (ko) | 워드라인 매립형 디램 셀의 제조방법 |