JPH0927547A - 半導体素子の多層配線及び形成方法 - Google Patents
半導体素子の多層配線及び形成方法Info
- Publication number
- JPH0927547A JPH0927547A JP18772495A JP18772495A JPH0927547A JP H0927547 A JPH0927547 A JP H0927547A JP 18772495 A JP18772495 A JP 18772495A JP 18772495 A JP18772495 A JP 18772495A JP H0927547 A JPH0927547 A JP H0927547A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- forming
- contact hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 上部配線層とプラグとの接触面積を増加させ
て接触抵抗を減少できる半導体素子の多層配線構造及び
多層配線形成方法を提供すること。 【構成】 上部配線層にもコンタクトホールをあけて、
上部配線層とプラグとの接触を従来の上部配線層の下面
でなく、上部配線層の側面で行うようにした。
て接触抵抗を減少できる半導体素子の多層配線構造及び
多層配線形成方法を提供すること。 【構成】 上部配線層にもコンタクトホールをあけて、
上部配線層とプラグとの接触を従来の上部配線層の下面
でなく、上部配線層の側面で行うようにした。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子に係り、特に
接触抵抗を減少させて信頼性を向上させることのでき
る、高集積素子に適した半導体素子の多層配線及び形成
方法に関する。
接触抵抗を減少させて信頼性を向上させることのでき
る、高集積素子に適した半導体素子の多層配線及び形成
方法に関する。
【０００２】
【従来の技術】半導体素子の集積度が増加するに伴って
半導体素子の最小線幅が狭くなる。０．５μｍ以下と微
細化すると、上下部配線層を互いに連結するためのプラ
グが形成されるべきコンタクトホールも微細化され、コ
ンタクトホールの幅に対する深さの比が増加する。従っ
て、通常の物理的な蒸着法であるスパッタリング法を利
用してコンタクトホール内に配線層を形成する場合に
は、ステップカバレージが悪化するので、接触抵抗が増
加する問題点と、エレクトロマイグレーションやストレ
スマイグレーション（ｓｔｒｅｓｓ ｍｉｇｒａｔｉｏ
ｎ）等による信頼性が低下するという問題点が発生す
る。
半導体素子の最小線幅が狭くなる。０．５μｍ以下と微
細化すると、上下部配線層を互いに連結するためのプラ
グが形成されるべきコンタクトホールも微細化され、コ
ンタクトホールの幅に対する深さの比が増加する。従っ
て、通常の物理的な蒸着法であるスパッタリング法を利
用してコンタクトホール内に配線層を形成する場合に
は、ステップカバレージが悪化するので、接触抵抗が増
加する問題点と、エレクトロマイグレーションやストレ
スマイグレーション（ｓｔｒｅｓｓ ｍｉｇｒａｔｉｏ
ｎ）等による信頼性が低下するという問題点が発生す
る。
【０００３】コンタクトホールにおけるステップカバレ
ージを改善するためにコンタクトホール内にプラグを形
成するが、プラグを形成する方法としては、コンタクト
ホールを含んだ絶縁膜上にタングステンを蒸着し、蒸着
の厚さ以上にタングステンをエッチバックしてコンタク
トホール内にプラグを形成する技術と、コンタクトホー
ル内にのみ選択的にプラグを成長させるタングステン又
はアルミニウム選択成長技術等がある。
ージを改善するためにコンタクトホール内にプラグを形
成するが、プラグを形成する方法としては、コンタクト
ホールを含んだ絶縁膜上にタングステンを蒸着し、蒸着
の厚さ以上にタングステンをエッチバックしてコンタク
トホール内にプラグを形成する技術と、コンタクトホー
ル内にのみ選択的にプラグを成長させるタングステン又
はアルミニウム選択成長技術等がある。
【０００４】図１は従来のプラグを用いた多層配線の構
造図であり、図１（Ａ）は断面図、図１（Ｂ）は平面
図、図１（Ｃ）はコンタクトホール内における上部配線
層とプラグとの接触状態を各々示す図面である。図１
（Ａ）〜（Ｃ）を参照すると、下部配線層１３がコンタ
クトホール内に形成されたプラグ１７を介して上部配線
層１８と連結されるように形成される。上下部配線層１
３，１８間にはこれらを絶縁させるための層間絶縁膜１
４が形成され、基板１と下部配線層１３との間にもこれ
らを絶縁させるための絶縁膜１２が形成された。１５′
はコンタクトホールである。前記多層配線構造は、コン
タクトホール内に形成されたプラグ１７を介して上下部
配線層１３，１８が電気的に連結される。この際、上部
配線層１８はプラグ１７の上面と接触するので、上部配
線層１８とプラグ１７との接触面積はコンタクトホール
の大きさに関わる。コンタクトホールがａ×ａの正方形
であると仮定すると、接触面積Ａ0はＡ0＝ａ×ａとな
る。
造図であり、図１（Ａ）は断面図、図１（Ｂ）は平面
図、図１（Ｃ）はコンタクトホール内における上部配線
層とプラグとの接触状態を各々示す図面である。図１
（Ａ）〜（Ｃ）を参照すると、下部配線層１３がコンタ
クトホール内に形成されたプラグ１７を介して上部配線
層１８と連結されるように形成される。上下部配線層１
３，１８間にはこれらを絶縁させるための層間絶縁膜１
４が形成され、基板１と下部配線層１３との間にもこれ
らを絶縁させるための絶縁膜１２が形成された。１５′
はコンタクトホールである。前記多層配線構造は、コン
タクトホール内に形成されたプラグ１７を介して上下部
配線層１３，１８が電気的に連結される。この際、上部
配線層１８はプラグ１７の上面と接触するので、上部配
線層１８とプラグ１７との接触面積はコンタクトホール
の大きさに関わる。コンタクトホールがａ×ａの正方形
であると仮定すると、接触面積Ａ0はＡ0＝ａ×ａとな
る。
【０００５】図２（Ａ）〜（Ｅ）は図１の半導体素子の
多層配線形成工程図を示す。図２（Ａ）のように、半導
体基板１１上に下部絶縁膜１２を形成し、下部絶縁膜１
２上に金属層を蒸着してパターニングして下部配線層１
３を形成する。図２（Ｂ）のように、下部配線層１３を
含んだ下部絶縁膜１２上に層間絶縁膜１４を形成する。
ホトエッチング工程により下部配線層１３の上部の層間
絶縁膜１４をエッチングしてコンタクトホール１５を形
成する。図２（Ｃ）のように、コンタクトホール１５内
に満たされるようにブランケット蒸着法で伝導性物質１
６を蒸着し、図２（Ｄ）のように伝導性物質１６をエッ
チバックしてプラグ１７を形成する。図２（Ｃ）と
（Ｄ）のプラグ形成工程時に、前記方法の代わりに伝導
性物質をコンタクトホール内に選択的成長法で成長させ
てプラグを形成することもできる。図２（Ｅ）のよう
に、プラグ１７及び層間絶縁膜１４上に金属層を形成し
パターニングして上部配線層１８を形成する。従って、
上部配線層１８と下部配線層１３がプラグ１７を介して
電気的に連結される。
多層配線形成工程図を示す。図２（Ａ）のように、半導
体基板１１上に下部絶縁膜１２を形成し、下部絶縁膜１
２上に金属層を蒸着してパターニングして下部配線層１
３を形成する。図２（Ｂ）のように、下部配線層１３を
含んだ下部絶縁膜１２上に層間絶縁膜１４を形成する。
ホトエッチング工程により下部配線層１３の上部の層間
絶縁膜１４をエッチングしてコンタクトホール１５を形
成する。図２（Ｃ）のように、コンタクトホール１５内
に満たされるようにブランケット蒸着法で伝導性物質１
６を蒸着し、図２（Ｄ）のように伝導性物質１６をエッ
チバックしてプラグ１７を形成する。図２（Ｃ）と
（Ｄ）のプラグ形成工程時に、前記方法の代わりに伝導
性物質をコンタクトホール内に選択的成長法で成長させ
てプラグを形成することもできる。図２（Ｅ）のよう
に、プラグ１７及び層間絶縁膜１４上に金属層を形成し
パターニングして上部配線層１８を形成する。従って、
上部配線層１８と下部配線層１３がプラグ１７を介して
電気的に連結される。
【０００６】
【発明が解決しようとする課題】しかし、前記多層配線
構造は次のような問題点がある。 １．従来の多層配線構造はプラグの上面のみが上部配線
層と接触するので、コンタクトホールの大きさが減少す
るに伴って上部配線層とプラグとの接触面積が減少す
る。よって、従来の多層配線構造は接触面積の減少によ
る接触提供が増加する問題点があった。 ２．コンタクトホール形成用のコンタクトマスクの誤整
列及び上部配線層形成用マスクの誤整列が発生する場合
には、上部配線層がプラグの上面と完全に接触できなく
なり、接触面積がさらに減少するので、接触抵抗がさら
に大きく増加する問題点があった。しかも、上部配線層
とプラグとの不完全な接触により上部配線層と下部配線
層との電気的な連結も不安定になるだけでなく、酷い場
合には上部配線層とプラグが断線して素子の不良を招
き、これにより素子の信頼性が大きく低下するという問
題点があった。 ３．微細なコンタクトホール内にブランケット蒸着工程
とエッチバック工程によりプラグを形成する場合におい
て、ブランケット蒸着法で伝導性物質を蒸着するとき、
図３（Ａ）のように伝導性物質がコンタクトホール内に
完璧に満たされずに、エッチバック工程を行った後、図
３（Ｂ）のように縫い割り（ｓｅａｍｏｐｅｎｉｎｇ）
現象が発生する。
構造は次のような問題点がある。 １．従来の多層配線構造はプラグの上面のみが上部配線
層と接触するので、コンタクトホールの大きさが減少す
るに伴って上部配線層とプラグとの接触面積が減少す
る。よって、従来の多層配線構造は接触面積の減少によ
る接触提供が増加する問題点があった。 ２．コンタクトホール形成用のコンタクトマスクの誤整
列及び上部配線層形成用マスクの誤整列が発生する場合
には、上部配線層がプラグの上面と完全に接触できなく
なり、接触面積がさらに減少するので、接触抵抗がさら
に大きく増加する問題点があった。しかも、上部配線層
とプラグとの不完全な接触により上部配線層と下部配線
層との電気的な連結も不安定になるだけでなく、酷い場
合には上部配線層とプラグが断線して素子の不良を招
き、これにより素子の信頼性が大きく低下するという問
題点があった。 ３．微細なコンタクトホール内にブランケット蒸着工程
とエッチバック工程によりプラグを形成する場合におい
て、ブランケット蒸着法で伝導性物質を蒸着するとき、
図３（Ａ）のように伝導性物質がコンタクトホール内に
完璧に満たされずに、エッチバック工程を行った後、図
３（Ｂ）のように縫い割り（ｓｅａｍｏｐｅｎｉｎｇ）
現象が発生する。
【０００７】従来技術のかかる問題点を解決するため
に、本発明は、上部配線層とプラグとの接触面積を増加
させて接触抵抗を減少できる半導体素子の多層配線構造
及び多層配線形成方法を提供することを目的とする。本
発明の他の目的は、マスクの誤整列による素子の不良を
防止して信頼性を向上させることのできる半導体素子の
多層配線構造及び多層配線形成方法を提供することにあ
る。本発明の別の目的は、ブランケット蒸着工程及びエ
ッチバック工程を用いた配線形成時に縫い割り現象を防
止できる半導体素子の多層配線構造及び多層配線形成方
法を提供することにある。本発明のさらに別の目的は、
高集積素子に適した半導体素子の多層配線構造及び多層
配線形成方法を提供することにある。
に、本発明は、上部配線層とプラグとの接触面積を増加
させて接触抵抗を減少できる半導体素子の多層配線構造
及び多層配線形成方法を提供することを目的とする。本
発明の他の目的は、マスクの誤整列による素子の不良を
防止して信頼性を向上させることのできる半導体素子の
多層配線構造及び多層配線形成方法を提供することにあ
る。本発明の別の目的は、ブランケット蒸着工程及びエ
ッチバック工程を用いた配線形成時に縫い割り現象を防
止できる半導体素子の多層配線構造及び多層配線形成方
法を提供することにある。本発明のさらに別の目的は、
高集積素子に適した半導体素子の多層配線構造及び多層
配線形成方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体素子の多層配線は、基板と、基板上
に形成された下部配線層と、下部配線層上に形成された
層間絶縁膜と、層間絶縁膜上に形成された上部配線層
と、上部配線層と層間絶縁膜とに形成されたコンタクト
ホールと、下部配線層の上面及び上部配線層の側面と接
触するようにコンタクトホール内に形成されたプラグと
を含むことを特徴とする。
に、本発明の半導体素子の多層配線は、基板と、基板上
に形成された下部配線層と、下部配線層上に形成された
層間絶縁膜と、層間絶縁膜上に形成された上部配線層
と、上部配線層と層間絶縁膜とに形成されたコンタクト
ホールと、下部配線層の上面及び上部配線層の側面と接
触するようにコンタクトホール内に形成されたプラグと
を含むことを特徴とする。
【０００９】多層配線構造において、コンタクトホール
が四角の場合、コンタクトホール内で上部配線とプラグ
とが接触する側面は四角形であり、上部配線層とプラグ
が接触する面積はコンタクトホールの幅及び上部配線層
の厚さに関係する。なお、コンタクトホール内で上部配
線層とプラグが接触する側面を上部配線層の上面におけ
る大きさが上部配線層の下面における大きさより大きい
台形とすれば、上部配線層とプラグが接触する面積は上
部配線層の底面におけるコンタクトホールの大きさ、上
部配線層の上面におけるコンタクトホールの大きさ、及
び上部配線層の厚さに関係する。
が四角の場合、コンタクトホール内で上部配線とプラグ
とが接触する側面は四角形であり、上部配線層とプラグ
が接触する面積はコンタクトホールの幅及び上部配線層
の厚さに関係する。なお、コンタクトホール内で上部配
線層とプラグが接触する側面を上部配線層の上面におけ
る大きさが上部配線層の下面における大きさより大きい
台形とすれば、上部配線層とプラグが接触する面積は上
部配線層の底面におけるコンタクトホールの大きさ、上
部配線層の上面におけるコンタクトホールの大きさ、及
び上部配線層の厚さに関係する。
【００１０】なお、本発明は基板上に下部配線層を形成
する工程と、下部配線層を含んだ基板上に絶縁膜を形成
する工程と、絶縁膜上に上部配線層を形成する工程と、
前記上部配線層と絶縁膜とエッチングしてコンタクトホ
ールを形成する工程と、株式会社配線層の上面及び上部
配線層の側面と接触する上下部配線層の連結用プラグを
コンタクトホール内に形成する工程とを含む半導体素子
の多層配線形成方法を提供する。多層配線の形成方法に
おいて、上部配線層と絶縁膜を異方性エッチングして上
部配線層の下面と上面において同一の大きさを有するコ
ンタクトホールを形成する。なお、上部配線層を等方性
エッチングした後絶縁膜を異方性エッチングして、傾斜
した側面を有するコンタクトホールを形成する。
する工程と、下部配線層を含んだ基板上に絶縁膜を形成
する工程と、絶縁膜上に上部配線層を形成する工程と、
前記上部配線層と絶縁膜とエッチングしてコンタクトホ
ールを形成する工程と、株式会社配線層の上面及び上部
配線層の側面と接触する上下部配線層の連結用プラグを
コンタクトホール内に形成する工程とを含む半導体素子
の多層配線形成方法を提供する。多層配線の形成方法に
おいて、上部配線層と絶縁膜を異方性エッチングして上
部配線層の下面と上面において同一の大きさを有するコ
ンタクトホールを形成する。なお、上部配線層を等方性
エッチングした後絶縁膜を異方性エッチングして、傾斜
した側面を有するコンタクトホールを形成する。
【００１１】
【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。図４は本発明の第１実施例による半導体多
層配線構造図であり、図４（Ａ）は断面図、図４（Ｂ）
は平面図、図４（Ｃ）はコンタクトホール内における上
部配線層とプラグとの接触状態を示す図面である。図４
（Ａ）〜（Ｃ）を参照すると、下部配線層３３がコンタ
クトホール内に形成されたプラグ４０を介して上部配線
層３６と連結されるように形成されている。上下部配線
層３３，３６間にはこれらを絶縁させるための層間絶縁
膜３４が形成され、基板３１と下部配線層３３との間に
もこれらを絶縁させるための下部絶縁膜３２が形成され
ている。第１実施例による多層配線構造は、コンタクト
ホールが層間絶縁膜３４だけでなく上部配線３６にも形
成され、図４（Ｂ）の平面図より分かるように、プラグ
４０が上部配線層３６の上面まで形成される。従って、
上部配線層３６はプラグ４０の４側面と接触することに
なる。コンタクトホールが四角形の場合、上部配線層と
プラグとの接触面は四つの四角形であり、接触面積はコ
ンタクトホールの大きさだけでなく、上部配線層３６の
蒸着厚さにも関係する。従って、図４（Ｃ）のようにコ
ンタクトホールが大きさａ×ａの正方形であり、上部配
線層３６の蒸着厚さがｈであると仮定すると、接触面積
Ａ1はＡ1＝４×ａ×ｈとなる。第１実施例による多層配
線構造は、上部配線層３６とプラグ４０の側面との接触
により接触面積が増加して接触抵抗を減少させることが
できる。
に説明する。図４は本発明の第１実施例による半導体多
層配線構造図であり、図４（Ａ）は断面図、図４（Ｂ）
は平面図、図４（Ｃ）はコンタクトホール内における上
部配線層とプラグとの接触状態を示す図面である。図４
（Ａ）〜（Ｃ）を参照すると、下部配線層３３がコンタ
クトホール内に形成されたプラグ４０を介して上部配線
層３６と連結されるように形成されている。上下部配線
層３３，３６間にはこれらを絶縁させるための層間絶縁
膜３４が形成され、基板３１と下部配線層３３との間に
もこれらを絶縁させるための下部絶縁膜３２が形成され
ている。第１実施例による多層配線構造は、コンタクト
ホールが層間絶縁膜３４だけでなく上部配線３６にも形
成され、図４（Ｂ）の平面図より分かるように、プラグ
４０が上部配線層３６の上面まで形成される。従って、
上部配線層３６はプラグ４０の４側面と接触することに
なる。コンタクトホールが四角形の場合、上部配線層と
プラグとの接触面は四つの四角形であり、接触面積はコ
ンタクトホールの大きさだけでなく、上部配線層３６の
蒸着厚さにも関係する。従って、図４（Ｃ）のようにコ
ンタクトホールが大きさａ×ａの正方形であり、上部配
線層３６の蒸着厚さがｈであると仮定すると、接触面積
Ａ1はＡ1＝４×ａ×ｈとなる。第１実施例による多層配
線構造は、上部配線層３６とプラグ４０の側面との接触
により接触面積が増加して接触抵抗を減少させることが
できる。
【００１２】図５（Ａ）〜（Ｈ）は図４の４Ａ〜４Ａ′
線における半導体素子の多層配線形成工程図、図６
（Ａ）〜（Ｈ）は図４の４Ｂ〜４Ｂ′線における半導体
素子の多層配線形成工程図である。図５（Ａ）及び図６
（Ａ）のように、半導体基板３１上に酸化膜からなる下
部絶縁膜３２を化学気相蒸着法又は回転塗布法を用いて
形成し、下部絶縁膜３２上にＡｌ等の金属層をスパッタ
リング法により蒸着しパターニングして下部配線層３３
を形成する。図５（Ｂ）及び図６（Ｂ）のように、下部
配線層３３を含んだ下部絶縁膜３２上に層間絶縁膜３４
として酸化膜を化学気相蒸着法又は回転塗布法で形成す
る。図５（Ｃ）及び図６（Ｃ）のように、層間絶縁膜３
４上にＡｌ等のような金属層３５をスパッタリング法で
蒸着し、パターニングして図５（Ｄ）及び図６（Ｄ）の
ように上部配線層３６を形成する。図５（Ｅ）及び図６
（Ｅ）のように、上部配線層３６を含む層間絶縁膜３４
上に感光膜３７を塗布しパターニングして上部配線層３
６の一部を露出させる。図５（Ｆ）及び図６（Ｆ）のよ
うに、感光膜３７をマスクとして露出された上部配線層
３６をエッチングし、次に下部の層間絶縁膜３４をエッ
チングしてコンタクトホール３８を形成する。これによ
りコンタクトホール３８内の下部配線層３３が露出され
る。図５（Ｇ）及び図６（Ｇ）のように感光膜３７を除
去した後、コンタクトホール３８の内部が満たされるよ
うにタングステン、アルミニウム等のような伝導性物質
３９をブランケット蒸着法により上部配線層３６上に蒸
着し、図５（Ｈ）及び図６（Ｈ）のように伝導性物質３
９をエッチバックしてコンタクトホール３８内にプラグ
４０を形成する。プラグの形成によって下部配線層３３
と上部配線層３６とが電気的に連結される。コンタクト
ホール内にプラグを形成するとき、伝導性物質をコンタ
クトホール内に選択的に成長させてコンタクトホール３
８の内部にのみプラグ４０を形成することもできる。
線における半導体素子の多層配線形成工程図、図６
（Ａ）〜（Ｈ）は図４の４Ｂ〜４Ｂ′線における半導体
素子の多層配線形成工程図である。図５（Ａ）及び図６
（Ａ）のように、半導体基板３１上に酸化膜からなる下
部絶縁膜３２を化学気相蒸着法又は回転塗布法を用いて
形成し、下部絶縁膜３２上にＡｌ等の金属層をスパッタ
リング法により蒸着しパターニングして下部配線層３３
を形成する。図５（Ｂ）及び図６（Ｂ）のように、下部
配線層３３を含んだ下部絶縁膜３２上に層間絶縁膜３４
として酸化膜を化学気相蒸着法又は回転塗布法で形成す
る。図５（Ｃ）及び図６（Ｃ）のように、層間絶縁膜３
４上にＡｌ等のような金属層３５をスパッタリング法で
蒸着し、パターニングして図５（Ｄ）及び図６（Ｄ）の
ように上部配線層３６を形成する。図５（Ｅ）及び図６
（Ｅ）のように、上部配線層３６を含む層間絶縁膜３４
上に感光膜３７を塗布しパターニングして上部配線層３
６の一部を露出させる。図５（Ｆ）及び図６（Ｆ）のよ
うに、感光膜３７をマスクとして露出された上部配線層
３６をエッチングし、次に下部の層間絶縁膜３４をエッ
チングしてコンタクトホール３８を形成する。これによ
りコンタクトホール３８内の下部配線層３３が露出され
る。図５（Ｇ）及び図６（Ｇ）のように感光膜３７を除
去した後、コンタクトホール３８の内部が満たされるよ
うにタングステン、アルミニウム等のような伝導性物質
３９をブランケット蒸着法により上部配線層３６上に蒸
着し、図５（Ｈ）及び図６（Ｈ）のように伝導性物質３
９をエッチバックしてコンタクトホール３８内にプラグ
４０を形成する。プラグの形成によって下部配線層３３
と上部配線層３６とが電気的に連結される。コンタクト
ホール内にプラグを形成するとき、伝導性物質をコンタ
クトホール内に選択的に成長させてコンタクトホール３
８の内部にのみプラグ４０を形成することもできる。
【００１３】図７，図８は別の半導体素子の多層配線形
成工程図であり、図７が図４の４Ａ〜４Ａ′線、図８は
図４の４Ｂ〜４Ｂ′線に沿った図である。第１実施例に
よる別の半導体素子の多層配線形成方法は、図７（Ａ）
及び図８（Ａ）乃至図７（Ｄ）及び図８（Ｄ）のよう
に、半導体基板３１上に酸化膜からなる下部絶縁膜３２
を化学気相蒸着法又は回転塗布法を用いて形成し、その
上に下部配線層３３を形成する。下部配線層３３を含ん
だ下部絶縁膜３２上に酸化膜からなる層間絶縁膜３４を
化学気相蒸着法又は回転塗布法を用いて形成し、その上
に金属層３５を蒸着した後パターニングして上部配線層
３６を形成する。次に、図７（Ｅ）及び図８（Ｅ）のよ
うに、上部配線層３６を含んだ層間絶縁膜３４上に上部
絶縁層４１を化学気相蒸着法又は回転塗布法等を用いて
形成し、図７（Ｆ）及び図８（Ｆ）のように上部絶縁膜
４１上に感光膜３７を塗布し、パターニングして上部絶
縁膜４１の一部分を露出させる。図７（Ｇ）及び図８
（Ｇ）のように感光膜３７をマスクとして露出された上
部絶縁膜４１をエッチングし、次にその下部の上部配線
層３６及び層間絶縁膜３４をエッチングしてコンタクト
ホール３８を形成する。これによりコンタクトホール３
８内の下部配線層３３が露出される。図７（Ｈ）及び図
８（Ｈ）のように、コンタクトホール３８の内部が満た
されるように、伝導性物質３９をブランケット蒸着法に
より上部絶縁膜４１上に蒸着し、図７（Ｉ）及び図８
（Ｉ）のように伝導性物質３９をエッチバックしてコン
タクトホール３８内にプラグ４０を形成する。プラグの
形成によって下部配線層３３と上部配線層３６とが電気
的に連結される。この際、上部絶縁膜４１は伝導性物質
のエッチバック工程時に上部配線層３６の損傷を防止す
る役割を果たす。コンタクトホール内にプラグを形成す
るとき、伝導性物質をコンタクトホール内に選択的に成
長させてコンタクトホール３８の内部にのみプラグ４０
を形成することもできる。
成工程図であり、図７が図４の４Ａ〜４Ａ′線、図８は
図４の４Ｂ〜４Ｂ′線に沿った図である。第１実施例に
よる別の半導体素子の多層配線形成方法は、図７（Ａ）
及び図８（Ａ）乃至図７（Ｄ）及び図８（Ｄ）のよう
に、半導体基板３１上に酸化膜からなる下部絶縁膜３２
を化学気相蒸着法又は回転塗布法を用いて形成し、その
上に下部配線層３３を形成する。下部配線層３３を含ん
だ下部絶縁膜３２上に酸化膜からなる層間絶縁膜３４を
化学気相蒸着法又は回転塗布法を用いて形成し、その上
に金属層３５を蒸着した後パターニングして上部配線層
３６を形成する。次に、図７（Ｅ）及び図８（Ｅ）のよ
うに、上部配線層３６を含んだ層間絶縁膜３４上に上部
絶縁層４１を化学気相蒸着法又は回転塗布法等を用いて
形成し、図７（Ｆ）及び図８（Ｆ）のように上部絶縁膜
４１上に感光膜３７を塗布し、パターニングして上部絶
縁膜４１の一部分を露出させる。図７（Ｇ）及び図８
（Ｇ）のように感光膜３７をマスクとして露出された上
部絶縁膜４１をエッチングし、次にその下部の上部配線
層３６及び層間絶縁膜３４をエッチングしてコンタクト
ホール３８を形成する。これによりコンタクトホール３
８内の下部配線層３３が露出される。図７（Ｈ）及び図
８（Ｈ）のように、コンタクトホール３８の内部が満た
されるように、伝導性物質３９をブランケット蒸着法に
より上部絶縁膜４１上に蒸着し、図７（Ｉ）及び図８
（Ｉ）のように伝導性物質３９をエッチバックしてコン
タクトホール３８内にプラグ４０を形成する。プラグの
形成によって下部配線層３３と上部配線層３６とが電気
的に連結される。この際、上部絶縁膜４１は伝導性物質
のエッチバック工程時に上部配線層３６の損傷を防止す
る役割を果たす。コンタクトホール内にプラグを形成す
るとき、伝導性物質をコンタクトホール内に選択的に成
長させてコンタクトホール３８の内部にのみプラグ４０
を形成することもできる。
【００１４】図９は本発明の第２実施例による半導体多
層配線構造図であり、図９（Ａ）は断面図、図９（Ｂ）
は平面図、図９（Ｃ）はコンタクトホール内における上
部配線層とプラグとの接触状態を示す図面である。図９
（Ａ）〜（Ｃ）を参照すると、下部配線層７３がコンタ
クトホール内に形成されたプラグ８０を介して上部配線
層７６と連結されるように形成されている。上下部配線
層７３，７６間にはこれらを絶縁させる層間絶縁膜７４
が形成され、基板７１と下部配線層７３との間にもこれ
らを絶縁させるための下部絶縁膜７２が形成されてい
る。第２実施例による多層配線構造は、コンタクトホー
ルが上部配線層７６の上面まで形成されている。その際
上部配線層７６とプラグ８０が接触する部分におけるコ
ンタクトホールは傾斜した側面を有する。すなわち、コ
ンタクトホールは上部配線層７６の下面における大きさ
より上部配線層７６の上面における大きさが大きいの
で、上部配線層７６とプラグ８０との接触面は図９
（Ｂ）の平面図より分かるように四角形ではなく台形で
ある。従って、上部配線層７６とプラグ８０との接触面
積は上部配線層７６の上下面におけるコンタクトホール
の大きさと上部配線層７６の蒸着厚さに関係する。従っ
て、図９（Ｃ）のようにコンタクトホールが上部配線層
７６の下面ではａ×ａの大きさを有する正方形であり、
上面ではｂ×ｂの大きさを有する正方形であり、上部配
線層７６の蒸着厚さがｈであるとすると、接触面積Ａ2
はＡ2＝４（ａ＋ｂ）×ｈ／２＝２（ａ＋ｂ）×ｈとな
る。
層配線構造図であり、図９（Ａ）は断面図、図９（Ｂ）
は平面図、図９（Ｃ）はコンタクトホール内における上
部配線層とプラグとの接触状態を示す図面である。図９
（Ａ）〜（Ｃ）を参照すると、下部配線層７３がコンタ
クトホール内に形成されたプラグ８０を介して上部配線
層７６と連結されるように形成されている。上下部配線
層７３，７６間にはこれらを絶縁させる層間絶縁膜７４
が形成され、基板７１と下部配線層７３との間にもこれ
らを絶縁させるための下部絶縁膜７２が形成されてい
る。第２実施例による多層配線構造は、コンタクトホー
ルが上部配線層７６の上面まで形成されている。その際
上部配線層７６とプラグ８０が接触する部分におけるコ
ンタクトホールは傾斜した側面を有する。すなわち、コ
ンタクトホールは上部配線層７６の下面における大きさ
より上部配線層７６の上面における大きさが大きいの
で、上部配線層７６とプラグ８０との接触面は図９
（Ｂ）の平面図より分かるように四角形ではなく台形で
ある。従って、上部配線層７６とプラグ８０との接触面
積は上部配線層７６の上下面におけるコンタクトホール
の大きさと上部配線層７６の蒸着厚さに関係する。従っ
て、図９（Ｃ）のようにコンタクトホールが上部配線層
７６の下面ではａ×ａの大きさを有する正方形であり、
上面ではｂ×ｂの大きさを有する正方形であり、上部配
線層７６の蒸着厚さがｈであるとすると、接触面積Ａ2
はＡ2＝４（ａ＋ｂ）×ｈ／２＝２（ａ＋ｂ）×ｈとな
る。
【００１５】従来の多層配線構造と本発明の第１及び第
２実施例による多層配線構造において接触面積の大きさ
を比べてみれば、コンタクトホールの微細化に伴ってコ
ンタクトホールの幅（ａ又はｂ）が上部配線層の蒸着厚
さｈより段々小さくなる傾向があるので、従来よりは第
１実施例における接触面積が大きく、且つ第１実施例よ
りは第２実施例における接触面積が増加することが分か
る。
２実施例による多層配線構造において接触面積の大きさ
を比べてみれば、コンタクトホールの微細化に伴ってコ
ンタクトホールの幅（ａ又はｂ）が上部配線層の蒸着厚
さｈより段々小さくなる傾向があるので、従来よりは第
１実施例における接触面積が大きく、且つ第１実施例よ
りは第２実施例における接触面積が増加することが分か
る。
【００１６】図１０（Ａ）〜（Ｉ）は図９の９Ａ〜９
Ａ′線における半導体素子の多層配線形成工程図であ
り、図１１（Ａ）〜（Ｉ）は図９の９Ｂ〜９Ｂ′線にお
ける半導体素子の多層配線形成工程図である。図１０
（Ａ）及び図１１（Ａ）乃至図１０（Ｄ）及び図１１
（Ｄ）のように、半導体基板７１上に酸化膜からなる下
部絶縁膜７２を化学気相蒸着法又は回転塗布法を用いて
形成し、その上にＡｌ等の金属層をスパッタリング法を
用いて蒸着しパターニングして下部配線層７３を形成す
る。下部配線層７３を含んだ下部絶縁膜７２上に酸化膜
からなる層間絶縁膜７４を化学気相蒸着法又は回転塗布
法等を用いて形成し、その上にＡｌ等の金属層７５をス
パッタリング法で蒸着し、パターニングして上部配線層
７６を形成する。図１０（Ｅ）及び図１１（Ｅ）のよう
に、上部配線層７６を含む層間絶縁膜７４上に感光膜７
７を塗布し、パターニングして上部配線層７６の一部分
を露出させる。次に、図１０（Ｆ）及び図１１（Ｆ）の
ように、感光膜７７をマスクとして露出された上部配線
層７６を等方性エッチングして、その下部の層間絶縁膜
７４を露出させる。この際、上部配線層７６は等方性エ
ッチングにより傾斜したエッチング面となる。続いて、
感光膜７７をマスクとして露出された層間絶縁膜７４を
異方性エッチングして図１０（Ｇ）及び図１１（Ｇ）の
ようにコンタクトホール７８を形成する。これにより、
コンタクトホール７８内の下部配線層７３が露出され
る。コンタクトホール７８は上部配線層７６の上面まで
形成されて、上部配線層７６では底面における大きさよ
り上面における大きさが一層大きい台形の側面を有す
る。図１０（Ｈ）及び図１１（Ｈ）のように、コンタク
トホール７８の内部が満たされるようにタングステン、
アルミニウム等のような伝導性物質７９をブランケット
蒸着法により上部配線層７６上に蒸着し、図１０（Ｉ）
及び図１１（Ｉ）のように伝導性物質７９をエッチバッ
クしてコンタクトホール内にプラグ８０を形成する。こ
こでも、コンタクトホール内にプラグを形成する時、伝
導性物質をコンタクトホール内に選択的に成長させてコ
ンタクトホール７８の内部にのみプラグ８０を形成する
こともできる。
Ａ′線における半導体素子の多層配線形成工程図であ
り、図１１（Ａ）〜（Ｉ）は図９の９Ｂ〜９Ｂ′線にお
ける半導体素子の多層配線形成工程図である。図１０
（Ａ）及び図１１（Ａ）乃至図１０（Ｄ）及び図１１
（Ｄ）のように、半導体基板７１上に酸化膜からなる下
部絶縁膜７２を化学気相蒸着法又は回転塗布法を用いて
形成し、その上にＡｌ等の金属層をスパッタリング法を
用いて蒸着しパターニングして下部配線層７３を形成す
る。下部配線層７３を含んだ下部絶縁膜７２上に酸化膜
からなる層間絶縁膜７４を化学気相蒸着法又は回転塗布
法等を用いて形成し、その上にＡｌ等の金属層７５をス
パッタリング法で蒸着し、パターニングして上部配線層
７６を形成する。図１０（Ｅ）及び図１１（Ｅ）のよう
に、上部配線層７６を含む層間絶縁膜７４上に感光膜７
７を塗布し、パターニングして上部配線層７６の一部分
を露出させる。次に、図１０（Ｆ）及び図１１（Ｆ）の
ように、感光膜７７をマスクとして露出された上部配線
層７６を等方性エッチングして、その下部の層間絶縁膜
７４を露出させる。この際、上部配線層７６は等方性エ
ッチングにより傾斜したエッチング面となる。続いて、
感光膜７７をマスクとして露出された層間絶縁膜７４を
異方性エッチングして図１０（Ｇ）及び図１１（Ｇ）の
ようにコンタクトホール７８を形成する。これにより、
コンタクトホール７８内の下部配線層７３が露出され
る。コンタクトホール７８は上部配線層７６の上面まで
形成されて、上部配線層７６では底面における大きさよ
り上面における大きさが一層大きい台形の側面を有す
る。図１０（Ｈ）及び図１１（Ｈ）のように、コンタク
トホール７８の内部が満たされるようにタングステン、
アルミニウム等のような伝導性物質７９をブランケット
蒸着法により上部配線層７６上に蒸着し、図１０（Ｉ）
及び図１１（Ｉ）のように伝導性物質７９をエッチバッ
クしてコンタクトホール内にプラグ８０を形成する。こ
こでも、コンタクトホール内にプラグを形成する時、伝
導性物質をコンタクトホール内に選択的に成長させてコ
ンタクトホール７８の内部にのみプラグ８０を形成する
こともできる。
【００１７】図１２，１３は図９の実施例の他の多層配
線形成工程図であり、図１２が９Ａ〜９Ａ′線の図１３
は図９の９Ｂ〜９Ｂ′線の工程図である。第２実施例に
よる他の半導体素子の多層配線形成方法は、図１２
（Ａ）及び図１３（Ａ）乃至図１２（Ｃ）及び図１３
（Ｃ）のように、半導体基板７１上に酸化膜からなる下
部絶縁膜７２を化学気相蒸着法又は回転塗布法を用いて
形成し、その上に下部配線層７３を形成する。下部配線
層７３を含んだ下部絶縁膜７２上に酸化膜等からなる層
間絶縁膜７４を化学気相蒸着法又は回転塗布法により形
成し、その上に金属層７５を蒸着した後パターニングし
て上部配線層７６を形成する。図１２（Ｄ）及び図１３
（Ｄ）のように、上部配線層７６を含む層間絶縁膜７４
上に酸化膜等からなる上部絶縁膜８１を化学気相蒸着法
又は回転塗布法により形成し、図１２（Ｅ）及び図１３
（Ｅ）のように、上部絶縁層８１上に感光膜７７を塗布
し、パターニングして上部絶縁層８１の一部分を露出さ
せる。次に、感光膜７７をマスクとして露出された上部
絶縁層８１をエッチングしてその下部の上部配線層７６
を露出させる。この際、下部配線層７３上に形成される
べきコンタクトホール部分より上部絶縁層８１に形成さ
れるべきコンタクトホール部分が大きくなるように上部
絶縁層８１を感光膜で決められた大きさより一層大きく
その蒸着厚さ以上に過度にエッチングする。図１２
（Ｆ）及び図１３（Ｆ）のように、前記感光膜７７をマ
スクとして露出された上部配線層７６を異方性エッチン
グした後、図１２（Ｇ）及び図１３（Ｇ）のように、Ａ
ｒ+ スパッタリングエッチング法等の物理的エッチング
法により上部配線層７６の露出されたエッジを傾斜する
ようにさらにエッチングする。前記において、上部配線
層７６の材料としてＡｌを使用する場合にはＣｌ2やＢ
Ｃｌ3等のガスを用いて異方性エッチングする。次に、
図１２（Ｈ）及び図１３（Ｈ）のように、感光膜７７を
マスクとして層間絶縁膜７４をエッチングしてコンタク
トホール７８を形成する。前記工程では上部配線層７６
のエッチング工程時に図１２（Ｆ）及び図１３（Ｆ）の
異方性エッチング工程と図１２（Ｇ）及び図１３（Ｇ）
の傾斜エッチング工程の２回のエッチング工程を行った
が、前記上部絶縁膜８１の過度エッチング後、１回の等
方性エッチング工程により上部配線層７６を傾斜するよ
うにエッチングすることもできる。コンタクトホールの
形成後、図１２（Ｉ）及び図１３（Ｉ）のように、コン
タクトホール７８の内部が満たされるように伝導性物質
７９をブランケット蒸着法により上部絶縁膜８１上に蒸
着し、図１２（Ｊ）及び図１２（Ｊ）のように伝導性物
質７９をエッチバックしてコンタクトホール７８内にプ
ラグ８０を形成する。ここで、上部絶縁膜８１は伝導性
物質７９のエッチバック工程時に上部配線層７６の損傷
を防止する役割を果たす。コンタクトホール７８内にプ
ラグ８０を形成するとき、伝導性物質７９をコンタクト
ホール７８内に選択的に成長させてコンタクトホール７
８の内部にのみプラグ８０を形成することもできる。
線形成工程図であり、図１２が９Ａ〜９Ａ′線の図１３
は図９の９Ｂ〜９Ｂ′線の工程図である。第２実施例に
よる他の半導体素子の多層配線形成方法は、図１２
（Ａ）及び図１３（Ａ）乃至図１２（Ｃ）及び図１３
（Ｃ）のように、半導体基板７１上に酸化膜からなる下
部絶縁膜７２を化学気相蒸着法又は回転塗布法を用いて
形成し、その上に下部配線層７３を形成する。下部配線
層７３を含んだ下部絶縁膜７２上に酸化膜等からなる層
間絶縁膜７４を化学気相蒸着法又は回転塗布法により形
成し、その上に金属層７５を蒸着した後パターニングし
て上部配線層７６を形成する。図１２（Ｄ）及び図１３
（Ｄ）のように、上部配線層７６を含む層間絶縁膜７４
上に酸化膜等からなる上部絶縁膜８１を化学気相蒸着法
又は回転塗布法により形成し、図１２（Ｅ）及び図１３
（Ｅ）のように、上部絶縁層８１上に感光膜７７を塗布
し、パターニングして上部絶縁層８１の一部分を露出さ
せる。次に、感光膜７７をマスクとして露出された上部
絶縁層８１をエッチングしてその下部の上部配線層７６
を露出させる。この際、下部配線層７３上に形成される
べきコンタクトホール部分より上部絶縁層８１に形成さ
れるべきコンタクトホール部分が大きくなるように上部
絶縁層８１を感光膜で決められた大きさより一層大きく
その蒸着厚さ以上に過度にエッチングする。図１２
（Ｆ）及び図１３（Ｆ）のように、前記感光膜７７をマ
スクとして露出された上部配線層７６を異方性エッチン
グした後、図１２（Ｇ）及び図１３（Ｇ）のように、Ａ
ｒ+ スパッタリングエッチング法等の物理的エッチング
法により上部配線層７６の露出されたエッジを傾斜する
ようにさらにエッチングする。前記において、上部配線
層７６の材料としてＡｌを使用する場合にはＣｌ2やＢ
Ｃｌ3等のガスを用いて異方性エッチングする。次に、
図１２（Ｈ）及び図１３（Ｈ）のように、感光膜７７を
マスクとして層間絶縁膜７４をエッチングしてコンタク
トホール７８を形成する。前記工程では上部配線層７６
のエッチング工程時に図１２（Ｆ）及び図１３（Ｆ）の
異方性エッチング工程と図１２（Ｇ）及び図１３（Ｇ）
の傾斜エッチング工程の２回のエッチング工程を行った
が、前記上部絶縁膜８１の過度エッチング後、１回の等
方性エッチング工程により上部配線層７６を傾斜するよ
うにエッチングすることもできる。コンタクトホールの
形成後、図１２（Ｉ）及び図１３（Ｉ）のように、コン
タクトホール７８の内部が満たされるように伝導性物質
７９をブランケット蒸着法により上部絶縁膜８１上に蒸
着し、図１２（Ｊ）及び図１２（Ｊ）のように伝導性物
質７９をエッチバックしてコンタクトホール７８内にプ
ラグ８０を形成する。ここで、上部絶縁膜８１は伝導性
物質７９のエッチバック工程時に上部配線層７６の損傷
を防止する役割を果たす。コンタクトホール７８内にプ
ラグ８０を形成するとき、伝導性物質７９をコンタクト
ホール７８内に選択的に成長させてコンタクトホール７
８の内部にのみプラグ８０を形成することもできる。
【００１８】
【発明の効果】上述した本発明によれば、次のような効
果が得られる。 １．本発明の多層配線構造は、プラグと上部配線層とを
コンタクトホールの側面で接触させて接触面積を増加さ
せるので、コンタクトホールの大きさの減少にも拘らす
接触抵抗を減少させることができる。これにより、高集
積素子に適した多層配線構造を提供することができる。 ２．コンタクトホール形成用コンタクトマスク及び上部
配線層形成用マスクの誤整列時にも接触面積の減少を防
止して接触抵抗の増加を防止することができるばかりで
はなく、上部配線層と下部配線層との不完全な電気的な
連結も防止することができて、素子の信頼性を大きく向
上させることができる。 ３．プラグと上部配線層とが接触する部分のコンタクト
ホールの側面を傾斜するように形成することにより、ブ
ランケット蒸着法とエッチバック工程を用いた多層配線
の形成時に縫い割り現象を防止することができる。
果が得られる。 １．本発明の多層配線構造は、プラグと上部配線層とを
コンタクトホールの側面で接触させて接触面積を増加さ
せるので、コンタクトホールの大きさの減少にも拘らす
接触抵抗を減少させることができる。これにより、高集
積素子に適した多層配線構造を提供することができる。 ２．コンタクトホール形成用コンタクトマスク及び上部
配線層形成用マスクの誤整列時にも接触面積の減少を防
止して接触抵抗の増加を防止することができるばかりで
はなく、上部配線層と下部配線層との不完全な電気的な
連結も防止することができて、素子の信頼性を大きく向
上させることができる。 ３．プラグと上部配線層とが接触する部分のコンタクト
ホールの側面を傾斜するように形成することにより、ブ
ランケット蒸着法とエッチバック工程を用いた多層配線
の形成時に縫い割り現象を防止することができる。
【図１】 従来の半導体素子の多層配線構造図である。
【図２】 従来の多層配線形成工程図である。
【図３】 従来の多層配線形成時に発生する問題点を説
明するための図面である。
明するための図面である。
【図４】 本発明の第１実施例による半導体素子の多層
配線構造図である。
配線構造図である。
【図５】 図４の４Ａ〜４Ａ′線における半導体素子の
多層配線形成工程図である。
多層配線形成工程図である。
【図６】 図４の４Ｂ〜４Ｂ′線における半導体素子の
多層配線形成工程図である。
多層配線形成工程図である。
【図７】 図４の４Ａ〜４Ａ′線における他の半導体素
子の多層配線形成工程図である。
子の多層配線形成工程図である。
【図８】 図４の４Ｂ〜４Ｂ′線における他の半導体素
子の多層配線形成工程図である。
子の多層配線形成工程図である。
【図９】 本発明の第２実施例における半導体素子の多
層配線構造図である。
層配線構造図である。
【図１０】 図９の９Ａ〜９Ａ′線における半導体素子
の多層配線形成工程図である。
の多層配線形成工程図である。
【図１１】 図９の９Ｂ〜９Ｂ′線における半導体素子
の多層配線形成工程図である。
の多層配線形成工程図である。
【図１２】 図９の９Ａ〜９Ａ′線における他の半導体
素子の多層配線形成工程図である。
素子の多層配線形成工程図である。
【図１３】 図９の９Ｂ〜９Ｂ′線における他の半導体
素子の多層配線形成工程図である。
素子の多層配線形成工程図である。
３１，５１…半導体基板、３２，５２…下部絶縁膜、３
３，５３…下部配線層、３４，５４…層間絶縁膜、３
５，５５…金属層、３６，５６…上部配線層、４１，８
１…上部絶縁膜、３７，７７…感光膜、３８，５８…コ
ンタクトホール、３９，５９…伝導性物質、４０，６０
…プラグ。
３，５３…下部配線層、３４，５４…層間絶縁膜、３
５，５５…金属層、３６，５６…上部配線層、４１，８
１…上部絶縁膜、３７，７７…感光膜、３８，５８…コ
ンタクトホール、３９，５９…伝導性物質、４０，６０
…プラグ。
Claims (9)
- 【請求項１】 基板と、 基板上に形成された下部配線層と、 下部配線層上に形成された層間絶縁膜と、 層間絶縁膜上に形成された上部配線層と、 上部配線層と層間絶縁膜に形成されたコンタクトホール
と、 下部配線層の上面及び上部配線層の側面と接触するよう
にコンタクトホール内に形成されたプラグと、を含むこ
とを特徴とする半導体素子の多層配線。 - 【請求項２】 上部配線層とプラグが接触するコンタク
トホールの側面は四角形であることを特徴とする請求項
１記載の半導体素子の多層配線。 - 【請求項３】 上部配線層とプラグが接触するコンタク
トホールの側面は、上部配線層の上面における大きさが
上部配線層の下面における大きさより大きい台形である
ことを特徴とする請求項１記載の半導体素子の多層配
線。 - 【請求項４】 基板と、 基板上に形成された下部配線層と、 下部配線層を含んだ基板上に形成された層間絶縁膜と、 層間絶縁膜上に形成された上部配線層と、 上部配線層と層間絶縁膜に形成され、上部配線層の下面
と上面とで同一の大きさのコンタクトホールと、 下部配線層の上面及び上部配線層の側面と接触するよう
にコンタクトホール内に満たされたプラグと、を含むこ
とを特徴とする半導体素子の多層配線。 - 【請求項５】 基板と、 基板上に形成された下部配線層と、 下部配線層を含んだ基板上に形成された層間絶縁膜と、 層間絶縁膜上に形成された上部配線層と、 上部配線層と層間絶縁膜に形成され、上部配線層の下面
における大きさより上部配線層の上面における大きさが
大きいコンタクトホールと、 下部配線層の上面及び上部配線層の側面と接触するよう
にコンタクトホール内に満たされたプラグと、を含むこ
とを特徴とする半導体素子の多層配線。 - 【請求項６】 基板上に下部配線層を形成する工程と、 下部配線層を含んだ基板上に絶縁膜を形成する工程と、 絶縁膜上に上部配線層を形成する工程と、 前記上部配線層と絶縁膜をエッチングしてコンタクトホ
ールを形成する工程と、 下部配線層の上面及び上部配線層の側面と接触する上下
部配線層の連結用プラグをコンタクトホール内に形成す
る工程と、を含むことを特徴とする半導体素子の多層配
線形成方法。 - 【請求項７】 基板上に下部配線層を形成する工程と、 下部配線層を含んだ基板上に絶縁膜を形成する工程と、 絶縁膜上に上部配線層を形成する工程と、 上記上部配線層と絶縁膜を順次異方性エッチングして上
部配線層の下面と上面において同一の大きさを有するコ
ンタクトホールを形成する工程と、 コンタクトホール内に上下部配線層の連結用プラグを形
成する工程と、を含むことを特徴とする半導体素子の多
層配線形成方法。 - 【請求項８】 基板上に下部配線層を形成する工程と、 下部配線層を含んだ基板上に絶縁膜を形成する工程と、 絶縁膜上に上部配線層を形成する工程と、 上記上部配線層を等方性エッチングし次に絶縁膜を異方
性エッチングして、上部配線層の下面における大きさよ
り上面における大きさが大きく、且つ傾斜した側面を有
するコンタクトホールを形成する工程と、 コンタクトホール内に上下部配線層の連結用プラグを形
成する工程と、を含むことを特徴とする半導体素子の多
層配線形成方法。 - 【請求項９】 基板上に下部配線層を形成する工程と、 下部配線層を含んだ基板上に絶縁膜を形成する工程と、 絶縁膜上に上部配線層を形成する工程と、 上部配線上に上部絶縁膜を形成する工程と、 前記上部絶縁膜を過多エッチングし、次に上部配線層と
絶縁膜をエッチングして、上部配線層の下面における大
きさより上面における大きさが大きく、且つ傾斜した側
面を有するコンタクトホールを形成する工程と、 コンタクトホール内に上下部配線層の連結用プラグを形
成する工程と、を含むことを特徴とする半導体素子の多
層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7187724A JP2896978B2 (ja) | 1995-07-03 | 1995-07-03 | 半導体素子の多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7187724A JP2896978B2 (ja) | 1995-07-03 | 1995-07-03 | 半導体素子の多層配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0927547A true JPH0927547A (ja) | 1997-01-28 |
| JP2896978B2 JP2896978B2 (ja) | 1999-05-31 |
Family
ID=16211078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7187724A Expired - Fee Related JP2896978B2 (ja) | 1995-07-03 | 1995-07-03 | 半導体素子の多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2896978B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347432A (ja) * | 2002-05-24 | 2003-12-05 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2006269696A (ja) * | 2005-03-23 | 2006-10-05 | Sharp Corp | 回路基板の製造方法、回路基板及び電子表示装置 |
| WO2009056235A2 (de) * | 2007-11-02 | 2009-05-07 | Interpane Entwicklungs- Und Beratungsgesellschaft Mbh & Co. Kg | Mehrschichtsystem mit kontaktelementen und verfahren zum erstellen eines kontaktelements für ein mehrschichtsystem |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0263542U (ja) * | 1988-11-01 | 1990-05-11 | ||
| JPH043961A (ja) * | 1990-04-20 | 1992-01-08 | Sony Corp | 配線形成方法 |
| JPH0529479A (ja) * | 1991-01-14 | 1993-02-05 | Oki Electric Ind Co Ltd | 半導体装置およびそのコンタクトホールの形成方法 |
| JPH06310606A (ja) * | 1993-04-21 | 1994-11-04 | Sony Corp | 半導体装置およびその製造方法 |
-
1995
- 1995-07-03 JP JP7187724A patent/JP2896978B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0263542U (ja) * | 1988-11-01 | 1990-05-11 | ||
| JPH043961A (ja) * | 1990-04-20 | 1992-01-08 | Sony Corp | 配線形成方法 |
| JPH0529479A (ja) * | 1991-01-14 | 1993-02-05 | Oki Electric Ind Co Ltd | 半導体装置およびそのコンタクトホールの形成方法 |
| JPH06310606A (ja) * | 1993-04-21 | 1994-11-04 | Sony Corp | 半導体装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347432A (ja) * | 2002-05-24 | 2003-12-05 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2006269696A (ja) * | 2005-03-23 | 2006-10-05 | Sharp Corp | 回路基板の製造方法、回路基板及び電子表示装置 |
| WO2009056235A2 (de) * | 2007-11-02 | 2009-05-07 | Interpane Entwicklungs- Und Beratungsgesellschaft Mbh & Co. Kg | Mehrschichtsystem mit kontaktelementen und verfahren zum erstellen eines kontaktelements für ein mehrschichtsystem |
| WO2009056235A3 (de) * | 2007-11-02 | 2009-08-27 | Interpane Entwicklungs- Und Beratungsgesellschaft Mbh & Co. Kg | Mehrschichtsystem mit kontaktelementen und verfahren zum erstellen eines kontaktelements für ein mehrschichtsystem |
| US8728572B2 (en) | 2007-11-02 | 2014-05-20 | Interpane Entwicklungs-Und Beratungsgesellschaft Mbh | Method for constructing contact element for multi-layer system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2896978B2 (ja) | 1999-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888902A (en) | Method for forming multilayered interconnection of semiconductor device | |
| JP2787571B2 (ja) | 半導体素子の配線構造及びその形成方法 | |
| JPH09321138A (ja) | 半導体装置の製造方法 | |
| JP2537467B2 (ja) | 半導体装置の製造方法 | |
| JP2896978B2 (ja) | 半導体素子の多層配線形成方法 | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| JP3270863B2 (ja) | 半導体装置 | |
| JPH0797581B2 (ja) | 半導体装置の製造方法 | |
| KR0179154B1 (ko) | 반도체 소자의 다층배선 및 형성방법 | |
| JP2968005B2 (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH05144768A (ja) | 半導体装置の製造方法 | |
| KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
| KR100279048B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| JP2732838B2 (ja) | 配線形成方法 | |
| KR100363844B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| KR100292154B1 (ko) | 반도체소자의금속플러그형성방법 | |
| JPH0945765A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH01147843A (ja) | 半導体装置の製造方法 | |
| JPH0256953A (ja) | 半導体装置の配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100312 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100312 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110312 |
|
| LAPS | Cancellation because of no payment of annual fees |