JPH043961A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH043961A
JPH043961A JP10478690A JP10478690A JPH043961A JP H043961 A JPH043961 A JP H043961A JP 10478690 A JP10478690 A JP 10478690A JP 10478690 A JP10478690 A JP 10478690A JP H043961 A JPH043961 A JP H043961A
Authority
JP
Japan
Prior art keywords
opening
melting point
wiring
point metal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10478690A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10478690A priority Critical patent/JPH043961A/ja
Publication of JPH043961A publication Critical patent/JPH043961A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線形成方法に関し、特に、高融点金属層に
より下地の開口を埋め込むことができ、また同時に配線
を形成するようにすることも可能な配線形成方法に関す
るものである。本発明は、例えば、半導体装置の配線構
造や、その他各種電子材料における配線形成のために用
いることができ、例えば高融点金属層としてタングステ
ン(以下適宜、Wと記載することもある)層を形成し、
これを配線として用いた半導体装置を製造する場合に適
用することができる。
〔発明の概要〕
本出願の請求項1の発明は、開口を有する下地上の全面
に高融点金属層を形成し、これにより開口の埋め込みを
行うに際し、上記開口の開口肩部をテーパエンチングし
、その後バイアスECRCVD法により高融点金属によ
る開口の埋め込みを行うことにより、上記テーパエンチ
ングで開口を埋め込みやすくしたことによって、中空の
生しない良好な開口の埋め込みを達成したものである。
本出願の請求項2の発明は、開口を有する下地上の全面
に高融点金属層を形成し、これにより開口の埋め込みを
行うに際し、上記開口を埋め込まない程度に下地上の全
面に高融点金属を被着し、その後間口肩部上に形成され
た高融点金属肩部をテーパエツチングし、その後開口を
液相CVDにより埋め込むことにより、上記テーパエツ
チングで開口を埋め込みやすくしたことによって、中空
の生じない良好な開口の埋め込みを達成したものである
(従来の技術〕 配線を要する電子材料、例えば半導体装置の分野では、
微細化・集積化の傾向が著しい(半導体装置の微細化・
集積化に関連する従来技術とじては、例えば特開昭64
−23554号、同64−10629号公報などに記載
の技術がある)。これに伴って、半導体装置に形成され
る配線幅も狭くなりつつある。配線幅が小さくなると、
従来の配線材料であるAf(アルミニウム)の配線では
信頼性に問題が生しる可能性があると言われている。こ
のような背景で、Afに替わる高耐熱性・高信頼性の配
線材料として、W等の高融点金属が注目されている。
高融点金属、特にWを配線材料として用いる場合、Wを
成膜するには、プランゲントW−CVD法を用いるのが
好ましい。プランケツトW−CVと、開口(コンタクト
ホールやピアホールと称される接続孔等)の埋め込み(
リフィル)と配線形成とを同時に行うことが可能である
。また、開口の埋め込みの他の技術である選択CVD法
によるW埋め込みに比して、プロセスの安定性が格段に
良く、実用的である。更に、例えばスパッタ法に比較し
て低抵抗に成膜できる。この種の技術については、例え
ば特開昭62−219945号に記載がある。
〔発明が解決しようとする問題点〕
しかし、上記ブランケットW−CVD法を用いて開口の
埋め込みを行う場合、その埋め込みが必ずしも充分には
達成できないことがある。
例えば、第4図(a)に示すのは、ブランケットW−C
VD法を用いて、基板等の下地1に形成した開口2であ
る接続孔を埋め込んでWプラグ3°を形成するとともに
、W配線4を同時に形成した場合である。しかし、例え
ば開口2がそのアスペクト比の大きい深い穴である場合
など、埋め込みが不充分になって、第4図(b)に略示
するように中空、いわゆるす(絃)が生じた状態で穴埋
めされることがある。かかる中空を符号aで示す。
このように、ブランケットW−CVD法を用いると、C
VD時のステンプカハレージ(被覆性)が悪いと、「■
」 (上記中空a)が生じてしまうという欠点があり、
よって開口の埋め込みに関しては、新しい工夫が求めら
れていた。
また、このときに埋め込みや配線を高速で行えるように
して、生産性を高めることも望まれている。
〔発明の目的〕
本出願の各発明は上述した問題点を解決せんとするもの
で、本出願の請求項1の発明は、高融点金属により中空
の生じない良好な埋め込みを達成できる配線形成方法を
提供することを目的とし、本出願の請求項2の発明は、
上記目的に併せ、更に生産性高く埋め込み及び必要に応
し配線層の形成ができる配線形成方法を提供することを
目的とする。
〔問題点を解決するための手段〕
本出願の各発明は、上記目的を達成すべく、次のような
構成をとる。
即ち、本出願の請求項1の発明は、開口を有する下地上
の全面(開口の埋め込み及び必要に応じて同時に形成す
る配線層形成のために必要な部分全面をいう。本明細書
中において同じ)に高融点金属層を形成し、これにより
開口の埋め込みを行う配線形成方法であって、上記開口
の開口肩部をテーパエツチングし、その後バイアスEC
R−CVD法により高融点金属による開口の埋め込みを
行う構成としたものである。
本出願の請求項2の発明は、開口を有する下地上の全面
に高融点金属層を形成し、これにより開口の埋め込みを
行う配線形成方法であって、上記開口を埋め込まない程
度に下地上の全面に高融点金属を被着し、その後開口肩
部上に形成された高融点金属肩部をテーパエツチングし
、その後開口を液相CVDにより埋め込む構成としたも
のである。
〔作 用〕
本出願の請求項1の発明は、開口の埋め込みに先立ち開
口肩部をテーパエツチングしたので、開口の外部に向か
って開く部分は広がった形状になり、従って埋め込みが
容易になって、これにより良好な埋め込みが達成される
本出願の請求項2の発明は、開口を埋め込まない程度に
高融点金属を被着した後、開口の埋め込みに先立ち、開
口肩部に形成された高融点金属肩部をテーパエツチング
したので、更に埋めこまれるべき開口はその外部に向か
って開く部分は広がった形状になり、従って埋め込みが
容易になって、これにより良好な埋め込みが達成される
とともに、高速で生産性高く埋め込みを実現できる。
〔実施例〕
以下本出願の各発明の実施例について、図面を参照して
説明する。なお当然のことではあるが、各発明は以下の
実施例により限定されるものではない。
実施例−1 第1図に示すのは、本出願の請求項1の発明を具体化し
たものであり、この発明を半導体装置の配線形成、特に
16MビットクラスのSRAMに利用できる高度に微細
化・集積化された半導体装置における接続孔の埋め込み
及び配線形成に適用したものである。
本実施例は、第1図(a)〜(c)に工程順に断面図で
示すように、下地lに開口2を形成しく第1図(a))
、該開口2の開口肩部21をテーパエツチングして第1
図(b)に示す如くその外部に向かって開く開口部分を
広げ、その後バイアスECR−CVD法により高融点金
属(本例ではW)による開口2の埋め込みと配線を形成
するための高融点金属層4の形成とを行い、第1図(c
)に示すように良好な開口2の埋め込み部3と、配線用
高融点金属層4とが形成された構造を得るものである。
具体的には、本実施例における下地1は、シリコン等の
基板11及びこの上に形成されたSiO□等の眉間膜1
2から成るものである。
本実施例では、次のような工程により、埋め込み及び配
線形成を実施した。
まず、配線の埋め込みを行うべき開口2である接続孔(
コンタクトホールやピアホール)を、通常のレジスト工
程によりリソグラフィー技術とドライエンチング手段に
より形成する。これにより第1図(a)の構造を得る。
次にバイアスECR−’CVD法で、開口2の上部コー
ナーである開口肩部21をテーパエツチングして整形し
、第1図(b)に示すようにオーバーカットする。この
時、層間膜12の上面や開口2内は、水平面において堆
積速度とエツチング速度が等しくなるように条件設定す
る。これにより、層間膜12及び、開口肩部21以外の
開口2内はその水平面方向にはエツチングされない。こ
のように、部分的に水平方向にエツチングが進行する(
この例の開口肩部21)が、それ以外の部分(この例の
層間膜12及び開口2の内部)ではエツチングが進行し
ないようにバイアスECR−CVDを行うことを、本明
細書中、「水平戻し」と称することにする。
本例の場合の水平戻しエツチングによる開口肩部21の
テーパエンチングは、例えば次のような条件で行うこと
ができる。
使用ガス系: SiH4/NzO””7.5/35 S
CCM圧    カニ  7 Xl0−’ Torrマ
イクロ波:1.0kW RFバイアス:0.5kW 磁  束: 875 Gauss 次に熱CVD法により、BLK−Wを堆積する。
このCVDは、通常の熱CVDの連続チェンバーを設け
ておいて、これによりCVDする一般的な技術を採用で
きる。
これにより、第1図(c)に示すように、高融点金属層
4であるBLK−W層により配線が形成されると同時に
、開口2がBLK−Wによって埋め込まれて埋め込み部
3が形成される。このとき、第1図(b)に示したよう
に前の工程で開口肩部21がテーパエツチングされて外
方に広がった形状になっているので、埋め込みが容易に
なっている。
このため、に(中空)の生しない良好な埋め込みが達成
され、同時に配線が形成される。
上記B L K−Wの形成は、バイアスECR−CVD
法により行うこともできる。即ち、テーパエッチングを
行った第1図(b)の状態から、同じチェンバーか、ま
たは連続チェンバーを用いて、バイアスECR−CVD
法によりBLK−Wの形成を行うことができる。
このバイアスECR−CVD法によるBLKWの形成は
、例えば次のような条件で行うことができる。
使用ガス系:  WF6/Ar/1(z=10/30/
405CCMマイクロ波: 0.8kW RFバイアス:  0.3kW 磁  束: 875 Gauss 圧    カニ  5X10−’ Torrあるいは、
BLK−Wは、ECR−CVD法をバイアスをかけない
手法によって形成することもできる。その他B L K
−Wの製造に特に限定はなく、各種の手段を用いること
ができる。なお、BLK−Wの形成の際には、下地にT
iN層等の密着層を予め形成して下地とWとの密着性を
良好にするのが通常であり、本例でもそのようにしたが
、図示は省略した。
第1図(C)の構造を得た後は、必要な配線のパターニ
ングや、適宜のエツチングを行い、所望の配線構造を得
るようにすればよい。
本実施例においては、W等の高融点金属で接続孔等の開
口2を埋め込む場合、該開口2の上部である開口肩部2
1をテーパエッチングして整形しておく(このためには
、バイアスECR−CVD法を用いて、水平戻しの条件
でこの整形を達成できる)ので、開口2の上部がオーバ
ーカットされ広がり、よって高融点金属による埋め込み
部3が「MJの発注をおこすことなく、良好な埋め込み
を実現できる。
また本実施例によれば、開口2の埋め込み後エッチバッ
クする場合(例えばレジスト除去後、Arと0□との混
合ガス系でエッチバックを行うような場合)も、オーバ
ーエッチに対して有利である。例えばエッチバックして
、開口2内のみにW等の高融点金属を残す時、仮にオー
バーエッチすると、従来技術であれば第2図(a)のA
に示すように開口2の外へ開く部分は開口幅そのものの
ままであるのでこの上に配線の被覆を行うと段差により
被覆性(カバレッジ)が悪くなってしまうが、本実施例
では、第2図(b)のBに示すように、開口肩部21で
広がっているため、オーバーエッチしてもその後の配線
等のカバレンジが良好で、有利である。
また、開口肩部21で広がっているので、この上に配線
を形成した場合、埋め込み部3との接触面積を広くとる
ことができ、接続が良好になる。仮に、第2図(a)の
Aで示す従来形状について、カバレンジを良くしようと
して図に破線A′で示すように埋め込み後にテーパをつ
けたとしても、その場合は接触面積が大きいことによる
接続性良好の効果は出せない。
実施例−2 第3図に示すのは、本出願の請求項2の発明を具体化し
たものである。本実施例も、この発明を半導体装置の接
続孔の埋め込み及び配線形成に適用したものである。
本実施例は、第3図(a)〜(c)に工程順に断面図で
示すように、開口2を有する下地1上の全面に、該開口
2を埋め込まない程度に高融点金属を被着して第3図(
a)の構造とし、その後開口肩部21′上に形成された
高融点金属肩部41をテーパエツチングし、その後開口
を液相CVDにより埋め込むことにより、第3図(c)
に示すように、開口2が図に符号31.32で示す2部
分から成る埋め込み部3と、高融点金属層4から成る配
線とが形成された構造を得るものである。
本実施例における下地1も、実施例−1におけると同様
、シリコン等の基板11及びこの上に形成されたSiO
□等の層間膜12から成るものである。
本実施例では、高融点金属としてWをECR−CVD法
で形成するが、BCR−CVDによる最初のW成長をノ
ンバイアスで行い、その後水平戻しをするように実施し
たものである。
本実施例では、BLK−Wによる配線の形成、及び埋め
込みを行うべき開口を有する下地1に、まずバイアスE
CR−CVD装置で、ノンバイアス、つまりバイアスを
かけない条件でCVDを行い、B L K−Wを成長さ
せる。この時、第3図(a)に示すように、開口2が埋
め込まれない程度の膜厚で、高融点金属層4を形成する
。高融点金属層4の膜厚は、必要な配線の厚さとする。
なお、BLK−W層の形成のためには、耐熱性密着層と
してTiN層が通常形成されるが、該密着層の図示は省
略した。
このときのノンバイアスでのCVD条件は、例えば次の
ように設定する。
使用ガス系: WFh/5iHa/Hz/Ar =10
/20/40/30 SCCM マイクロ波:0.8kW RFバイアス:な し 磁  束: 875 Gauss 圧    カニ 5 xio−:+ Torr本例では
、このようにノンバイアスの条件でCVDを行うので、
スループットは、バイアス条件を用いて行う場合より高
くなる。
これにより第3図(a)の構造を得る。
次に、BLK−Wのオーバーハング部を、水平戻しく実
施例−1の説明参照)を行って後退させる。図の矢印C
で、高融点金属肩部41のみの水平方向でのテーパエッ
チングの状態を模式的に示す。
この場合の水平戻しのエツチングの条件は、例えば以下
のように設定できる。
使用ガス系: SiH4/Nz0=7/35 SCCM
圧    カニ 7 Xl0−’ Torrマイクロ波
:1kW RFバイアス:0.5kW 磁  束: 875 Gauss これにより第3図(b)の構造を得る。
次に液相CVDを用いて、開口の残った部分の埋め込み
を行う。液相CVDによる高融点金属であるWの堆積は
、適宜の最適条件を設定して実施する。第3図(b)の
状態で開口2のB L K−W部分の高融点金属肩部4
1において空間を拡げであるので、液相CVD堆積種が
入り易くなる。また、液相なるが故に、凹部にのみ、埋
め込みWが成長する。
これにより、第3図(C)のように、埋め込み部3で良
好に埋め込まれた構造が得られる。図中、符号32で液
相CVDにより埋め込まれた部分、31でB L K−
Wにより埋め込まれた部分を示す。
第3図(a)のBLK−Wによる高融点金属層4は、別
の装置かチェンバーで、熱CVDで形成されてもよい。
またこれらのプロセスは、複数チェンバーを用いた連続
プロセス装置で行うこともできる。
上記の方法では、開口2を埋め込まない程度に下地上の
全面に高融点金属を被着する工程を備えるので、この工
程を高速のCVD手段、例えばノンバイアスの条件での
ECR−CVDにより行うようにできるので、バイアス
ECR−CVD法の難点であったスループットの問題を
解決できる。
即ち、バイアスECR−CVD法を使うことにより埋め
込み能力の向上を図って、中空の生じない埋め込みを達
成しようとすると、バイアスECR−CVD法は、堆積
とエンチングとを同時進行的に行う技術であるため、ス
ループントが小さく、生産性が低かったのであるが、本
例ではこの問題をも解決できる。
また本実施例では、次に、液相CVDでWを埋め込んだ
ので、良好な埋め込み部を形成できる。
〔発明の効果〕
上述したように、本出願の請求項1の発明は、高融点金
属により開口の埋め込みを中空の生しないように良好に
達成でき、必要に応して埋め込みとその他の配線の形成
とを同時に行えるように構成できるものである。また本
出願の請求項2の発明は、あわせて、更に生産性高く埋
め込み及び必要に応じてその他の配線の形成ができると
いう効果を有する。
(b)は、実施例−1の作用を説明するための図である
。第3図(a)〜(c)は、実施例−2を工程順に断面
図を用いて示すものである。第4図(a)(b)は従来
技術の問題点を説明するための図である。
1・・・下地、2・・・開口、21・・・開口肩部、3
,3132・・・埋め込み部、4・・・高融点金属層、
41・・・高融点金属肩部。

Claims (1)

  1. 【特許請求の範囲】 1、開口を有する下地上の全面に高融点金属層を形成し
    、これにより開口の埋め込みを行う配線形成方法であっ
    て、 上記開口の開口肩部をテーパエッチングし、その後バイ
    アスECR−CVD法により少なくとも高融点金属によ
    る開口の埋め込みを行うことを特徴とする配線形成方法
    。 2、開口を有する下地上の全面に高融点金属層を形成し
    、これにより開口の埋め込みを行う配線形成方法であっ
    て、 上記開口を埋め込まない程度に下地上の全面に高融点金
    属を被着し、 その後開口肩部上に形成された高融点金属肩部をテーパ
    エッチングし、 その後開口を液相CVDにより埋め込むことを特徴とす
    る配線形成方法。
JP10478690A 1990-04-20 1990-04-20 配線形成方法 Pending JPH043961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10478690A JPH043961A (ja) 1990-04-20 1990-04-20 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10478690A JPH043961A (ja) 1990-04-20 1990-04-20 配線形成方法

Publications (1)

Publication Number Publication Date
JPH043961A true JPH043961A (ja) 1992-01-08

Family

ID=14390152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10478690A Pending JPH043961A (ja) 1990-04-20 1990-04-20 配線形成方法

Country Status (1)

Country Link
JP (1) JPH043961A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927547A (ja) * 1995-07-03 1997-01-28 Lg Semicon Co Ltd 半導体素子の多層配線及び形成方法
JP2010040722A (ja) * 2008-08-04 2010-02-18 Fujitsu Microelectronics Ltd 強誘電体メモリとその製造方法
CN102323396A (zh) * 2011-06-27 2012-01-18 中国建筑第二工程局有限公司 大体积混凝土实体模拟试验装置及其试验施工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927547A (ja) * 1995-07-03 1997-01-28 Lg Semicon Co Ltd 半導体素子の多層配線及び形成方法
JP2010040722A (ja) * 2008-08-04 2010-02-18 Fujitsu Microelectronics Ltd 強誘電体メモリとその製造方法
CN102323396A (zh) * 2011-06-27 2012-01-18 中国建筑第二工程局有限公司 大体积混凝土实体模拟试验装置及其试验施工方法

Similar Documents

Publication Publication Date Title
JP3382357B2 (ja) 配線形成方法
JPH043961A (ja) 配線形成方法
KR100193897B1 (ko) 반도체 소자의 플러그 형성 방법
JPS61208241A (ja) 半導体装置の製造方法
KR100269926B1 (ko) 배선형성 방법
JP3246046B2 (ja) 高融点金属膜の堆積方法
JPH10177969A (ja) 半導体装置及びその製造方法
US5324536A (en) Method of forming a multilayered structure
JPH05299397A (ja) 金属プラグの形成方法
JPH0653334A (ja) 半導体装置の製造方法
JPS6379347A (ja) 半導体装置の製造方法
JPH0577331B2 (ja)
JP2983098B2 (ja) 半導体装置の製造方法
JP2782912B2 (ja) 半導体装置の製造方法
JPH06268077A (ja) 半導体装置の製造方法
JPH0594967A (ja) 半導体装置の製造方法
JPS63237441A (ja) 半導体装置
JP2984383B2 (ja) 半導体装置の製造方法
JPH0463461A (ja) 半導体装置における多層配線の形成方法
JPH1126580A (ja) 半導体装置の製造方法
JPH05267254A (ja) 半導体素子のパターン形成方法
JPH11274106A (ja) 枚葉式cvd装置および枚葉式cvd方法
JPH06283610A (ja) タングステン薄膜の形成方法
JPS62205647A (ja) 導電体材料の選択的堆積法
JPH06334048A (ja) 半導体素子の多層配線形成方法