JP2984383B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2984383B2 JP2984383B2 JP3019856A JP1985691A JP2984383B2 JP 2984383 B2 JP2984383 B2 JP 2984383B2 JP 3019856 A JP3019856 A JP 3019856A JP 1985691 A JP1985691 A JP 1985691A JP 2984383 B2 JP2984383 B2 JP 2984383B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- semiconductor device
- wiring layers
- wiring
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は配線層の平坦化に係わる
半導体装置の製造方法に関するものである。
半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】配線層の平坦化を行う従来の製造プロセ
スとしては、例えば、図３の工程断面図に示されるもの
がある。まず、半導体基板１上に開口部を有する絶縁膜
２が形成され、この開口部を通じて半導体基板１に拡散
層３が形成される。その後、この拡散層３とのコンタク
トをとるための第１の配線層４および他の部分の接続に
用いられる第２の配線層５が形成される（図３（ａ）参
照）。次に、基板表面にレーザが照射されることによっ
てメタルリフローが行われ（同図（ｂ）参照）、配線層
の平坦化が行われる。この平坦化により、第１の配線層
４のステップカバレッジが向上することになる。
スとしては、例えば、図３の工程断面図に示されるもの
がある。まず、半導体基板１上に開口部を有する絶縁膜
２が形成され、この開口部を通じて半導体基板１に拡散
層３が形成される。その後、この拡散層３とのコンタク
トをとるための第１の配線層４および他の部分の接続に
用いられる第２の配線層５が形成される（図３（ａ）参
照）。次に、基板表面にレーザが照射されることによっ
てメタルリフローが行われ（同図（ｂ）参照）、配線層
の平坦化が行われる。この平坦化により、第１の配線層
４のステップカバレッジが向上することになる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の製法による配線層の平坦化においては、半導体装置
の高集積化に際して次のような課題が生じる。つまり、
集積化が進められて各配線層４，５の配線間隔が近くな
ると、平坦化の際のメタルリフローによって各配線層
４，５間に線間ショートが生じてしまう。これは、メタ
ルリフローによって近接した各配線層４，５が横方向に
広がり、ついには接触してしまうからである（図３
（ｃ）参照）。
来の製法による配線層の平坦化においては、半導体装置
の高集積化に際して次のような課題が生じる。つまり、
集積化が進められて各配線層４，５の配線間隔が近くな
ると、平坦化の際のメタルリフローによって各配線層
４，５間に線間ショートが生じてしまう。これは、メタ
ルリフローによって近接した各配線層４，５が横方向に
広がり、ついには接触してしまうからである（図３
（ｃ）参照）。
【０００４】
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、複数の配線層を形成
する工程と、これら各配線層の側壁にこれら各配線層よ
りも高い融点を持つ材質からなるサイドウオールを形成
する工程と、これら各配線層に熱処理を加えて各配線層
を平坦化する工程とを備えて半導体装置を製造するもの
である。
を解消するためになされたもので、複数の配線層を形成
する工程と、これら各配線層の側壁にこれら各配線層よ
りも高い融点を持つ材質からなるサイドウオールを形成
する工程と、これら各配線層に熱処理を加えて各配線層
を平坦化する工程とを備えて半導体装置を製造するもの
である。
【０００５】
【作用】各配線層の側壁に融点の高いサイドウオールが
形成されてから平坦化のための熱処理が行われるため、
各配線層の熱処理による横方向の広がりはサイドウオー
ルによって阻止される。
形成されてから平坦化のための熱処理が行われるため、
各配線層の熱処理による横方向の広がりはサイドウオー
ルによって阻止される。
【０００６】
【実施例】図１および図２は本発明の一実施例による半
導体装置の製造方法を示す工程断面図である。
導体装置の製造方法を示す工程断面図である。
【０００７】まず、Ｓｉ半導体基板１１の表面にＳｉＯ
2 からなる酸化膜１２が形成される。形成された酸化膜
１２はエッチングにより選択的に除去され、半導体基板
１１が部分的に露出した開口部１２ａが形成される。こ
の際、開口部１２ａの周囲の側壁は、後述する異方性エ
ッチングのために所定の傾きをもたらされる。その後、
この開口部１２ａを通じて半導体基板１１中に不純物が
添加され、拡散層１３が形成される（図１（ａ）参
照）。
2 からなる酸化膜１２が形成される。形成された酸化膜
１２はエッチングにより選択的に除去され、半導体基板
１１が部分的に露出した開口部１２ａが形成される。こ
の際、開口部１２ａの周囲の側壁は、後述する異方性エ
ッチングのために所定の傾きをもたらされる。その後、
この開口部１２ａを通じて半導体基板１１中に不純物が
添加され、拡散層１３が形成される（図１（ａ）参
照）。
【０００８】次に、基板表面にＡｌ（アルミニウム）金
属がスパッタリング法によって堆積される。その後、堆
積されたＡｌ金属がエッチングにより選択的に除去さ
れ、各部の配線接続が行われる。この結果、拡散層１３
とのコンタクトをとるための第１の配線層１４、および
他の部分の接続をとるための第２の配線層１５が形成さ
れる（同図（ｂ）参照）。
属がスパッタリング法によって堆積される。その後、堆
積されたＡｌ金属がエッチングにより選択的に除去さ
れ、各部の配線接続が行われる。この結果、拡散層１３
とのコンタクトをとるための第１の配線層１４、および
他の部分の接続をとるための第２の配線層１５が形成さ
れる（同図（ｂ）参照）。
【０００９】次に、ＣＶＤ法（気相成長法）によって基
板表面にＳｉＯ2 膜などが結晶成長され、絶縁膜１６が
形成される（同図（ｃ）参照）。
板表面にＳｉＯ2 膜などが結晶成長され、絶縁膜１６が
形成される（同図（ｃ）参照）。
【００１０】次に、不活性ガスを用いた異方性ドライエ
ッチングにより絶縁膜１６が選択的に除去され、各配線
層１４，１５の側壁部にのみ絶縁膜１６を残してサイド
ウオール１６ａが形成される（図２（ａ）参照）。この
際、開口部１２ａ周囲の側壁には上記の所定の傾斜がも
たらされており、開口部１２ａにある第１の配線層１４
にも十分な傾斜がついているため、開口部１２ａにある
第１の配線層１４はこの異方性エッチングによって十分
に除去される。また、サイドウオール１６ａの材質は各
配線層１４，１５の材質よりも高い融点を持っている。
ッチングにより絶縁膜１６が選択的に除去され、各配線
層１４，１５の側壁部にのみ絶縁膜１６を残してサイド
ウオール１６ａが形成される（図２（ａ）参照）。この
際、開口部１２ａ周囲の側壁には上記の所定の傾斜がも
たらされており、開口部１２ａにある第１の配線層１４
にも十分な傾斜がついているため、開口部１２ａにある
第１の配線層１４はこの異方性エッチングによって十分
に除去される。また、サイドウオール１６ａの材質は各
配線層１４，１５の材質よりも高い融点を持っている。
【００１１】次に、基板表面にレーザが照射されること
によって各配線層１４，１５に熱が加えられ、メタルリ
フローが行われる（同図（ｂ）参照）。この熱処理によ
って融点の低い各配線層１４，１５は溶融し、この結
果、開口部１２ａにある第１の配線層１４の段差は平坦
化される（同図（ｃ）参照）。また、この際、融点の高
いサイドウオール１６ａは溶融しないため、各配線層１
４，１５の横方向の広がりは阻止される。このため、従
来のように近接した配線層間に線間ショートが生じると
いったことはなくなる。
によって各配線層１４，１５に熱が加えられ、メタルリ
フローが行われる（同図（ｂ）参照）。この熱処理によ
って融点の低い各配線層１４，１５は溶融し、この結
果、開口部１２ａにある第１の配線層１４の段差は平坦
化される（同図（ｃ）参照）。また、この際、融点の高
いサイドウオール１６ａは溶融しないため、各配線層１
４，１５の横方向の広がりは阻止される。このため、従
来のように近接した配線層間に線間ショートが生じると
いったことはなくなる。
【００１２】
【発明の効果】以上説明したように本発明によれば、各
配線層の側壁に融点の高いサイドウオールが形成されて
から平坦化のための熱処理が行われるため、各配線層の
熱処理による横方向の広がりはサイドウオールによって
阻止される。このため、近接した配線層間に線間ショー
トが生じる従来の課題は解消され、高集積化に適した配
線層の平坦化を行い得る半導体装置の製造方法が提供さ
れる。
配線層の側壁に融点の高いサイドウオールが形成されて
から平坦化のための熱処理が行われるため、各配線層の
熱処理による横方向の広がりはサイドウオールによって
阻止される。このため、近接した配線層間に線間ショー
トが生じる従来の課題は解消され、高集積化に適した配
線層の平坦化を行い得る半導体装置の製造方法が提供さ
れる。
【図１】本発明の一実施例による半導体装置の製造方法
の前半のプロセスを示す工程断面図である。
の前半のプロセスを示す工程断面図である。
【図２】本発明の一実施例による半導体装置の製造方法
の後半のプロセスを示す工程断面図である。
の後半のプロセスを示す工程断面図である。
【図３】従来の半導体装置の製造方法を示す工程断面図
である。
である。
１１…半導体基板 １２…酸化膜 １２ａ…開口部 １３…拡散層 １４…第１の配線層 １５…第２の配線層 １６…絶縁膜 １６ａ…サイドウオール 代理人弁理士 長谷川 芳樹
Claims (1)
- 【請求項１】 複数の配線層を形成する工程と、これら
各配線層の側壁にこれら各配線層よりも高い融点を持つ
材質からなるサイドウオールを形成する工程と、前記各
配線層に熱処理を加えて前記各配線層を平坦化する工程
とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019856A JP2984383B2 (ja) | 1991-02-13 | 1991-02-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019856A JP2984383B2 (ja) | 1991-02-13 | 1991-02-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04258123A JPH04258123A (ja) | 1992-09-14 |
| JP2984383B2 true JP2984383B2 (ja) | 1999-11-29 |
Family
ID=12010876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3019856A Expired - Fee Related JP2984383B2 (ja) | 1991-02-13 | 1991-02-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984383B2 (ja) |
-
1991
- 1991-02-13 JP JP3019856A patent/JP2984383B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04258123A (ja) | 1992-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
| US5933756A (en) | Fabrication process of a semiconductor device having a multilayered interconnection structure | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH027451A (ja) | 半導体集積回路装置の製造方法 | |
| JP2984383B2 (ja) | 半導体装置の製造方法 | |
| JPH02143527A (ja) | 配線形成方法 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| JPH039616B2 (ja) | ||
| JPH05109715A (ja) | 半導体装置の製造方法 | |
| JP3342150B2 (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH0577331B2 (ja) | ||
| JP2782912B2 (ja) | 半導体装置の製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPH04144231A (ja) | 半導体装置の製造方法 | |
| JPS6362893B2 (ja) | ||
| JPH0897278A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0319223A (ja) | 半導体装置の製造方法 | |
| JPH0713999B2 (ja) | 半導体装置の製造方法 | |
| JPH08255833A (ja) | 半導体装置の製造方法 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05335297A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |