JPH0463461A

JPH0463461A - 半導体装置における多層配線の形成方法

Info

Publication number: JPH0463461A
Application number: JP17454090A
Authority: JP
Inventors: Satoshi Tanoi; 聡田野井; Hiroshi Hougen; 寛法元
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-07-03
Filing date: 1990-07-03
Publication date: 1992-02-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は半導体装置における多層配線の形成法に関し、
特に、第ｎ層と第ｎ　＋　２層の配線層間を接続する方
法に関する。

（従来の技術）多層配線を有する半導体装置における第Ｎ層配線と第Ｎ
＋２層の配線を接続する場合を３層配線を有する半導体
装置を例にとり、その第１層配線と第３層配線とを接続
する場合について説明する。

従来、第１層配線と第３層配線の接続は、接続するべき
第１層配線と第３層配線との交差点に第２層配線の接続
部（以下プラグと記す）を設けて行なっている。即ち、
第１層配線、第１中間絶縁膜を順次形成し、第１中間絶
縁膜の所定の位置に開孔部（以下第１スルーホールと記
す）を設けて、その上に第２層配線のプラグを形成して
第１層配線の接続部（以下第１層シート電極）とプラグ
を接続し、次に第２中間絶縁膜を形成し、プラグ上方に
開孔部（以下第２スルーホールと記す）を設け、その上
に第３層配線を形成してプラグと接続して行なう。しか
し、こうした方法では、上記第１層シート電極の形成と
第１スルーホール形成、第１スルーホールの形成とプラ
グ形成、プラグ形成と第２スルーホール形成、第２スル
ーホール形成と第３層配線形成のそれぞれの工程間にマ
スク合せ誤差が生じる事から、各マスク・ノｆターン上
に大きな余裕を見積る必要がある。このだめ配線密度を
上げる事ができなかった。そこで、第２層配線のプラグ
を設けず、第２中間絶縁膜と第１中間絶縁膜を１工程で
開孔し、開孔部（以下スーツや・スルーホールと記す）
に金属を埋め込んでプラグにし、このプラグにより直接
第１層配線と第３層配線を接続する方法が提案されてい
る（例えば特開昭６ｌ−２７１８５６）。その要点は、
第２中間絶縁膜表面にステンシル層を設け、第１層シー
ト電極の上方にスーパ・スルーホールを開孔し、とのス
ー・ぐ・スルーホールヲ金属のバイアス・スパッタで埋
めもどしてプラグを形成し、ステンシル層を除去して不
要部分の金属をリフトオフした後、通常のスパッタ法と
りソゲラフ技術で第３層配線を形成する事にある。こう
する事でマスク合せ誤差を最少限におさえ、配線密度を
向上するものである。

（発明が解決しようとする課題）しかしながら、この方法では前述のスーパ・スルーホー
ルの深さは、最低でも第１中間絶縁膜及び第２中間絶縁
膜の厚さの合計であって、さらに第２中間絶縁膜の平坦
化を図ると、この値にさらに第２配線層の厚さが加わる
。例えばケ゛−ト１μｍのＣＭＯＳプロセスにおいては
、こうしたスーパ・スルーホールの深さは２〜３μｍ程
度となる。−力筒１スルーホール等の口径は１μｍ程度
であり、従ってスーパ・スルーホールの口径も１μｍ前
後が望ましい。ところがバイアス・スｉＥツタでスーパ
・スルーホールを完全に埋めるためには、スーノク・ス
ルーホールの口径がその深さの２倍程度以上必要であっ
て、上記のごとく、リフトオフを併用しても３〜５μｍ
と通常のスルーホールの数倍になってしまい、配線密度
の向上を充分図る。ことはできない（特開昭６２−１３
０５４２）。また、スー・ぞ・スルーホールと第２層配
線とのマスク合せ余裕も必要である。

一方、特開昭６２−１３０５４２には第１スルーホール
の開孔後、これをメツキ処理により金属で埋めて第１プ
ラグを形成し、第２中間絶縁膜を形成後、第１プラグ上
方に第２スルーホールを開孔して同様に金属で埋めて第
２プラグを形成する方法が述べられている。この方法に
よれば１度に埋めるべきスルーホールの深さは１．３〜
１．５＃ｌ程度であるから、その口径は２動程度でよい
。しかしながらこの方法では、スーＡ？・スルーホール
の上部と下部は、それぞれ別工程で形成されることとな
シ、しかもその間にさらに第２層配線の形成工程が入る
ため、マスク合せ誤差に対する余裕を１μｍ程度と大き
く取る必要があり、結局３μｍ程度の口径となる。

以上のごとく、上記いずれの方法によっても、充分な高
密度配線の実現には至らない・本発明は、第１層配線と
第３層配線との接続において、スーｉＰ・スルーホール
を金属のスパッタで埋め込みプラグを形成する従来の方
法ではスー・や・スルーホールの所要面積が大きくなる
という欠点を解決し、高密度配線に適した接続方法を提
供することを目的とする。

まだ、本発明はマスクの合せ誤差に対する余裕の小さく
てよいセルフ・アラインな接続方法を提供する事を目的
とする。

（課題を解決するだめの手段）第２層配線の金属材料をスパッタ等で形成した後に、耐
熱性の高い感光性ポリイミドをレジストとして用いてス
ーパ・スルーホールを開孔スる。

この時第２層配線の金属材料をサイド・エッチングし、
生じた空隙を絶縁材料で埋める。さらに、上記の空隙を
埋めた絶縁材料と感光性ポリイミドのレジストをス被−
サとして、タングステンの選択成長によって、第２層配
線の金属材料より突出した形状のプラグを形成し、第２
中間絶縁膜の形成時にエッチバック等を用いて上記プラ
グ先端を表面上に露出させ、その上に第３層配線を形成
する。

（作用）このように、プラグをタングステンの選択成長により形
成するので、スーｉ８・スルーホールの口径を小さくで
きる。また、プラグの形成を、第２層配線の・ぐターン
ユング前に行なう事から、プラグと第２層配線を確実に
絶縁できて、マスク合せ余裕を小さくできる。

（実施例）第１図（ａ）　−（ｊ）は、本発明の方法の実施例の各
工程における素子断面図である。図において１００は半
導体基板、１０１は第１中間絶縁膜である。

力お、第１中間絶縁膜１０１は平坦化されているものと
し、この下に形成されているトランジスタ等の素子につ
いては、図面上は省略する。以下、図と対応させつつ各
工程を説明する。

第１図（ａ）において第１中間絶縁膜１０１上に、第１
層配線の金属材料２１０（通常はアルミニウム）をスパ
ッタ法で形成し、レジスト３０１をパターンコンクシタ
後、タングステン４ｏｏをスパッタ法で形成する。

次に第１図（ｂ）に示すようにレジスト３０１を除去し
てタングステン４００のリフトオンし、パターンニンク
スル。次ニタングステン４ｏｏをマスクとして第１層金
属材料２１ｏ（アルミニウム）をＣＣ４４等を用いて異
方性ドライエツチングして２層構造の第１層配線２１１
を形成する。第１図（ｂ）におけるＳは、第１層配線の
第１層シート電極である。

次に第１図（ｃ）に示すように第１中間絶縁膜（ＰＳＧ
）１０２を、塗布等によって平坦化して形成し、第１ス
ルーホール５０１を開孔して、第２層金属材料２２０を
バイアス・スパッタして平坦に形成し、所定の第１層配
線と上記第１スルーホール５０１を通して接続する。

そして第１図（ｄ）に示すように耐熱性のレノスト（感
光性ポリイミド）を厚く塗布し、パターンニングし、第
１層シート電極Ｓの上方の第２層配線の金属材料（アル
ミニウム）２２ｏをｃｃｔ４等にょリトライエラチンク
シ、スーパ・スルーホール５０２を開孔する。この時、
第２層配線の金属材料２２０をサイド・エッチングする
。

次に第１図（ｅ）に示すように減圧ＣＶＤによってチッ
化膜等の絶縁材料１０３ａを堆積し、異方性エツチング
を行ない、第１図（ｄ）の工程で生じたレジスト３０２
と第２層配線の金属材料２２０との間に生じた空隙を、
上記絶縁材料で埋め込む（１０３ｂ）。

第１図（ｅ）の破線の１０３８は、この絶縁材料を堆積
した状態、１０３ｂは異方性エツチング後の状態である
。

続いて第１図（ｆ）に示すようにレジスト３０２をマス
クとしてＣＦ４等によシ異方性エツチングを行ない、第
１中間絶縁膜１０２をエツチングして、スーツや・スル
ーホール５０２を延設して第１層シート電極Ｓを露出さ
せる。

次にタングステンの選択成長（例えば、ソースとしてＷ
Ｆ６、ガス分圧３　Ｘ　１０−’Ｔｏｒｒ　、キャリア
・ガスＨ２：圧力Ｑ、１ｔｏｒｒ、反応室３７０℃）さ
せ、プラグＰを前記絶縁材料１０３ｂ及びレジスト３θ
２をス啄−サとして形成する。タングステン選択成長に
おいては、その過程で開孔部から成長面までの間に障害
物が成長する事がなく、従って深す２．５μｍ程度のス
ーツＰ・スルーホールテアってもその口径は１．２μｍ
程度にできる。そして深い開孔部を埋め込む事ができる
。

々お、工程時間短縮や、スルーホール抵抗低減のだめに
、まずタングステンの選択成長によりスー・ぐ・スルー
ホールを埋めて浅くした後、アルミ等をバイアス・スパ
ッタし、イオンミリングやスライス・エツチングにより
レジスト３０２の断差部を露出させ、レジスト３ｏ２を
除去して、スパッタしたアルミをリフトオフしてもよ込
。

いずれにおいても、プラグＰを、第２層配線の金属材料
２２０よシ突出して形成できる。

続いて第１図（ｇ）に示すようにレジスト３ｏ２を除去
した後、新たにレジスト３ｏ３を塗布してパターンニン
グする。なお、このレジスト３０３は段差を吸収するう
えでアゾキノン・しｚラック系が好ましい。このパター
ンニングしたレジスト３０３をマスクとして第２層金属
材料２２０を（ＣＣ４４等によシ）異方性エツチングし
て第２層配線を形成する。この時絶縁材料１０３ｂもエ
ツチングされる。

この時、プラグＰの形成時に第２層金属材料２２０をサ
イド・エッチングしているので、第２層配線のマスク合
せの誤差が大きくても、プラグと接触することはない。

従ってマスク合せ余裕を小さくできる。

次に第１図（ｈ）に示すようにレジスト３０３を除去し
、シリカ・ガラスの塗布等を用いて第２中間絶縁膜１０
４を平坦に形成する。さらにその上にノブラック系等低
粘性のレジスト３θ４を塗布して平坦化する。

そして第１図（１）に示すようにレジスト３０４と第２
中間絶縁膜１０４のエツチングレートをほぼ等しくして
異方性エツチングしく即ちエッチパックして）、プラグ
Ｐの先端を第２中間絶縁膜１０４上に露出させる。

そして第１図（ｊ）に示すように、第２中間絶縁膜１０
４を第２層配線２２０を部分的に露出するようにして開
口（５０３）し、その上に第３層配線２３０を形成する
。

（発明の効果）以上、詳述したように本発明によれば、第１層配線と第
３層配線との接続において、第２層配線の材料をスパッ
タした直後に接続のためのスーパ・スルーホールを開孔
し、第２層配線の材料をサイドエツチングし生じた空隙
を絶縁材料で埋め次にタングステンの選択成長によって
プラグを第２層配線より突出して形成する。この後に第
２層配線のパターンニングを行なう。

従ってマスク合せ誤差が多少あってもプラグと第２層配
線が接触する事がなく、マスク合せ余裕を小さくできる
。またス−２，Ｊ・スルーホールの開孔は唯−度のりソ
グラフ工程を基準になされる事からもマスク合せ余裕を
小さくできる。また、タングステンの選択成長を用いて
プラグを形成できるのでスルーホールの口径を深さに対
して小さくできる。

【図面の簡単な説明】

第１図（ａ）　−（ｊ）は本発明の方法の一実施例にお
ける各工程を示す素子断面図である。１００・・・半導体基板、１０１・・・第１中間絶縁膜
、Ｚ　０２−・・第２中間絶縁膜、１０３　ａ　、　１
０３　ｂ　−絶縁材料、２１０・・・アルミ等の第１の
配線材料、２１１・・・第１層配線、２２０・・・第２
層配線の金属材料、２３０・・・第３層配線の金属材料
、３０１゜３０３．３０４・・・レジスト、３０２・・
・耐熱性レジスト、４θθ・・・タングステン、５０２
・・・スーツや・スルーホール、Ｓ・・・第１層シート
電極、Ｐ・・・プラグ。特許出願人　　沖電気工業株式会社第１図（その２）第図（その

Claims

【特許請求の範囲】

（１）多層配線を有する半導体装置において、第Ｎ層配
線の中間絶縁膜の上に第Ｎ＋１層配線の金属材料を形成
し、レジストを塗布、パターンニングして、これをマス
クに第Ｎ＋１層配線の金属材料をサイド・エッチングす
る条件でエッチングして接続孔を開孔し、上記レジスト
と第Ｎ＋１層配線との間に生じた空隙を絶縁材料で埋め
、上記耐熱性レジストをマスクとして異方性エッチンク
を行ない上記接続孔を延設し第Ｎ層配線を露出させ、露
出した第Ｎ層配線の上にタングステン選択成長によって
接続部材を、第Ｎ＋１層配線より突出して形成し、この
後にリソグラフ技術とエッチングによつて第Ｎ＋１層配
線のパターンニングを行い、その上に中間絶縁膜を上記
接続部材の先端を露出させたままとして形成し、この接
続部材の上に第Ｎ＋２層配線を設けることを特徴とする
多層配線の形成法。