JPH07106419A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、多層配線構造を有する半導体装置の
製造方法において、ビアホールによる第１配線と第２配
線との接続をより安定化できるようにすることを最も主
要な特徴とする。 【構成】たとえば、半導体基板１０上のフィールド酸化
膜１１の段差に沿って形成された第１絶縁被膜１２の上
部に、第１配線１３ａ，１３ｂを形成する。次いで、第
２絶縁被膜１４を堆積させるとともに、この第２絶縁被
膜１４にビアホール用の孔１５を開孔する。そして、こ
の開孔した孔１５内に導電体１６を埋め込み、さらにレ
ジスト１７を堆積させる。このレジスト１７と第２絶縁
被膜１４とをエッチ・バックにより徐々に除去して、第
２絶縁被膜１４の上面を平坦化した後、第２配線１８
ａ，１８ｂの堆積およびパターニングを行う各工程から
なっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえば多層配線構
造を有する半導体装置の製造方法に関するもので、特に
上層と下層の配線をビアホールにより接続してなるＬＳ
Ｉ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ）に使用されるものである。

【０００２】

【従来の技術】従来より、多層配線構造を有する半導体
装置においては、上層と下層との配線の相互を接続する
場合、一般に、ビアホール（Ｖｉａ Ｈｏｌｅ）が用い
られている。

【０００３】このビアホールの形成は、たとえば下層の
配線上に形成される絶縁被膜にビアホール用の孔を開孔
し、この孔内にタングステン（Ｗ）などの導電体を埋め
込むことで行われるようになっている。

【０００４】この場合、ビアホール上で上層の配線のパ
ターンニングが正確に行えるようにするために、まず、
絶縁被膜の上面を平滑化し、この後、ビアホールの形
成、つまり孔の開孔および導電体の埋め込みを行うよう
になっている。

【０００５】しかしながら、あらかじめ絶縁被膜の上面
を平滑化した後に孔の開孔および導電体の埋め込みを行
う従来方法の場合、孔内に埋め込む導電体の過不足によ
りパターニング不良や接続不良を起こしやすいという欠
点があった。

【０００６】特に、図３，図４に示すように、絶縁被膜
１上に形成された下層の配線２に段差がある場合、その
上に形成された絶縁被膜３に開孔された孔４の深さが異
なってくる。

【０００７】このような場合、たとえば孔４内に導電体
５を選択的に成長させるようにした場合（図３）には、
浅めの孔４では導電体５の量が多すぎてあふれだし、深
めの孔４では逆に少なすぎて導電体５の量が足らなくな
るといった現象が生じる。

【０００８】また、たとえば導電体５を絶縁被膜３の全
面に堆積させ、エッチングにより孔４以外の導電体５を
除去するようにした場合（図４）には、オーバエッチン
グにより孔４の深さよりも浅めに導電体５が埋め込まれ
た状態となる。

【０００９】これは、孔４以外の部分に導電体５を残し
たくないためであり、余分にエッチングする必要がある
ためである。このような状態で、上層の配線のパターニ
ングを行うと、パターニング不良や接続不良が発生する
ことになる。

【００１０】

【発明が解決しようとする課題】上記したように、従来
においては、導電体の過不足によるパターニング不良や
接続不良を起こしやすく、配線の相互の接続を安定化し
得ないという問題があった。

【００１１】そこで、この発明は、工程数の増加をとも
なうことなく、不良の発生を低減でき、配線の相互の接
続を安定化することが可能な半導体装置の製造方法を提
供することを目的としている。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置の製造方法にあっては、半
導体基板上に絶縁層を介して形成された複数の配線層を
ビアホールにより接続してなる多層配線構造を有する場
合において、前記半導体基板上に絶縁膜を介して形成さ
れた下層配線の上部に層間絶縁膜を形成し、この層間絶
縁膜の、前記下層配線上に開孔される孔内に導電体を埋
め込んで前記ビアホールを形成し、この後、前記層間絶
縁膜の上面を平滑化し、この平滑化された前記層間絶縁
膜の上部に上層配線を形成するようになっている。

【００１３】また、この発明の半導体装置の製造方法に
あっては、半導体基板上の段差に沿って設けられた第１
の絶縁膜の上部に第１層目の配線を形成する工程と、こ
の第１層目の配線の上部に第２の絶縁膜を形成する工程
と、この第２の絶縁膜に、前記第１層目の配線とつなが
る孔を開孔する工程と、この開孔された孔内に導電体を
埋め込む工程と、この導電体の埋め込まれた前記第２の
絶縁膜の上部にレジスト層を形成する工程と、このレジ
スト層の上面よりエッチングを行い、前記第２の絶縁膜
の上面を平滑化する工程と、この平滑化された前記第２
の絶縁膜の上面に第２層目の配線を形成する工程とから
なっている。

【００１４】

【作用】この発明は、上記した手段により、段差の有無
にかかわらず、埋め込まれた導電体を絶縁層の表面に露
出できるようになるため、配線の相互を確実に接続する
ことが可能となるものである。

【００１５】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかる半導体装置の
製造方法について概略的に示すものである。

【００１６】たとえば、半導体基板１０上に、段差をも
って形成されたフィールド酸化膜１１、このフィールド
酸化膜１１の段差に沿って形成された第１絶縁被膜１２
の上部に、まず、第１層目の配線としての第１配線（下
層の配線）１３ａ，１３ｂの堆積およびパターニングが
行われる（同図（ａ））。

【００１７】この場合、上記第１配線１３ａ，１３ｂの
それぞれはアルミニウム（Ａｌ）などからなり、フィー
ルド酸化膜１１による段差（凹凸形状）に応じた段差を
有して形成されている。

【００１８】続いて、この第１配線１３ａ，１３ｂの形
成された、上記第１絶縁被膜１２の上部に、第２絶縁被
膜１４が一様に堆積される（同図（ｂ））。そして、こ
の堆積された第２絶縁被膜１４の、上記第１配線１３
ａ，１３ｂに対応する部分にそれぞれビアホール（Ｖｉ
ａ Ｈｏｌｅ）用の孔１５が開孔された後、たとえば埋
め込み用の導電体１６が選択的に成長されて、上記孔１
５内が導電体１６により埋め尽くされる（同図
（ｃ））。

【００１９】上記埋め込み用の導電体１６としては、た
とえばタングステン（Ｗ）やアルミニウムなどが用いら
れる。また、この導電体１６の成長された孔１５を含
む、上記第２絶縁被膜１４の上部に、レジスト１７が塗
布される（同図（ｄ））。

【００２０】この後、上記レジスト１７、および導電体
１６の埋め込まれた孔１５を含む、上記第２絶縁被膜１
４のそれぞれが、同等のエッチング比により徐々に除去
され、上記第２絶縁被膜１４の上面が平滑化するように
加工（エッチ・バック）される（同図（ｅ））。

【００２１】すなわち、半導体基板１０上には、フィー
ルド酸化膜１１による下地段差が存在するため、レジス
ト１７の表面に沿って均一なエッチングを行うことによ
り、この下地段差にともなう第２絶縁被膜１４の上面の
凹凸形状が十分に除去される。

【００２２】これにより、第２絶縁被膜１４と同時に、
孔１５内に埋め込まれた導電体１６も除去されるため、
段差の有無や孔１５の深さなどに関係なく、孔１５内に
過不足なく埋め込まれた導電体１６を第２絶縁被膜１４
の上面に露出させることができる。

【００２３】したがって、後の、第２層目の配線として
の第２配線（上層の配線）の堆積およびパターニングを
正確に、かつ確実に行うことが可能となる。しかして、
平滑化された上記第２絶縁被膜１４の上部に、第２配線
１８ａ，１８ｂの堆積とパターニングとが行われること
により、第１配線１３ａと第２配線１８ａおよび第１配
線１３ｂと第２配線１８ｂとを、それぞれ孔１５内に導
電体１６を埋め込んでなるビアホールによって安定に接
続できる（同図（ｆ））。

【００２４】上記したように、段差の有無や孔の深さな
どにかかわらず、埋め込まれた導電体を第２絶縁被膜の
上面に露出できるようにしている。すなわち、第２絶縁
被膜に形成された孔内に導電体を埋め込んだ後に、エッ
チ・バックにより第２絶縁被膜の上面を平滑化するよう
にしている。これにより、第２絶縁被膜の除去にともな
って、孔内に導電体が過不足なく埋め込まれたビアホー
ルを面一で露出できるようになるため、配線の相互を確
実に接続することが可能となる。したがって、導電体の
過不足によるパターニング不良や接続不良の発生を低減
でき、配線の相互をより安定に接続できるようになるも
のである。

【００２５】しかも、平滑化を行う工程の順番を変える
だけで実現できるため、大幅な製造工程の変更や工程数
の増加をともなうこともない。なお、上記実施例におい
ては、選択成長により孔内への導電体の埋め込みを行う
場合について説明したが、これに限らず、たとえば図２
に示すように、第２絶縁被膜１４の全面に対する堆積に
よっても孔１５内への導電体１６の埋め込みを行うこと
が可能である。

【００２６】この場合、エッチ・バックの量を孔１５以
外に堆積された導電体１６が十分に除去される時間に設
定することにより、エッチング残しのない、つまり第２
配線の断線や短絡不良などの原因となる孔１５以外の第
２絶縁被膜１４上に残る導電体１６を完全に除去でき
る。その他、この発明の要旨を変えない範囲において、
種々変形実施可能なことは勿論である。

【００２７】

【発明の効果】以上、詳述したようにこの発明によれ
ば、工程数の増加をともなうことなく、不良の発生を低
減でき、配線の相互の接続を安定化することが可能な半
導体装置の製造方法を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例にかかる半導体装置の製造
方法を説明するために示す工程ごとの断面図。

【図２】この発明の他の実施例にかかる製造工程の要部
を示す断面図。

【図３】従来技術とその問題点を説明するために示す製
造工程の要部の断面図。

【図４】同じく、製造工程の要部を示す断面図。

【符号の説明】

１０…半導体基板、１１…フィールド酸化膜、１２…第
１絶縁被膜、１３ａ，１３ｂ…第１配線、１４…第２絶
縁被膜、１５…孔、１６…導電体、１７…レジスト、１
８ａ，１８ｂ…第２配線。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に絶縁層を介して形成され
   た複数の配線層をビアホールにより接続してなる多層配
   線構造を有する半導体装置の製造方法において、 前記半導体基板上に絶縁膜を介して形成された下層配線
   の上部に層間絶縁膜を形成し、 この層間絶縁膜の、前記下層配線上に開孔される孔内に
   導電体を埋め込んで前記ビアホールを形成し、 この後、前記層間絶縁膜の上面を平滑化し、 この平滑化された前記層間絶縁膜の上部に上層配線を形
   成するようにしたことを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 半導体基板上の段差に沿って設けられた
   第１の絶縁膜の上部に第１層目の配線を形成する工程
   と、 この第１層目の配線の上部に第２の絶縁膜を形成する工
   程と、 この第２の絶縁膜に、前記第１層目の配線とつながる孔
   を開孔する工程と、 この開孔された孔内に導電体を埋め込む工程と、 この導電体の埋め込まれた前記第２の絶縁膜の上部にレ
   ジスト層を形成する工程と、 このレジスト層の上面よりエッチングを行い、前記第２
   の絶縁膜の上面を平滑化する工程と、 この平滑化された前記第２の絶縁膜の上面に第２層目の
   配線を形成する工程とからなることを特徴とする半導体
   装置の製造方法。
3. 【請求項３】 前記半導体基板上の段差は、素子分離領
   域であることを特徴とする請求項２に記載の半導体装置
   の製造方法。
4. 【請求項４】 前記導電体の埋め込みは、タングステン
   を前記孔内に選択的に成長させることで行われることを
   特徴とする請求項２に記載の半導体装置の製造方法。
5. 【請求項５】 前記導電体の埋め込みは、タングステン
   を前記第２の絶縁膜の全面に堆積させることで行われる
   ことを特徴とする請求項２に記載の半導体装置の製造方
   法。