KR20040001851A - 반도체소자의 다층 구리 배선 형성 방법 - Google Patents

반도체소자의 다층 구리 배선 형성 방법 Download PDF

Info

Publication number
KR20040001851A
KR20040001851A KR1020020037185A KR20020037185A KR20040001851A KR 20040001851 A KR20040001851 A KR 20040001851A KR 1020020037185 A KR1020020037185 A KR 1020020037185A KR 20020037185 A KR20020037185 A KR 20020037185A KR 20040001851 A KR20040001851 A KR 20040001851A
Authority
KR
South Korea
Prior art keywords
dummy
forming
film
mask
pattern
Prior art date
Application number
KR1020020037185A
Other languages
English (en)
Inventor
김형준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037185A priority Critical patent/KR20040001851A/ko
Publication of KR20040001851A publication Critical patent/KR20040001851A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저유전 절연막의 취약한 기계적 강도로 인해 초래되는 벗겨짐 현상을 억제하는데 적합한 다층 구리배선의 형성 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 다층 구리배선의 형성 방법은 제1 구리배선막상에 다층 저유전 절연막을 형성하는 단계, 상기 다층 저유전 절연막상에 캡핑막을 형성하는 단계, 상기 캡핑막과 상기 다층 저유전 절연막을 순차적으로 식각하여 상기 제1 구리배선막을 노출시키는 듀얼 다마신 패턴을 형성함과 동시에 상기 듀얼 다마신 패턴 주변에 더미 패턴을 형성하는 단계, 상기 듀얼 다마신 패턴을 포함한 전면에 구리막을 형성하는 단계, 및 상기 구리막을 화학적기계적연마하여 상기 제1 구리배선막에 비아를 통해 연결되는 제2구리배선막을 형성함과 동시에 상기 더미 패턴에 매립되는 더미 구리배선막을 형성하는 단계를 포함한다.

Description

반도체소자의 다층 구리 배선 형성 방법{Method for fabricating multi-layer copper interconnect in semiconductor device}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 다층 구리 배선의 형성 방법에 관한 것이다.
구리 배선 공정은 통상적인 반응성이온식각(RIE)과 반대의 공정인 다마신(Damascene) 공정을 적용하는 새로운 공정기술이다. 다마신 공정은 홀패턴과 라인패턴을 동시에 형성하는 공정이다. 반도체소자가 고성능화됨에 따라 캐패시턴스값을 낮추기 위해 저유전율의 저유전 절연막이 통상의 절연막인 SiO2막을 대체해 나가는 추세이다. 저유전 절연막의 식각을 위해 통상적으로 식각선택비가 큰 SiO2막 또는 SiN막이 저유전 절연막 상에 추가 증착되어 식각공정중 저유전 절연막 상부를 보호하게 된다. 이하 캡핑막(Capping layer) 기술이라 한다.
도 1은 종래기술에 따른 다층 구리배선의 형성 방법을 개략적으로 도시한 도면이다.
도 1을 참조하면, 반도체기판, 절연막과 같은 하부구조물(11)상에 제1 저유전절연막(12a)을 형성한 후, 제1 저유전절연막(12a)을 식각하여 제1 구리배선막이 형성될 라인패턴을 형성하고, 라인패턴을 포함한 전면에 구리막을 증착한다. 다음으로, 구리막을 화학적기계적연마하여 제1 구리배선막(13)을 형성한다.
다음으로, 제1 구리배선막(13) 및 제1 저유전절연막(12a)상에 제1 식각스톱막(14a)과 제2 저유전절연막(12b)을 차례로 증착한 후, 제2 저유전절연막(12b)상에 제2 식각스톱막(14b)을 증착한다. 그리고, 제2 식각스톱막(14b)상에 제3 저유전절연막(12c)과 캡핑막(15)을 차례로 증착한다.
이후 다마신 공정을 수행한다.
먼저, 캡핑막(15)상에 비아를 정의하는 마스크(도시 생략)를 형성한 후, 마스크를 식각마스크로 제1 식각스톱막(14a)에서 식각이 정지할때까지 캡핑막(15), 제3 저유전절연막(12c), 제2 식각스톱막(14b), 제2 저유전절연막(12b)을 순차적으로 식각하여 비아홀(16)을 형성한다.
다음으로, 라인을 정의하는 마스크(도시 생략)를 형성한 후, 제2 식각스톱막(14b)에서 식각이 정지할때까지 캡핑막(15)과 제3 저유전절연막(12c)을 식각하여 라인패턴(17)을 형성한다. 이후, 제1 식각스톱막(14a)을 식각하여 제1 구리배선막(13) 표면을 노출시킨다. 이때, 제1 식각스톱막(14a)과 동일 물질인 제2 식각스톱막(14b)도 식각된다.
다음으로, 비아홀(16)과 라인패턴(17)을 포함한 전면에 구리막을 증착한 후, 화학적기계적연마공정을 수행하여 제1 구리배선막(13)과 비아(18)를 통해 연결되는 제2 구리배선막(19)을 형성한다.
상술한 종래기술은, 최종적으로 제2 구리배선막을 형성하기 위해 적용되는 구리막의 화학적기계적연마공정중에 캡핑막(15)이 벗겨지는 현상(Delamination)이 발생하는데 이는 근본적으로 캡핑막(15)과 제3 저유전 절연막(12c)과의 접착이 약하고 저유전 절연막들(12a,12b,12c)의 기계적강도가 매우 취약하기 때문에 발생하는 문제점이다.
이러한 벗겨짐 현상이 발생할 수 있는 위치는 크게 세 곳으로 요약될 수 있다. 첫째는, 제3 저유전 절연막(12c)과 캡핑막(15) 사이로서 이때의 캡핑막(15)은 화학적기계적연마 공정중 직접 연마가 진행되는 막이다.
두번째는 제2 저유전 절연막(12b)과 제2 식각스톱막(14b)간의 벗겨짐이며, 마지막은 제1식각스톱막(14a)과 제2 저유전 절연막(12b)간의 벗겨짐이 예상된다.
전술한 바와 같이, 저유전 절연막의 취약한 기계적 강도때문에 다층 구리배선 형성동안 전체 구리 배선막은 계속 반복되는 화학적기계적연마의 전단응력때문에 벗겨짐 방지를 위해서 더미 디자인룰(dummy design rule)의 설정과 같은 근본적인 문제 해결 방법이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로, 저유전 절연막의 취약한 기계적 강도로 인해 초래되는 벗겨짐 현상을 억제하는데 적합한 다층 구리배선의 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 다층 구리배선 형성 방법을 개략적으로 도시한 도면,
도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도,
도 3a 내지 도 3c는 본 발명의 제2 실시예에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도,
도 4a 내지 도 4c는 본 발명의 제3 실시예에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도,
도 5a 내지 도 5c는 본 발명의 제4 실시예에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도,
도 6은 본 발명의 더미 패턴을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 하부구조물 22a,22b,22c : 제1,2,3 저유전 절연막
23 : 제1 구리배선막 24a,24b : 제1,2 식각스톱막
25 : 캡핑막 27a : 비아
28a : 더미 비아 30a : 제2 구리배선막
상기 목적을 달성하기 위한 본 발명의 다층 구리배선의 형성 방법은 제1 구리배선막상에 다층 저유전 절연막을 형성하는 단계, 상기 다층 저유전 절연막상에 캡핑막을 형성하는 단계, 상기 캡핑막과 상기 다층 저유전 절연막을 순차적으로 식각하여 상기 제1 구리배선막을 노출시키는 듀얼 다마신 패턴을 형성함과 동시에 상기 듀얼 다마신 패턴 주변에 더미 패턴을 형성하는 단계, 상기 듀얼 다마신 패턴을 포함한 전면에 구리막을 형성하는 단계, 및 상기 구리막을 화학적기계적연마하여 상기 제1 구리배선막에 비아를 통해 연결되는 제2구리배선막을 형성함과 동시에 상기 더미 패턴에 매립되는 더미 구리배선막을 형성하는 단계를 포함함을 특징으로 하며, 상기 더미 패턴을 형성하는 단계는 상기 캡핑막상에 비아 및 더미 비아를 정의하는 제1 마스크를 형성하는 단계, 상기 제1 마스크를 식각마스크로 상기 캡핑막과 상기 다층 저유전 절연막을 순차적으로 식각하여 상기 제1 구리배선막을 노출시키는 비아홀을 형성함과 동시에 상기 비아홀 주변에 더미 비아홀을 형성하는 단계, 상기 제1 마스크를 제거하는 단계, 상기 비아홀을 오픈시키고 상기 더미 비아홀을 덮으면서 라인을 정의하는 제2 마스크를 형성하는 단계, 및 상기 제2 마스크를 식각마스크로 상기 캡핑막을 식각하고 연속해서 상기 다층 저유전 절연막을 부분 식각하여 상기 비아홀보다 폭이 큰 라인패턴을 형성하는 단계를 포함하거나, 상기 캡핑막상에 비아 및 더미 비아를 정의하는 제1 마스크를 형성하는 단계, 상기 제1 마스크를 식각마스크로 상기 캡핑막과 상기 다층 저유전 절연막을 순차적으로 식각하여 상기 제1 구리배선막을 노출시키는 비아홀을 형성함과 동시에 상기 비아홀 주변에 더미 비아홀을 형성하는 단계, 상기 제1 마스크를 제거하는 단계, 상기 비아홀을 오픈시키고 상기 더미 비아홀을 덮으면서 라인 및 더미 라인을 정의하는 제2 마스크를 형성하는 단계, 및 상기 제2 마스크를 식각마스크로 상기 캡핑막을 식각하고 연속해서 상기 다층 저유전 절연막을 부분 식각하여 상기 비아홀보다 폭이 큰 라인패턴을 형성함과 동시에 상기 더미 비아홀 주변에 더미 라인패턴을 형성하는 단계를 포함하거나, 또는 상기 캡핑막상에 비아 및 더미 비아를 정의하는 제1 마스크를 형성하는 단계, 상기 제1 마스크를 식각마스크로 상기 캡핑막과 상기 다층 저유전 절연막을 순차적으로 식각하여 상기 제1 구리배선막을 노출시키는 비아홀을 형성함과 동시에 상기 비아홀 주변에 더미 비아홀을 형성하는 단계, 상기 제1 마스크를 제거하는 단계, 상기 비아홀과 상기 더미 비아홀을 각각 오픈시키면서 라인 및 더미 라인을 정의하는 제2 마스크를 형성하는 단계, 및 상기 제2 마스크를 식각마스크로 상기 캡핑막을 식각하고 연속해서 상기 다층 저유전 절연막을 부분 식각하여 각각 상기 비아홀을 오픈시키는 라인패턴을 형성함과 동시에 상기 더미 비아홀을 오픈시키는 더미 라인패턴을 형성하는 단계를 포함함을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체기판, 절연막과 같은 하부구조물(21)상에 제1 저유전절연막(22a)을 형성한 후, 제1 저유전절연막(22a)을 식각하여 제1 구리배선막(23)이 형성될 라인패턴을 형성하고, 라인패턴을 포함한 전면에 구리막을 증착한다. 다음으로, 구리막을 화학적기계적연마하여 제1 구리배선막(23)을 형성한다.
다음으로, 제1 구리배선막(23) 및 제1 저유전절연막(22a)상에 제1 식각스톱막(24a)과 제2 저유전절연막(23b)을 차례로 증착한 후, 제2 저유전절연막(23b)상에 제2 식각스톱막(24b)을 증착한다. 그리고, 제2 식각스톱막(24b)상에 제3 저유전절연막(23c)과 캡핑막(25)을 차례로 증착한다.
이후 다마신 공정을 수행한다.
먼저, 캡핑막(25)상에 비아(via) 및 더미 비아(dummy via)를 정의하는 제1 마스크(26)를 형성한 후, 제1 마스크(26)를 식각마스크로 제1 식각스톱막(24a)에서 식각이 정지할때까지 캡핑막(25), 제3 저유전절연막(23c), 제2 식각스톱막(24b), 제2 저유전절연막(23b)을 순차적으로 식각하여 비아홀(27)과 더미 비아홀(28)을 동시에 형성한다.
이때, 더미 비아홀(28)은 다층 구리배선 공정에 영향을 미치지 않도록 비아홀(27) 주변에 형성되며, 비아를 정의하는 제1 마스크에 더미 비아패턴을 삽입한 것이고, 더미 비아홀(28)은 주패턴인 비아홀(27)과 같은 콘택형태이다. 또한, 더미 비아홀(28)은 식각과정의 문제를 방지하기 위해 주패턴인 비아홀(27)의 콘택크기보다 크게 한다.
도 2b에 도시된 바와 같이, 제1 마스크(26)를 제거한 후, 라인을 정의하는 제2 마스크(29a)를 형성하고, 제2 마스크(29a)를 식각마스크로 하여 제2 식각스톱막(24b)에서 식각이 정지할때까지 캡핑막(25)과 제3 저유전절연막(23c)을 식각하여 라인패턴(30)을 형성한다. 여기서, 제2 마스크(29a)는 비아홀(27) 형성시 형성된 더미 비아홀(28)을 덮으며, 라인패턴(30)은 비아홀(27)을 오픈시킨다.
이후, 제1 식각스톱막(24a)을 식각하여 제1 구리배선막(23) 표면을 노출시킨다. 이때, 제1 식각스톱막(24a)과 동일 물질인 제2 식각스톱막(24b)도 식각된다.
도 2c에 도시된 바와 같이, 제2 마스크(29a)를 제거한 후, 비아홀(27), 라인패턴(30) 및 더미 비아홀(28)을 포함한 전면에 구리막을 증착한 후, 화학적기계적연마공정을 수행하여 제1 구리배선막(23)과 비아(27a)를 통해 연결되는 제2 구리배선막(30a)을 형성한다. 동시에, 더미 비아홀(28)에 더미 구리배선막(28a)이 채워진다.
상술한 바와 같이, 더미 구리배선막(28a)을 형성하므로써 화학적기계적연마공정의 전단응력에 대한 저항력을 증가시킨다. 즉, 더미구리배선막(28a)을 제2 구리배선막(30a)에서부터 제2 저유전절연막(22b)까지 이르는 폭으로 형성하므로써 캡핑막(25)과 제3 저유전절연막(22c)간 벗겨짐을 방지할 뿐만 아니라 비아(27a)가 형성된 제2 저유전 절연막(22b)과 제1,2 식각스톱막(24a,24b)간 벗겨짐을 방지한다.
도 3a 내지 도 3c는 본 발명의 제2 실시예에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체기판, 절연막과 같은 하부구조물(21)상에제1 저유전절연막(22a)을 형성한 후, 제1 저유전절연막(22a)을 식각하여 제1 구리배선막(23)이 형성될 라인패턴을 형성하고, 라인패턴을 포함한 전면에 구리막을 증착한다. 다음으로, 구리막을 화학적기계적연마하여 제1 구리배선막(23)을 형성한다.
다음으로, 제1 구리배선막(23) 및 제1 저유전절연막(22a)상에 제1 식각스톱막(24a)과 제2 저유전절연막(23b)을 차례로 증착한 후, 제2 저유전절연막(23b)상에 제2 식각스톱막(24b)을 증착한다. 그리고, 제2 식각스톱막(24b)상에 제3 저유전절연막(23c)과 캡핑막(25)을 차례로 증착한다.
이후 다마신 공정을 수행한다.
먼저, 캡핑막(25)상에 비아 및 더미 비아를 정의하는 제1 마스크(26)를 형성한 후, 제1 마스크(26)를 식각마스크로 제1 식각스톱막(24a)에서 식각이 정지할때까지 캡핑막(25), 제3 저유전절연막(23c), 제2 식각스톱막(24b), 제2 저유전절연막(23b)을 순차적으로 식각하여 비아홀(27)과 더미 비아홀(28)을 동시에 형성한다.
이때, 더미 비아홀(28)은 다층 구리배선 공정에 영향을 미치지 않도록 비아홀(27) 주변에 형성되며, 비아를 정의하는 제1 마스크에 더미 비아패턴을 삽입한 것이고, 더미 비아홀(28)은 주패턴인 비아홀(27)과 같은 콘택형태이다. 또한, 더미 비아홀(28)은 식각과정의 문제를 방지하기 위해 주패턴인 비아홀(27)의 콘택크기보다 크게 한다.
도 3b에 도시된 바와 같이, 제1 마스크(26)를 제거한 후, 라인 및 더미 라인을 정의하는 제2 마스크(29b)를 형성하고, 제2 마스크(29b)를 식각마스크로 하여 제2 식각스톱막(24b)에서 식각이 정지할때까지 캡핑막(25)과 제3 저유전절연막(23c)을 식각하여 라인패턴(30)과 더미 라인패턴(31)을 형성한다. 여기서, 제2 마스크(29)는 비아홀(27) 형성시 형성된 더미 비아홀(28)을 덮고, 더미 라인패턴(31)은 더미 비아홀(28)과 소정 간격을 두고 이격되어 형성된다.
이후, 제1 식각스톱막(24a)을 식각하여 제1 구리배선막(23) 표면을 노출시킨다. 이때, 제1 식각스톱막(24a)과 동일 물질인 제2 식각스톱막(24b)도 식각된다.
도 3c에 도시된 바와 같이, 제2 마스크(29)를 제거한 후, 비아홀(27), 더미비아홀(28)과 라인패턴(30)을 포함한 전면에 구리막을 증착한 후, 화학적기계적연마공정을 수행하여 제1 구리배선막(23)과 비아(27a)를 통해 연결되는 제2 구리배선막(30a)을 형성한다. 동시에, 더미 비아홀(28)에 더미 비아(28a)를 채우고, 더미 라인패턴(31)에 더미 구리배선막(31a)을 채운다. 여기서, 더미 비아(28a)와 더미 구리배선막(31a)은 서로 연결되지 않는다.
상술한 바와 같이, 더미 비아(28a)와 더미 구리배선막(31a)을 형성하므로써 화학적기계적연마공정의 전단응력에 대한 저항력을 증가시킨다. 즉, 더미 비아(28a)를 제2 구리배선막(30a)에서부터 제2 저유전절연막(22b)까지 이르는 폭으로 형성하므로써 캡핑막(25)과 제3 저유전절연막(22c)간 벗겨짐을 방지할 뿐만 아니라 비아(27a)가 형성된 제2 저유전 절연막(22b)과 제1,2 식각스톱막(24a,24b)간 벗겨짐을 방지한다.
도 4a 내지 도 4c는 본 발명의 제3 실시예에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 반도체기판, 절연막과 같은 하부구조물(21)상에 제1 저유전절연막(22a)을 형성한 후, 제1 저유전절연막(22a)을 식각하여 제1 구리배선막(23)이 형성될 라인패턴을 형성하고, 라인패턴을 포함한 전면에 구리막을 증착한다. 다음으로, 구리막을 화학적기계적연마하여 제1 구리배선막(23)을 형성한다.
다음으로, 제1 구리배선막(23) 및 제1 저유전절연막(22a)상에 제1 식각스톱막(24a)과 제2 저유전절연막(23b)을 차례로 증착한 후, 제2 저유전절연막(23b)상에 제2 식각스톱막(24b)을 증착한다. 그리고, 제2 식각스톱막(24b)상에 제3 저유전절연막(23c)과 캡핑막(25)을 차례로 증착한다.
이후 다마신 공정을 수행한다.
먼저, 캡핑막(25)상에 비아를 정의하는 제1 마스크(26)를 형성한 후, 제1 마스크(26)를 식각마스크로 제1 식각스톱막(24a)에서 식각이 정지할때까지 캡핑막(25), 제3 저유전절연막(23c), 제2 식각스톱막(24b), 제2 저유전절연막(23b)을 순차적으로 식각하여 비아홀(27)을 형성한다.
도 4b에 도시된 바와 같이, 제1 마스크(26)를 제거한 후, 라인 및 더미 라인을 정의하는 제2 마스크(29b)를 형성하고, 제2 마스크(29b)를 식각마스크로 하여 제2 식각스톱막(24b)에서 식각이 정지할때까지 캡핑막(25)과 제3 저유전절연막(23c)을 식각하여 라인패턴(30)과 더미 라인패턴(31)을 형성한다. 여기서, 더미 라인패턴(31)은 라인패턴(30)보다 폭이 크다.
이후, 제1 식각스톱막(24a)을 식각하여 제1 구리배선막(23) 표면을 노출시킨다. 이때, 제1 식각스톱막(24a)과 동일 물질인 제2 식각스톱막(24b)도 식각된다.
도 4c에 도시된 바와 같이, 제2 마스크(29)를 제거한 후, 비아홀(27)과 라인패턴(30), 더미 라인패턴(31)을 포함한 전면에 구리막을 증착한 후, 화학적기계적연마공정을 수행하여 제1 구리배선막(23)과 비아(27a)를 통해 연결되는 제2 구리배선막(30a)을 형성한다. 동시에, 더미 라인패턴(31)에 더미 구리배선막(31a)을 채운다.
상술한 바와 같이, 더미 구리배선막(31a)을 형성하므로써 화학적기계적연마공정의 전단응력에 대한 저항력을 증가시킨다. 즉, 더미 구리배선막(31a)를 제2 구리배선막(30a)에서부터 제2 저유전절연막(22b)까지 이르는 폭으로 형성하므로써 캡핑막(25)과 제3 저유전절연막(22c)간 벗겨짐을 방지한다.
도 5a 내지 도 5c는 본 발명의 제4 실시예에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도이다.
도 5a에 도시된 바와 같이, 반도체기판, 절연막과 같은 하부구조물(21)상에 제1 저유전절연막(22a)을 형성한 후, 제1 저유전절연막(22a)을 식각하여 제1 구리배선막(23)이 형성될 라인패턴을 형성하고, 라인패턴을 포함한 전면에 구리막을 증착한다. 다음으로, 구리막을 화학적기계적연마하여 제1 구리배선막(23)을 형성한다.
다음으로, 제1 구리배선막(23) 및 제1 저유전절연막(22a)상에 제1 식각스톱막(24a)과 제2 저유전절연막(23b)을 차례로 증착한 후, 제2 저유전절연막(23b)상에제2 식각스톱막(24b)을 증착한다. 그리고, 제2 식각스톱막(24b)상에 제3 저유전절연막(23c)과 캡핑막(25)을 차례로 증착한다.
이후 다마신 공정을 수행한다.
먼저, 캡핑막(25)상에 비아홀 및 더미 비아를 정의하는 제1 마스크(26)를 형성한 후, 제1 마스크(26)를 식각마스크로 제1 식각스톱막(24a)에서 식각이 정지할때까지 캡핑막(25), 제3 저유전절연막(23c), 제2 식각스톱막(24b), 제2 저유전절연막(23b)을 순차적으로 식각하여 비아홀(27)과 더미 비아홀(28)을 동시에 형성한다.
이때, 더미 비아홀(28)은 다층 구리배선 공정에 영향을 미치지 않도록 비아홀(27) 주변에 이격되어 형성되며, 비아를 정의하는 제1 마스크에 더미 비아패턴을 삽입한 것이고, 더미 비아홀(28)은 주패턴인 비아홀(27)과 같은 콘택형태이다. 또한, 더미 비아홀(28)은 식각과정의 문제를 방지하기 위해 주패턴인 비아홀(27)의 콘택크기보다 크게 한다.
도 5b에 도시된 바와 같이, 제1 마스크(26)를 제거한 후, 라인 및 더미 라인을 정의하는 제2 마스크(29c)를 형성하고, 제2 마스크(29c)를 식각마스크로 하여 제2 식각스톱막(24b)에서 식각이 정지할때까지 캡핑막(25)과 제3 저유전절연막(23c)을 식각하여 라인패턴(30)과 더미 라인패턴(32)을 형성한다. 여기서, 제2 마스크(29c)는 비아홀(27) 형성시 형성된 더미 비아홀(28)을 노출시키고, 따라서 더미 비아홀(28)과 더미 라인패턴(32)이 주패턴인 비아홀(27)과 라인패턴(30)으로 이루어지는 듀얼 다마신 패턴과 동일한 형태를 갖는다. 즉, 라인패턴(30)은 비아홀(27)을 오픈시켜 듀얼 다마신 패턴을 이루며, 더미라인패턴(32)은 더미 비아홀(28)을 오픈시켜 더미 듀얼 다마신 패턴을 이룬다.
한편, 더미 비아홀(28)과 더미 라인패턴(32)은 각각 주패턴인 비아홀(27)과 라인패턴(30)보다 그 폭이 크다.
이후, 제1 식각스톱막(24a)을 식각하여 제1 구리배선막(23) 표면을 노출시킨다. 이때, 제1 식각스톱막(24a)과 동일 물질인 제2 식각스톱막(24b)도 식각된다.
도 5c에 도시된 바와 같이, 제2 마스크(29c)를 제거한 후, 비아홀(27), 라인패턴(30), 더미 비아홀(28) 및 더미 라인패턴(32)을 포함한 전면에 구리막을 증착한 후, 화학적기계적연마공정을 수행하여 제1 구리배선막(23)과 비아(27a)를 통해 연결되는 제2 구리배선막(30a)을 형성한다. 동시에, 주패턴과 동일한 형태를 갖는 더미 비아(28a)와 더미 구리배선막(32a)을 형성한다.
상술한 바와 같이, 더미 비아(28a)와 더미 구리배선막(32a)을 형성하므로써 화학적기계적연마공정의 전단응력에 대한 저항력을 증가시킨다. 즉, 더미 비아(28a)와 더미 구리배선막(32a)으로 이루어진 더미 패턴을 주패턴과 동일한 깊이로 형성하므로써 캡핑막(25)과 제3 저유전절연막(22c)간 벗겨짐을 방지할 뿐만 아니라 비아(27a)가 형성된 제2 저유전 절연막(22b)과 제1,2 식각스톱막(24a,24b)간 벗겨짐을 방지한다.
전술한 바와 같은 제1 실시예 내지 제4 실시예에 따르면, 더미 비아와 더미 구리배선막을 형성하므로써 배선층에서의 벗겨짐 현상을 방지할 뿐만 아니라 비아층에서의 벗겨짐 현상도 방지한다.
도 5는 본 발명의 더미 패턴의 일 예를 도시한 도면이다.
도 5를 참조하면, 비아를 정의하는 마스크 및 라인을 정의하는 마스크에 각각 삽입될 수 있는 십자형 더미 패턴(50)을 도시하고 있는 것으로, 십자형 더미패턴(50)의 폭은 1∼5㎛이고, 패턴밀도가 40±30%가 되도록 간격을 조절하며, 평면상으로 상하좌우의 간격이 동일하도록 패턴을 설계한다.
도 5의 십자형 더미 패턴(50)을 비아를 정의하는 마스크에 삽입하거나, 라인을 정의하는 마스크에 삽입하거나 또는 두 마스크에 모두 십자형 패턴을 삽입하여 화학적기계적연마시 전단응력에 의한 캡핑막의 벗겨짐을 방지한다. 또한, 비아를 정의하는 마스크에는 홀형 또는 십자형 더미 패턴을 삽입하고 라인을 정의하는 마스크에는 십자형 더미패턴을 삽입할 수 있다.
한편, 선폭이 큰 구리배선막이나 구리패턴에서 화학적기계적연마에 의한 디싱을 줄이기 위해 도 5의 십자형패턴의 모양으로 산화막 더미를 패턴에 삽입할 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 더미패턴을 사용하여 벗겨짐 현상을 억제하므로써 저유전 절연막의 종류와 관계없이 적용될 수 있어 공정 적용의 유동성이 높고수율을 향상시킬 수 있는 효과가 있다.

Claims (6)

  1. 제1 구리배선막상에 다층 저유전 절연막을 형성하는 단계;
    상기 다층 저유전 절연막상에 캡핑막을 형성하는 단계;
    상기 캡핑막과 상기 다층 저유전 절연막을 순차적으로 식각하여 상기 제1 구리배선막을 노출시키는 듀얼 다마신 패턴을 형성함과 동시에 상기 듀얼 다마신 패턴 주변에 더미 패턴을 형성하는 단계;
    상기 듀얼 다마신 패턴을 포함한 전면에 구리막을 형성하는 단계; 및
    상기 구리막을 화학적기계적연마하여 상기 제1 구리배선막에 비아를 통해 연결되는 제2구리배선막을 형성함과 동시에 상기 더미 패턴에 매립되는 더미 구리배선막을 형성하는 단계
    를 포함함을 특징으로 하는 다층 구리배선의 형성 방법.
  2. 제1항에 있어서,
    상기 더미 패턴을 형성하는 단계는,
    상기 캡핑막상에 비아 및 더미 비아를 정의하는 제1 마스크를 형성하는 단계;
    상기 제1 마스크를 식각마스크로 상기 캡핑막과 상기 다층 저유전 절연막을 순차적으로 식각하여 상기 제1 구리배선막을 노출시키는 비아홀을 형성함과 동시에상기 비아홀 주변에 더미 비아홀을 형성하는 단계;
    상기 제1 마스크를 제거하는 단계;
    상기 비아홀을 오픈시키고 상기 더미 비아홀을 덮으면서 라인을 정의하는 제2 마스크를 형성하는 단계; 및
    상기 제2 마스크를 식각마스크로 상기 캡핑막을 식각하고 연속해서 상기 다층 저유전 절연막을 부분 식각하여 상기 비아홀보다 폭이 큰 라인패턴을 형성하는 단계
    를 포함함을 특징으로 하는 다층 구리배선의 형성 방법.
  3. 제1항에 있어서,
    상기 더미 패턴을 형성하는 단계는,
    상기 캡핑막상에 비아 및 더미 비아를 정의하는 제1 마스크를 형성하는 단계;
    상기 제1 마스크를 식각마스크로 상기 캡핑막과 상기 다층 저유전 절연막을 순차적으로 식각하여 상기 제1 구리배선막을 노출시키는 비아홀을 형성함과 동시에 상기 비아홀 주변에 더미 비아홀을 형성하는 단계;
    상기 제1 마스크를 제거하는 단계;
    상기 비아홀을 오픈시키고 상기 더미 비아홀을 덮으면서 라인 및 더미 라인을 정의하는 제2 마스크를 형성하는 단계; 및
    상기 제2 마스크를 식각마스크로 상기 캡핑막을 식각하고 연속해서 상기 다층 저유전 절연막을 부분 식각하여 상기 비아홀보다 폭이 큰 라인패턴을 형성함과 동시에 상기 더미 비아홀 주변에 더미 라인패턴을 형성하는 단계
    를 포함함을 특징으로 하는 다층 구리배선의 형성 방법
  4. 제1항에 있어서,
    상기 더미 패턴을 형성하는 단계는,
    상기 캡핑막상에 비아 및 더미 비아를 정의하는 제1 마스크를 형성하는 단계;
    상기 제1 마스크를 식각마스크로 상기 캡핑막과 상기 다층 저유전 절연막을 순차적으로 식각하여 상기 제1 구리배선막을 노출시키는 비아홀을 형성함과 동시에 상기 비아홀 주변에 더미 비아홀을 형성하는 단계;
    상기 제1 마스크를 제거하는 단계;
    상기 비아홀과 상기 더미 비아홀을 각각 오픈시키면서 라인 및 더미 라인을 정의하는 제2 마스크를 형성하는 단계; 및
    상기 제2 마스크를 식각마스크로 상기 캡핑막을 식각하고 연속해서 상기 다층 저유전 절연막을 부분 식각하여 각각 상기 비아홀을 오픈시키는 라인패턴을 형성함과 동시에 상기 더미 비아홀을 오픈시키는 더미 라인패턴을 형성하는 단계
    를 포함함을 특징으로 하는 다층 구리배선의 형성 방법.
  5. 제1항에 있어서,
    상기 더미 패턴은 홀형 패턴 또는 십자형 패턴인 것을 특징으로 하는 다층 구리배선의 형성 방법.
  6. 제5항에 있어서,
    상기 십자형패턴은 폭이 1∼5㎛이고, 패턴밀도가 40±30%가 되도록 간격이 조절되며, 평면상으로 상하좌우의 간격이 동일한 것을 특징으로 하는 다층 구리배선의 형성 방법.
KR1020020037185A 2002-06-29 2002-06-29 반도체소자의 다층 구리 배선 형성 방법 KR20040001851A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037185A KR20040001851A (ko) 2002-06-29 2002-06-29 반도체소자의 다층 구리 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037185A KR20040001851A (ko) 2002-06-29 2002-06-29 반도체소자의 다층 구리 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20040001851A true KR20040001851A (ko) 2004-01-07

Family

ID=37313583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037185A KR20040001851A (ko) 2002-06-29 2002-06-29 반도체소자의 다층 구리 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20040001851A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044610B1 (ko) * 2004-01-09 2011-06-29 매그나칩 반도체 유한회사 리액턴스 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044610B1 (ko) * 2004-01-09 2011-06-29 매그나칩 반도체 유한회사 리액턴스 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US4789648A (en) Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US7538023B2 (en) Method of manufacturing a semiconductor wafer device having separated conductive patterns in peripheral area
JPH05206290A (ja) 多層相互接続集積回路用ビア形成方法
JP2005197692A (ja) 半導体素子のデュアルダマシンパターン形成方法
KR20040001851A (ko) 반도체소자의 다층 구리 배선 형성 방법
KR100763760B1 (ko) 반도체 소자 제조 방법
KR100440472B1 (ko) 반도체 소자 제조 방법
KR100230733B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR100467810B1 (ko) 반도체 소자 제조 방법
KR100467815B1 (ko) 반도체 소자 및 그 제조 방법
KR20030074870A (ko) 반도체 소자의 금속 배선 형성 방법
KR100470125B1 (ko) 복수레벨의 다마신 패턴 형성 방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
JP5541296B2 (ja) 半導体ウエハ装置およびその製造方法
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100414732B1 (ko) 금속배선 형성 방법
KR100450845B1 (ko) 반도체 소자 제조 방법
KR100532981B1 (ko) 반도체소자 식각방법
KR100207530B1 (ko) 반도체소자의 콘택홀 형성방법
KR100313537B1 (ko) 커패시터 제조방법
KR100372817B1 (ko) 반도체 소자의 금속 배선 콘택 방법
KR20060072409A (ko) 반도체 소자의 배선 형성방법
JPH09172075A (ja) 半導体装置の多層配線における層間接続孔の製造方法
KR20020054682A (ko) 반도체소자의 금속배선 형성방법
KR20040045184A (ko) 반도체장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination